可編程存儲器的制造方法
【專利摘要】本發(fā)明提供一種可編程存儲器。可編程存儲器具有選擇晶體管,其包括柵、源和漏極。反熔絲器件被連接至選擇晶體管的漏極區(qū)域。反熔絲器件包括漏極區(qū)域上部襯底上的電介質(zhì)層,電介質(zhì)層上的多晶硅層,以及與漏極區(qū)域相接觸的反熔絲電極線。當(dāng)選擇晶體管被接通且通過反熔絲線施加高電壓時,電介質(zhì)層被擊穿且反熔絲器件被編程。
【專利說明】可編程存儲器
[0001]相關(guān)申請的交叉引用
[0002]本申請根據(jù)35U.S.C.119和35U.S.C.365的規(guī)定主張韓國專利申請?zhí)?0-2013-0105941(申請日:2013年9月4日)的優(yōu)先權(quán),其通過引用以其整體并入在此。
【技術(shù)領(lǐng)域】
[0003]本公開涉及一種一次可編程存儲器,且更確切地,涉及一種配置成使能夠容易將反熔絲器件電介質(zhì)擊穿的存儲裝置。
【背景技術(shù)】
[0004]到現(xiàn)在為止,反熔絲器件已被用于制造互補金屬氧化物半導(dǎo)體(CMOS) —次可編程(OTP)非易失性存儲器。反熔絲器件通常起到與熔絲相反的作用。在正常狀態(tài)下,反熔絲是開放電路。當(dāng)高電壓被施加于反熔絲時,其中電介質(zhì)材料被擊穿,反熔絲將電路閉合。使用反熔絲的上述兩種狀態(tài)可以實現(xiàn)一次可編程只讀存儲器(ROM)。
[0005]圖1是根據(jù)本發(fā)明實施例的示例存儲單元的電路圖。
[0006]圖1中的存儲單元是一次可編程(OTP)只讀存儲器(ROM)裝置,其在存儲器晶體管12的柵極的氧化物被擊穿時存儲數(shù)據(jù)。配置成選擇相應(yīng)單元和存儲器晶體管12的選擇晶體管10被連接至有源區(qū)域。
[0007]在編程時通過向位線施加高電壓并接通選擇晶體管10以允許一個結(jié)(junct1n)偏置接地,高電位被施加至存儲器晶體管12中的電介質(zhì)層,相應(yīng)地,存儲器晶體管12中的電介質(zhì)層被擊穿。
[0008]然而,由于此相關(guān)技術(shù)通過高電壓接通選擇晶體管10以將其連接至接地,該編程較復(fù)雜。此外,由于反熔絲是通過擊穿存儲器晶體管12的結(jié)重疊區(qū)域中的電介質(zhì)層來接通,大量的電流可能泄露至襯底。
【發(fā)明內(nèi)容】
[0009]本發(fā)明的實施例提供一種存儲器裝置,其中通過接觸區(qū)域施加高電壓,可產(chǎn)生穩(wěn)定的電介質(zhì)擊穿和/或反熔絲。
[0010]根據(jù)本發(fā)明的某些實施例,可編程存儲器包括:選擇晶體管,其包括柵、源和漏極區(qū)域,以及連接至選擇晶體管的漏極區(qū)域的反熔絲器件,其中反熔絲器件包括漏極區(qū)域上表面上的電介質(zhì)層、電介質(zhì)層上的多晶硅層以及聯(lián)接至漏極區(qū)域和/或與漏極區(qū)域相接觸的第一電極。
[0011]當(dāng)選擇晶體管被接通且反熔絲器件被編程時,通過向第一電極和/或反熔絲線施加高電壓,電介質(zhì)被擊穿。
[0012]一個或多個實施例的詳情由附圖和下述說明呈現(xiàn)。其他特征將從說明、附圖以及權(quán)利要求中顯而易見。
【專利附圖】
【附圖說明】
[0013]圖1是相關(guān)技術(shù)存儲器單元的電路圖。
[0014]圖2是顯示根據(jù)本公開的一個或多個實施例的示例可編程存儲器的截面結(jié)構(gòu)的視圖。
[0015]圖3是根據(jù)本公開實施例的示例存儲器的單元電路圖。
[0016]圖4是顯示根據(jù)本公開的一個或多個實施例的示例可編程存儲器的平面結(jié)構(gòu)的視圖。
[0017]圖5是顯示根據(jù)本公開實施例的示例可編程存儲器的陣列配置的視圖。
【具體實施方式】
[0018]現(xiàn)在將詳細地參考本發(fā)明的一些實施例,其范例在附圖中示出。
[0019]根據(jù)一個或多個實施例的可編程裝置將參照附圖予以詳細說明。然而,本發(fā)明可以體現(xiàn)為許多不同的形式且不應(yīng)被解釋為限于此處所列明的實施例,相反,可以通過增加、替換和修改而容易得出落入本公開實質(zhì)和范圍內(nèi)的替代性實施例,且能完全向本領(lǐng)域的技術(shù)人員傳遞本發(fā)明的概念。
[0020]圖2是顯示根據(jù)本公開的一個或多個實施例的示例可編程陣列的截面結(jié)構(gòu)的視圖,且圖3根據(jù)本公開實施例的示例存儲器的單元電路圖,圖4是顯示根據(jù)本公開的一個或多個實施例的示例可編程存儲器的平面結(jié)構(gòu)的視圖,且圖5是顯示根據(jù)本公開的一個或多個實施例的示例可編程陣列的陣列配置圖。
[0021]以下說明中,術(shù)語“M0S”用于指場效應(yīng)晶體管(FET)、金屬絕緣半導(dǎo)體(MIS)晶體管、半晶體管、電容器以及可編程存儲器的單元的所有結(jié)構(gòu)。根據(jù)本公開的實施例,可編程存儲器的單元可包括一個晶體管和一個電容器,且晶體管和電容器被分別稱為選擇晶體管和反熔絲器件。
[0022]根據(jù)本公開的實施例的示范存儲器結(jié)構(gòu)參照圖2和圖3進行說明。在圖2中示出了 NMOS型存儲器裝置,但根據(jù)一個或多個實施例,PMOS型的存儲器裝置也可用于在襯底上(其中注入N型雜質(zhì))形成選擇晶體管和反熔絲器件。
[0023]參考圖2和3,在NMOS型存儲器裝置的情況下,襯底100 (其中被注入p型雜質(zhì))包括源極區(qū)域101 (其中被注入η型雜質(zhì))和漏極區(qū)域102 (其中被注入η型雜質(zhì)),源極區(qū)域101被配置成第一擴散區(qū),漏極區(qū)域102被配置成第二擴散區(qū)。此外,盡管未在附圖中示出,源極區(qū)域101和漏極區(qū)域102還可包括輕摻雜漏區(qū)(LDD)結(jié)構(gòu)。
[0024]此外,選擇晶體管110 (圖4)被配置成將位線(如,BL或Vj連接至反熔絲器件(ant1-fuse device) 120o選擇晶體管110還包括電介質(zhì)層111 (如,柵氧化層)和配置成柵電極的多晶硅層112??蛇x地,選擇線(如,Vse)被電連接至柵電極112,其可與源極區(qū)域101和漏極區(qū)域102部分重疊。
[0025]另外,反熔絲器件120在漏極區(qū)域102的上面或上方,并且包括電介質(zhì)層121和電介質(zhì)層121上的多晶硅層122,電介質(zhì)層121在編程時被擊穿,多晶硅層122電連接至反熔絲控制線(如,Vaf)。反熔絲器件120可包括半晶體管或電容器,其中多晶硅電極122的成分、厚度和擊穿電壓與多晶硅層112相同,且電容器電介質(zhì)層121與柵氧化層111具有大體相同的成分以及相同或相似的厚度。反熔絲器件120和選擇晶體管110可共有被配置成擴散區(qū)的漏極區(qū)域102。漏極區(qū)域102可與反熔絲觸點140 (contact)(圖4)相接觸,反熔絲觸點140可以是反熔絲編程線(Vafc)和/或電壓,或者可以連接至反熔絲編程線(Vafc)和/或電壓P8。反熔絲觸點140和/或漏極區(qū)域102被配置成反熔絲器件120的底電極編程端子。
[0026]盡管未在附圖中示出,多晶硅層112和122的兩偵彳可有側(cè)壁間隔件(spacers)。可以應(yīng)用如薄摻雜層的擴散或擴散區(qū)域和柵極區(qū)域的摻硅等CMOS處理步驟。另外,在漏極區(qū)域102的一側(cè)可有P型雜質(zhì)摻雜區(qū)103,該P型雜質(zhì)摻雜區(qū)103可與襯底偏壓電源線和/或電壓Vsub相接觸以施加襯底電壓。P型區(qū)域101和103可同時形成。
[0027]尤其地,與漏極區(qū)域102相接觸的反熔絲編程(VAF。)線被配置成選擇性提供用于擊穿反熔絲器件120的電介質(zhì)層121的高電壓。當(dāng)高電壓被施加至位線(V&)用于編程時,額外的電壓也可通過擴散區(qū)102和/或反熔絲觸點140(或Vaf。線)被施加。根據(jù)某些實施例,反熔絲器件120的電介質(zhì)層121的擊穿僅可通過擴散區(qū)102和/或VArc線開始。在此,連接至反熔絲器件的VArc線也可被稱為反熔絲電極線。
[0028]現(xiàn)在對根據(jù)本公開的一次可編程存儲器裝置的編程操作進行說明。
[0029]編程時,OV(如,接地電壓)被施加于反熔絲觸點140且高電壓被施加于Vafc線和/或多晶硅層122,從而在反熔絲電介質(zhì)層121上形成高電壓差(即,高于電介質(zhì)層121的擊穿電壓)并擊穿電介質(zhì)層121。此時,OV被施加于選擇晶體管以將選擇晶體管截止,且VBl電極線(即位線)被接地或被浮置以防止或禁止電流流動。
[0030]在此情況下,由于無需通過與源極區(qū)域101相接觸的V&線施加電壓,與向V&線施加高電壓時相比,泄漏至襯底的電流量可極大地或?qū)嵸|(zhì)性地減少。
[0031]根據(jù)某些實施例,編程時高電壓被施加于反熔絲編程(如,Vafc)線且預(yù)定的電壓被施加于Vse線和/或選擇柵極112。選擇晶體管被接通,且OV被施加于位線(如,線)。接地電壓或OV也被施加于Vaf線和/或上部反熔絲電極122,這可導(dǎo)致電流從觸點140流經(jīng)反熔絲電介質(zhì)121和/或反熔絲電介質(zhì)121上產(chǎn)生高電壓差,以使得能夠擊穿電介質(zhì)層121。
[0032]圖5顯示根據(jù)本發(fā)明實施例的示例存儲器陣列配置。根據(jù)圖5,通過向Vse線和線施加電壓可選擇用于編程的單元區(qū)。
[0033]此外,通過擊穿指定單元區(qū)中電容器(如,反熔絲器件)的氧化層(如,電介質(zhì)層)并通過編程(如,VArc)線向反熔絲區(qū)域施加高電壓,反熔絲器件可用作電阻器。當(dāng)單元區(qū)5A和5B (圖5中示出的8個單元中)中的各個反熔絲器件的電介質(zhì)層被擊穿時,僅有相應(yīng)的兩個單元的反熔絲器件(如,電容器)用作電阻器。其他單元中,電容器仍作為電容器。例如,為了讀取已編程的存儲器裝置,當(dāng)選擇晶體管110被接通時(如,通過向Vse線施加預(yù)定電壓并向Vaf線和V線施加預(yù)定電壓),電流僅流經(jīng)已編程單元5A和5B。因此,讀取的值為“O”。此外,對于其他單元區(qū)而言,由于反熔絲器件未用作電阻器,沒有電流流過。因此,讀取的值為“I”。
[0034]根據(jù)本發(fā)明實施例,可通過在反熔絲晶體管結(jié)構(gòu)上增加與漏極區(qū)域(其可為擴散區(qū))相接觸的線來實現(xiàn)存儲器裝置。相應(yīng)地,可以進行精確編程而無需擴大微制作裝置結(jié)構(gòu)的面積。
[0035]另外,由于反熔絲器件的柵氧化層可通過接觸擴散區(qū)直接擊穿,編程操作可以簡單且精確。
[0036]本說明書中對“一個實施例”、“某個實施例”、“示例實施例”等的參照意在表明針對所述實施例描述的具體特征、結(jié)構(gòu)或特性包括在本發(fā)明的至少一個實施例中。說明書中不同地方出現(xiàn)的上述措辭不一定都指的是同一實施例。此外,在結(jié)合任一實施例對特定的特征、結(jié)構(gòu)或特性進行描述時,應(yīng)理解的是在本領(lǐng)域技術(shù)人員的知識范圍內(nèi)可以結(jié)合其他實施例來改變此特征、結(jié)構(gòu)或特性。
[0037]盡管實施例已通過參照其數(shù)個示意實施例來說明,應(yīng)理解為本領(lǐng)域的技術(shù)人員在本公開原理的實質(zhì)和范圍內(nèi),可以想出很多其他修改和實施例。更確切地說,可以在本說明書、附圖和所附權(quán)利要求的范圍內(nèi)對所述主題組合構(gòu)造的組成部件和/或構(gòu)造作出多種變型和修改。除了對組成部件和/或構(gòu)造的變型和修改之外,替代性使用對于本領(lǐng)域的技術(shù)人員而目也是顯而易見的。
【權(quán)利要求】
1.一種可編程存儲器,包括: 選擇晶體管,其包括柵極區(qū)域、源極區(qū)域和漏極區(qū)域;以及 反熔絲器件,其連接至所述選擇晶體管的所述漏極區(qū)域, 其中,所述反熔絲器件包括在所述漏極區(qū)域上表面上的電介質(zhì)層,在所述電介質(zhì)層上的多晶硅層,以及與所述漏極區(qū)域接觸的第一電極。
2.如權(quán)利要求1所述的可編程存儲器,其中在向所述第一電極施加高電壓并接通所述選擇晶體管時,所述電介質(zhì)層被擊穿。
3.如權(quán)利要求1所述的可編程存儲器,還包括與所述源極電接觸的位線,且在向所述位線和所述第一電極施加高電壓且接通所述選擇晶體管時,所述電介質(zhì)層被擊穿。
4.如權(quán)利要求1所述的可編程存儲器,其中所述選擇晶體管和所述反熔絲器件共用所述漏極區(qū)域。
5.如權(quán)利要求1所述的可編程存儲器,其中所述選擇晶體管的所述柵極包括多晶硅層,且所述選擇晶體管在所述柵極與包括所述源極和所述漏極區(qū)域的襯底之間還包括柵氧化層。
6.如權(quán)利要求5所述的可編程存儲器,其中所述反熔絲器件的所述多晶硅層與所述柵極具有相同的成分和相同的厚度。
7.如權(quán)利要求1所述的可編程存儲器,其中所述漏極區(qū)域包括反熔絲接觸區(qū)且所述可編程存儲器還包括在所述反熔絲接觸區(qū)和編程線之間的觸點。
8.如權(quán)利要求7所述的可編程存儲器,其中所述編程線、所述反熔絲觸點以及所述漏極區(qū)域被配置成向所述反熔絲器件提供編程電壓和/或電流。
9.如權(quán)利要求8所述的可編程存儲器,還包括位線,其被配置成從所述反熔絲器件傳送電壓,其中所述選擇晶體管電連接至所述位線。
10.如權(quán)利要求1所述的可編程存儲器,其中所述源極被配置為具有第一導(dǎo)電型的第一擴散區(qū)。
11.如權(quán)利要求10所述的可編程存儲器,其中所述漏極區(qū)域被配置為具有第二導(dǎo)電型的第二擴散區(qū)。
12.—種可編程存儲器陣列,包括權(quán)利要求1所述的可編程存儲器和多個額外的基本相同的可編程存儲器,它們成行成列地彼此電連接。
13.一種制備可編程存儲器的方法,包括: 在具有第一導(dǎo)電型雜質(zhì)的襯底中形成具有第一導(dǎo)電型雜質(zhì)的源極和具有第二導(dǎo)電型雜質(zhì)的漏極區(qū)域; 在所述襯底上形成電介質(zhì)層; 在所述電介質(zhì)層上形成多晶硅層; 對所述多晶硅層和所述電介質(zhì)層圖案化以形成(i)與所述源極和所述漏極區(qū)域重疊的選擇晶體管的柵電極和(ii)所述漏極區(qū)域上方的反熔絲器件的電極。
14.如權(quán)利要求13所述的方法,還包括在所述漏極區(qū)域的一側(cè)的襯底中形成雜質(zhì)摻雜區(qū),其被配置成向所述襯底施加偏壓。
15.如權(quán)利要求13所述的方法,還包括形成電連接至所述漏極區(qū)域的觸點。
16.一種可編程存儲器的編程方法,包括: 向反熔絲器件的反熔絲接觸區(qū)或多晶硅上部電極二者之一施加相對高的電壓,所述反熔絲器件還包括(i)漏極區(qū)域上表面上的電介質(zhì)層,其電連接至選擇晶體管和所述反熔絲接觸區(qū),和(ii)所述電介質(zhì)層上的所述多晶硅上部電極;且 向所述反熔絲器件的所述反熔絲接觸區(qū)或多晶硅上部電極二者中的另外一個施加接地電壓以擊穿所述反熔絲器件的所述電介質(zhì)層。
17.如權(quán)利要求16所述的方法,其中所述相對高的電壓被施加于所述反熔絲接觸區(qū),接地電壓被施加于所述多晶硅上部電極,且所述選擇晶體管被接通。
18.如權(quán)利要求16所述的方法,其中所述相對高的電壓被施加于所述多晶硅上部電極,接地電壓被施加于所述反熔絲接觸區(qū),且所述選擇晶體管被截止。
【文檔編號】H01L27/115GK104425513SQ201410448719
【公開日】2015年3月18日 申請日期:2014年9月4日 優(yōu)先權(quán)日:2013年9月4日
【發(fā)明者】南相釪 申請人:東部Hitek株式會社