淺溝槽制備方法
【專利摘要】本發(fā)明涉及半導(dǎo)體制備領(lǐng)域，具體涉及一種淺溝槽制備方法，通過沉積多層不同材質(zhì)的硬掩膜層或通過離子注入、高溫退火，光照使得所掩膜層自上而下的刻蝕速率逐漸遞減，通過控制硬掩膜層在濕法刻蝕中回拉速率的不同，形成有利于STI氧化硅填充的階梯狀結(jié)構(gòu)，可以同時滿足STI氧化硅填充和corner rounding(圓角)的工藝要求。
【專利說明】淺溝槽制備方法

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及半導(dǎo)體制備領(lǐng)域，具體涉及一種淺溝槽制備方法。

【背景技術(shù)】
[0002] 集成電路制造技術(shù)隨著摩爾定律而快速向微小化發(fā)展，晶片尺寸因集成度提高而 不斷縮小以增加晶片單位面積的元件數(shù)量。生產(chǎn)線上的使用的線寬（critical dimension， ⑶）已經(jīng)由微米進入到納米領(lǐng)域，使用的曝光源大部分使用248nm甚至193nm的波長以增 加解析度。但是無論器件尺寸如何縮小，元件之間仍需進行適當(dāng)隔離或絕緣。隔離技術(shù) (isolation technology)已經(jīng)由局部氧化法（L0C0S)進步到淺溝槽隔離（shall〇w trench isolation, STI)。STI具有隔離區(qū)面積小及平坦性佳的特點，由于配合化學(xué)機械研磨 (chemical mechanical polishing，CMP)，使得平坦效果更為理想，目前已廣泛應(yīng)用到半導(dǎo) 體器件的制備中。
[0003] 現(xiàn)有技術(shù)通常采用氮化硅作為STI的硬質(zhì)掩膜層，為了擴大STI氧化硅填充 的工藝窗口，并在隨后的高溫氧化過程中達到Corner rounding(圓角）的效果，目前 一般會用濕法刻蝕對氮化桂進行回拉工藝（pull back)，使得開口擴大。例如中國專利 (CN101937862A)公開了一種淺溝槽隔離結(jié)構(gòu)形成方法，包括如下步驟：提供襯底，所述襯 底上依次形成有襯墊氧化層和氮化硅層；在所述襯底形成淺溝槽；在所述淺溝槽側(cè)壁以及 氮化硅層表面形成保護層；對淺溝槽頂部的氮化硅進行圓化，形成頂部圓化的氮化硅；在 所述淺溝槽填充隔離介質(zhì)層。
[0004] 但是現(xiàn)有技術(shù)中拉大淺溝槽開口的技術(shù)比較單一，速度不是很理想，同時進行圓 角化的過程中也可能對襯底造成損傷。


【發(fā)明內(nèi)容】

[0005] 本發(fā)明提供了一種溝槽制備方法，是根據(jù)現(xiàn)有的STI技術(shù)的一種優(yōu)化，技術(shù)方案 為：
[0006] 一種淺溝槽制備方法，其中，包括如下步驟：
[0007] 步驟S1、提供一襯底，于所述襯底上表面制備至少一層硬掩膜層，且所述襯底上表 面的硬掩膜層自上而下的刻蝕速率逐漸遞減；
[000S]步驟S2、進行圖案化工藝，依次刻蝕所述硬掩膜層至所述襯底中，形成溝槽；
[0009]步驟S3、對所述溝槽頂部開口處的硬掩膜層進行刻蝕，以拉大所述溝槽頂部開 Π ；
[001 0]步驟S4、沉積絕緣材料將溝槽進行填充，進行平坦化處理。
[0011]上述的方法，其中，通過沉積多層不同材質(zhì)的硬掩膜層使得所述硬掩膜層自上而 下的刻蝕速率逐漸遞減。
[0012]上述的方法，其中，當(dāng)沉積多層掩膜層使得所述硬掩膜層自上而下的刻蝕速率逐 漸遞減時，沉積的掩膜層至少為兩層。
[0013] 上述的方法，其中，通過離子注入、高溫退火和/或光照使得所述硬掩膜層自上而 下的刻蝕速率逐漸遞減。
[0014] 上述的方法，其中，通過離子注入工藝使所述硬掩膜層自上而下的刻蝕速率逐漸 遞減時，離子注入的深度小于所述硬掩膜層總厚度的 80%。
[0015] 上述的方法，其中，所述硬掩膜層的總厚度大于1〇1。
[0016] 上述的方法，其中，所述襯底上表面的硬掩膜層自上而下的濕法刻蝕速率逐漸遞 減。
[0017] 上述的方法，其中，步驟S3中，所述刻蝕工藝為濕法刻蝕工藝。
[0018] 上述的方法，其中，步驟S3中，對所述溝槽頂部開口處的硬掩膜層進行刻蝕后，所 述溝槽的頂部開口至少拉大10具。
[0019] 上述的方法，其中，步驟S3中，對所述溝槽頂部開口處的硬掩膜層進行刻蝕時，不 會對所述襯底進行刻蝕。
[0020] 本發(fā)明通過控制硬掩膜層在濕法刻蝕中回拉速率的不同，形成有利于STI氧化硅 填充的階梯狀結(jié)構(gòu)，提高了 STI結(jié)構(gòu)的填充率。

【專利附圖】

【附圖說明】
[0021] 通過閱讀參照以下附圖對非限制性實施例所作的詳細描述，本發(fā)明及其特征、夕卜 形和優(yōu)點將會變得更明顯。在全部附圖中相同的標(biāo)記指示相同的部分。并未刻意按照比例 繪制附圖，重點在于示出本發(fā)明的主旨。
[0022] 圖la-1 e為本發(fā)明實施例一的制備流程圖；
[0023] 圖2a-2f為本發(fā)明實施例二的制備流程圖。

【具體實施方式】
[0024] 在下文的描述中，給出了大量具體的細節(jié)以便提供對本發(fā)明更為徹底的理解。然 而，對于本領(lǐng)域技術(shù)人員而言顯而易見的是，本發(fā)明可以無需一個或多個這些細節(jié)而得以 實施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對于本領(lǐng)域公知的一些技術(shù)特征未進 行描述。
[0025] 應(yīng)當(dāng)理解的是，本發(fā)明能夠以不同形式實施，而不應(yīng)當(dāng)解釋為局限于這里提出的 實施例。相反地，提供這些實施例將使公開徹底和完全，并且將本發(fā)明的范圍完全地傳遞給 本領(lǐng)域技術(shù)人員。為了徹底理解本發(fā)明，將在下列的描述中提出詳細的步驟以及詳細的結(jié) 構(gòu)，以便闡釋本發(fā)明的技術(shù)方案。本發(fā)明的較佳實施例詳細描述如下，然而除了這些詳細描 述外，本發(fā)明還可以具有其他實施方式。
[0026] 本發(fā)明公開了一種淺溝槽制備方法，包括如下步驟：
[0027]首先執(zhí)行步驟si :提供一襯底，于所述襯底上表面制備至少一層硬掩膜層，且所 述襯底上表面的硬掩膜層自上而下的刻蝕速率逐漸遞減。
[0028]在本發(fā)明的實施例中，該襯底為硅襯底但不僅僅局限于硅襯底，在其他的一些實 施例中也可以為SOI (Silicon On Insulator)晶圓，在該襯底中還可形成有隴區(qū)（weii)，相 關(guān)實施例中在此不予贅述。上述沉積的硬掩膜層總厚度要大于，且襯底上表面的硬掩 膜層自上而下的濕法刻蝕速率逐漸遞減。
[0029] 其中，一個可選的實施方式為，通過沉積多層不同材質(zhì)的硬掩膜層使得硬掩膜層 自上而下的刻蝕速率逐漸遞減。其中，當(dāng)沉積多層掩膜層使得硬掩膜層自上而下的刻蝕速 率逐漸遞減時，該沉積的掩膜層至少為兩層，根據(jù)實際需求可沉積兩層、三層、四層以及更 多層的硬掩膜層，對本發(fā)明并不影響，在此不予贅述。而在本發(fā)明中，另，一個可選的實施方 式為，通過離子注入、高溫退火和/或光照使得硬掩膜層自上而下的刻蝕速率逐漸遞減，當(dāng) 通過離子注入工藝使硬掩膜層自上而下的刻蝕速率逐漸遞減時，離子注入的深度小于硬掩 膜層沉積的總厚度的80%。
[0030] 繼續(xù)執(zhí)行步驟S2 :進行圖案化工藝，依次刻蝕硬掩膜層至襯底中，形成溝槽。
[0031] 具體的，首先旋涂一層光刻膠在硬掩膜層的上表面，之后借助一具有光刻圖案的 掩膜板進行曝光顯影工藝，于光刻膠中形成開口，然后以形成有開口的光刻膠為刻蝕掩膜 向下進行千法刻蝕至襯底中形成溝槽，之后移除剩余光刻膠。同時，在旋涂光刻膠之前，可 預(yù)先涂覆一層底部抗反射層（BARC)在硬掩膜層的上表面，之后再旋涂光刻膠，利用BARC來 減小在曝光工藝中由于光線的折射從而對光刻膠造成過度曝光的現(xiàn)象，提高光刻精度。但 是本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解，旋涂BARC為可選的技術(shù)方案，為控制成本也可以不涂覆BARC 直接旋涂光刻膠并進行后續(xù)光刻工藝，對本發(fā)明并無影響。
[0032] 繼續(xù)執(zhí)行步驟S3 :對溝槽頂部開口處的硬掩膜層進行刻蝕，以拉大溝槽頂部開
[0033] 在本發(fā)明中，采用濕法刻蝕工藝來對溝槽頂部開口處的硬掩膜層進行刻蝕，由于 襯底上表面的硬掩膜層自上而下關(guān)于濕法刻蝕的速率逐漸遞減，因此在進行濕法刻蝕工 藝的過程中，頂部的硬掩膜層刻蝕較快，而底部的硬掩膜層刻蝕較慢，進而拉大溝槽頂部開 口，同時邊角也較為圓滑，同時下方的硬掩膜層的濕法刻蝕速率較小，在通過刻蝕拉大溝槽 開口的同時，通過控制刻蝕的反應(yīng)時間來使得硬掩膜層始終將襯底予以覆蓋，從而形成了 對襯底的保護作用，避免襯底在濕法刻蝕中造成損傷。為提高填充效果，溝槽的頂部開口至 少拉大l〇A。
[0034] 繼續(xù)執(zhí)行步驟S4 :沉積絕緣材料103將溝槽進行填充，進行平坦化處理。
[0035]具體的，先沉積一層內(nèi)襯層（圖中未標(biāo)出）將器件的暴露的表面進行覆蓋，之后沉 積絕緣材料1〇3并進行CMP工藝以及后段制程（BE0L)，優(yōu)選的，該絕緣材料103為氧化硅。 該工藝以及后段制程為本領(lǐng)域所公知，在此不予贅述。
[0036] 下面提供兩個實施例中對本發(fā)明進行進一步闡述。
[0037] 實施例一
[0038]本實施例通過沉積多層硬掩膜層來實現(xiàn)本發(fā)明的技術(shù)效果，請參照圖la-圖16所 /Jn 〇
[0039]步驟S1 :首先提供一襯底100,在該襯底100上表面自下而上依次沉積第一硬掩膜 層101和第二硬掩膜層102。其中，第二硬掩膜層102的濕法刻蝕速率要大于第一硬掩膜層 101的濕法刻蝕速率。例如，第一硬掩膜層101可選用SiN，第二硬掩膜層1〇2可選用SiON。 根據(jù)實際需求也可沉積多層（兩層以上）硬掩膜層，需保證在沉積全部的硬掩膜層后，在襯 底100上方所有的硬掩膜層自上而下的濕法刻蝕速率逐漸遞減。
[0040]步驟S2 :進行圖案化工藝，依次刻蝕第二硬掩膜層1〇2和第一硬掩膜層1〇1至襯 底100中，形成溝槽110。具體圖案化工藝在上文已有描述，在此不予贅述。
[0041]步驟S3 :采用濕法刻蝕工藝對第二硬掩膜層1〇2和第一硬掩膜層101進行刻蝕， 以拉大溝槽110的頂部開口。由于第二硬掩膜層1〇2為SiON，而第一硬掩膜層101為SiN， 在進行濕法刻蝕的過程中，由于第二硬掩膜層 1〇2的濕法刻蝕速率大于第一硬掩膜層101 的濕法刻蝕速率，因此在刻蝕后第二硬掩膜層1〇2開口要大于第一硬掩膜層101的開口，拉 大后的開口較為圓滑。同時在拉大溝槽 110開口的過程中，由于第一硬掩膜層1〇1的保護 作用，也不容易對襯底100造成刻蝕損傷。
[0042]步驟S4 :沉積絕緣材料1〇3將溝槽進行填充，進行平坦化處理。
[0043] 實施例二
[0044]本實施例通過沉積多層硬掩膜層來實現(xiàn)本發(fā)明的技術(shù)效果，請參照圖2a-圖2f所 /JN 〇 ^045]步驟S1 :首先提供一襯底100,在該襯底100上表面沉積硬掩膜層104。之后進行 離子注入工藝，將離子注入到硬掩膜層104的頂部，在硬掩膜層1〇4的頂部形成了一具有離 子摻雜類型的頂部硬掩膜層104b，而在底部則是未經(jīng)離子摻雜的底部硬掩膜層 104a。本領(lǐng) 域技術(shù)人員根據(jù)工藝需求來選擇將何種離子進行注入，進而使得離子摻雜層104b的濕法 刻蝕速率大于底部硬掩膜層104a。例如硬掩膜層104選用SiN，經(jīng)過離子注入后，頂部硬掩 膜層l〇4b為含Si量較高的SiN層，進而使得頂部硬掩膜層i〇4b的濕法刻蝕速率要大于底 部硬掩膜層104a的濕法刻蝕速率。
[0046]步驟S2 :之后進行圖案化工藝，刻蝕頂部硬掩膜層104b和底部硬掩膜層1〇4a至 襯底1〇〇中，形成溝槽110。
[0047]步驟S3 :采用濕法刻蝕工藝對頂部硬掩膜層104b和底部硬掩膜層104a進行刻 蝕，以拉大溝槽110的頂部開口。由于頂部硬掩膜層104b的濕法刻蝕速率要大于底部硬 掩膜層l〇4a的濕法刻蝕速率，因在刻蝕后第二硬掩膜層 1〇2開口要大于第一硬掩膜層1〇ι 的開口拉，且大后的開口較為圓滑。同時在拉大溝槽uo開口的過程中，由于第一硬掩膜層 101的保護作用，也不容易對襯底1〇〇造成刻蝕損傷。
[0048]步驟S4 :沉積絕緣材料1〇3將溝槽110進行填充，進行平坦化處理。
[0049]在本發(fā)明的其他一些實施例中，還可通過光照、退火等方式來對襯底上表面的硬 掩膜性質(zhì)發(fā)生改變，進而使得硬掩膜層刻蝕速率自下而下遞減。進一步的，本領(lǐng)域技術(shù)人員 應(yīng)當(dāng)理解，f實際應(yīng)用中也可將上述技術(shù)方案進行結(jié)合并實施，例如在沉積多層硬掩膜層 后，再通過離子注入、光照或退火等方式進一步擴大位于上方的硬掩膜的濕法刻蝕速率。同 時，本發(fā)明還可通過上述方式來改變硬掩膜層的干法刻蝕速率，進而后續(xù)利用干法刻蝕工 藝來拉大淺溝槽開口，原理與本發(fā)明基本相同，在此不予贅述。
[0050]綜上所述，由于本發(fā)明采用了如上技術(shù)方案，通過控制硬掩膜層在濕法刻蝕中回 拉速率的不同，形成有利于STI氧化硅填充的階梯狀結(jié)構(gòu)，可以同時滿足STI氧化硅填充和 corner rounding(圓角）的工藝要求。本發(fā)明工藝簡單，提高了生產(chǎn)效率，可廣泛應(yīng)用于具 有淺溝槽的器件制備工藝中。
[0051]以上對本發(fā)明的較佳實施例進行了描述。需要理解的是，本發(fā)明并不局限于上述 特定實施方式，其中未盡詳細描述的設(shè)備和結(jié)構(gòu)應(yīng)該理解為用本領(lǐng)域中的普通方式予以實 施；任何熟悉本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍情況下，都可利用上述揭示 的方法和技術(shù)內(nèi)容對本發(fā)明技術(shù)方案做出許多可能的變動和修飾，或修改為等同變化的等 效實施例，這并不影響本發(fā)明的實質(zhì)內(nèi)容。因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù) 本發(fā)明的技術(shù)實質(zhì)對以上實施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發(fā)明 技術(shù)方案保護的范圍內(nèi)。
【權(quán)利要求】
1. 一種淺溝槽制備方法，其特征在于，包括如下步驟： 步驟S1、提供一襯底，于所述襯底上表面制備至少一層硬掩膜層，且所述襯底上表面的 硬掩膜層自上而下的刻蝕速率逐漸遞減； 步驟S2、進行圖案化工藝，依次刻蝕所述硬掩膜層至所述襯底中，形成溝槽； 步驟S3、對所述溝槽頂部開口處的硬掩膜層進行刻蝕，以拉大所述溝槽頂部開口； 步驟S4、沉積絕緣材料將溝槽進行填充，進行平坦化處理。
2. 如權(quán)利要求1所述的方法，其特征在于，通過沉積多層不同材質(zhì)的硬掩膜層使得所 述硬掩膜層自上而下的刻蝕速率逐漸遞減。
3. 如權(quán)利要求2所述的方法，其特征在于，當(dāng)沉積多層掩膜層使得所述硬掩膜層自上 而下的刻蝕速率逐漸遞減時，沉積的掩膜層至少為兩層。
4. 如權(quán)利要求1所述的方法，其特征在于，通過離子注入、高溫退火和/或光照使得所 述硬掩膜層自上而下的刻蝕速率逐漸遞減。
5. 如權(quán)利要求4所述的方法，其特征在于，通過離子注入工藝使所述硬掩膜層自上而 下的刻蝕速率逐漸遞減時，離子注入的深度小于所述硬掩膜層總厚度的80%。
6. 如權(quán)利要求1所述的方法，其特征在于，所述硬掩膜層的總厚度大于l〇A。
7. 如權(quán)利要求1所述的方法，其特征在于，所述襯底上表面的硬掩膜層自上而下的濕 法刻蝕速率逐漸遞減。
8. 如權(quán)利要求7所述的方法，其特征在于，步驟S3中，所述刻蝕工藝為濕法刻蝕工藝。
9. 如權(quán)利要求1所述的方法，其特征在于，步驟S3中，對所述溝槽頂部開口處的硬掩膜 層進行刻蝕后，所述溝槽的頂部開口至少拉大10人。
10. 如權(quán)利要求1所述的方法，其特征在于，步驟S3中，對所述溝槽頂部開口處的硬掩 膜層進行刻蝕時，不會對所述襯底進行刻蝕。
【文檔編號】H01L21/762GK104241190SQ201410375223
【公開日】2014年12月24日 申請日期:2014年7月31日 優(yōu)先權(quán)日:2014年7月31日
【發(fā)明者】鮑宇, 周曉強 申請人:上海華力微電子有限公司