一種改善GaN基LED效率下降的外延結(jié)構(gòu)的制作方法
【專利摘要】本發(fā)明提出了一種改善LED效率下降的外延結(jié)構(gòu)，包括襯底和依次堆疊在襯底上的GaN底層、超晶格應(yīng)力釋放層、多量子阱層、P型InGaN插入層、P型電子阻擋層以及P型GaN層。在多量子阱層最后一個(gè)勢(shì)壘和P型電子阻擋層之間插入一層P型InGaN插入層，P型InGaN插入層的In組分從靠近多量子阱層到電子阻擋層由小到大漸變，且采用脈沖式的鎂摻雜。本發(fā)明一方面可以減少電子向P端的泄露，另一方面可以增強(qiáng)空穴向有源區(qū)的注入。本發(fā)明可以改善GaN基LED效率下降的問(wèn)題，提高大電流條件下的發(fā)光效率。
【專利說(shuō)明】一種改善GaN基LED效率下降的外延結(jié)構(gòu)

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及GaN基藍(lán)光LED制造領(lǐng)域，尤其涉及一種可以改善LED效率下降的外延結(jié)構(gòu)。

【背景技術(shù)】
[0002]發(fā)光二極管(LED,Light Emitting D1de)是一種半導(dǎo)體固體發(fā)光器件,其利用半導(dǎo)體PN結(jié)作為發(fā)光材料，可以直接將電轉(zhuǎn)換為光。GaN (氮化鎵)基高亮度發(fā)光二極管是目前光電子領(lǐng)域和產(chǎn)業(yè)的前沿和熱點(diǎn)。當(dāng)前InGaN (氮化銦鎵)、GaN基LED的發(fā)光效率已經(jīng)有了顯著地改善，但對(duì)于大功率GaN基LED來(lái)說(shuō)，存在著嚴(yán)重的量子效率下降(efficiencydroop)問(wèn)題，即在大電流注入的情況下，LED的內(nèi)量子效率會(huì)迅速下降。前人提出了很多機(jī)制去解釋這種現(xiàn)象，包括極化電場(chǎng)、電子泄露，有源區(qū)載流子分布不均勻、俄歇非輻射復(fù)合等。從之前的研究來(lái)看，空穴注入效率不高，且電子向P端泄露是造成大電流下量子效率下降的可能原因之一。
[0003]針對(duì)電子阻擋不夠的問(wèn)題，有研究者提出了電子阻擋層(Electron BlockingLayer, EBL)。然而，由于異質(zhì)結(jié)之間極化電場(chǎng)的存在，電子阻擋層會(huì)向下傾斜，在大電流注入條件下，傳統(tǒng)的電子阻擋層仍然不足以阻擋電子向P端的泄露，同時(shí)傳統(tǒng)電子阻擋層大的禁帶寬度也阻礙了空穴向多量子阱層的注入。


【發(fā)明內(nèi)容】

[0004]本發(fā)明的目的在于提供一種改善GaN基LED效率下降的外延結(jié)構(gòu)，在大電流驅(qū)動(dòng)條件下，一方面能夠進(jìn)一步阻擋大量電子向P端泄露，另一方面也增加了空穴向多量子阱層的注入，因而可以提高GaN基LED在大電流條件下的發(fā)光效率。
[0005]為了實(shí)現(xiàn)上述目的，本發(fā)明提出了一種改善GaN基LED效率下降的外延結(jié)構(gòu)，所述結(jié)構(gòu)包括襯底和依次堆疊在襯底上的GaN底層、超晶格應(yīng)力釋放層、多量子阱層、P型InGaN插入層、P型電子阻擋層以及P型GaN層。
[0006]進(jìn)一步的，所述P型InGaN插入層為脈沖式Mg摻雜，In的組分從0%至7%漸變；所述P型InGaN插入層的厚度為3nm?12nm, Mg摻雜濃度范圍是lel8cnT3?lel9cnT3。
[0007]進(jìn)一步的，所述電子阻擋層為pAlGaN、或者由pAlGaN/pGaN組成的超晶格結(jié)構(gòu)，所述電子阻擋層的厚度為30?80nm。
[0008]進(jìn)一步的，所述P型GaN層中鎂的摻雜濃度范圍是lel9cm_3?6e20cm_3，所述P型GaN層的厚度為30nm?50nm。
[0009]與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果主要體現(xiàn)在:在多量子阱層和P型電子阻擋層之間形成P型InGaN插入層，由于P型InGaN插入層中銦組分漸變，所以能夠改善GaN勢(shì)壘與插入層之間的晶格失配引起的極化電場(chǎng)，此外，跟傳統(tǒng)電子阻擋層相比，銦鎵氮具有比較小的禁帶寬度；因而能夠增加空穴注入效率，阻止電子向P端泄露，提高GaN基LED在大電流條件下的發(fā)光效率。

【專利附圖】

【附圖說(shuō)明】
[0010]圖1為本發(fā)明一實(shí)施例中改善GaN基LED效率下降的外延結(jié)構(gòu)的剖面結(jié)構(gòu)示意圖；
[0011]圖2為本發(fā)明一實(shí)施例中改善GaN基LED效率下降的外延結(jié)構(gòu)的制作流程圖；
[0012]圖3至圖6為本發(fā)明一實(shí)施例中可以改善GaN基LED效率下降的外延結(jié)構(gòu)制造過(guò)程中的剖面示意圖。

【具體實(shí)施方式】
[0013]下面將結(jié)合示意圖對(duì)本發(fā)明的改善GaN基LED效率下降的外延結(jié)構(gòu)進(jìn)行更詳細(xì)的描述，其中表示了本發(fā)明的優(yōu)選實(shí)施例，應(yīng)該理解本領(lǐng)域技術(shù)人員可以修改在此描述的本發(fā)明，而仍然實(shí)現(xiàn)本發(fā)明的有利效果。因此，下列描述應(yīng)當(dāng)被理解為對(duì)于本領(lǐng)域技術(shù)人員的廣泛知道，而并不作為對(duì)本發(fā)明的限制。
[0014]為了清楚，不描述實(shí)際實(shí)施例的全部特征。在下列描述中，不詳細(xì)描述公知的功能和結(jié)構(gòu)，因?yàn)樗鼈儠?huì)使本發(fā)明由于不必要的細(xì)節(jié)而混亂。應(yīng)當(dāng)認(rèn)為在任何實(shí)際實(shí)施例的開發(fā)中，必須做出大量實(shí)施細(xì)節(jié)以實(shí)現(xiàn)開發(fā)者的特定目標(biāo)，例如按照有關(guān)系統(tǒng)或有關(guān)商業(yè)的限制，由一個(gè)實(shí)施例改變?yōu)榱硪粋€(gè)實(shí)施例。另外，應(yīng)當(dāng)認(rèn)為這種開發(fā)工作可能是復(fù)雜和耗費(fèi)時(shí)間的，但是對(duì)于本領(lǐng)域技術(shù)人員來(lái)說(shuō)僅僅是常規(guī)工作。
[0015]在下列段落中參照附圖以舉例方式更具體地描述本發(fā)明。根據(jù)下面說(shuō)明和權(quán)利要求書，本發(fā)明的優(yōu)點(diǎn)和特征將更清楚。需說(shuō)明的是，附圖均采用非常簡(jiǎn)化的形式且均使用非精準(zhǔn)的比例，僅用以方便、明晰地輔助說(shuō)明本發(fā)明實(shí)施例的目的。
[0016]正如【背景技術(shù)】所提及的，在大電流注入下，有源區(qū)存在大量的電子，因而將會(huì)有過(guò)量的電子泄露到P端；同時(shí)，由于空穴的有效質(zhì)量比較大，導(dǎo)致它向有源區(qū)的注入不是很均勻，主要集中在靠近P端的勢(shì)阱中。
[0017]請(qǐng)參考圖1，在針對(duì)上述問(wèn)題，本實(shí)施例提出了一種改善GaN基LED效率下降的外延結(jié)構(gòu)，所述結(jié)構(gòu)包括襯底10和依次堆疊在襯底上的GaN底層、超晶格應(yīng)力釋放層40、多量子阱層50、P型InGaN插入層70、P型電子阻擋層70以及P型GaN層80。
[0018]其中，P型InGaN插入層70為脈沖式Mg摻雜(Delta Mg摻雜)，其中In的組分從0%至7%漸變屮型InGaN插入層70的厚度為3nm?12nm，例如是8nm，Mg摻雜濃度范圍是lel8cm_3?lel9cm_3。采用delta式的Mg摻雜可以提高P型InGaN插入層70鎂的活化率，同時(shí)也可以減少鎂向多量子阱層50最后一個(gè)勢(shì)壘(Last barrier)中的擴(kuò)散，使其在小電流時(shí)性能也不會(huì)惡化。如果外延結(jié)構(gòu)用來(lái)制作小電流下的芯片，可以不在P型InGaN插入層70中摻雜鎂。P型InGaN插入層70與多量子阱層50相接觸的一面中銦的組分為0，P型InGaN插入層70與后續(xù)形成的電子阻擋層相接觸的一面中銦的組分為7%，P型InGaN插入層70中銦的組分由O至7%漸變。由于P型InGaN插入層70中銦組分漸變減小能夠改善last barrier與P型InGaN插入層70之間的晶格失配引起的極化電場(chǎng),此外由于氮化銦鎵具有比較小的禁帶寬度一方面增大了對(duì)電子向P端泄露的勢(shì)壘高度，另一方面又減小了空穴向N底層注入的勢(shì)壘高度，因而能夠增加空穴注入效率，阻止電子向P端泄露，提高發(fā)光效率。
[0019]本實(shí)施例僅通過(guò)一層P型InGaN插入層70即可改善大電流下效率不高的現(xiàn)象，具有操作簡(jiǎn)單，易于實(shí)現(xiàn)等優(yōu)點(diǎn)。
[0020]請(qǐng)參考圖2，本實(shí)施例提出了一種可以改善GaN基LED效率下降的外延結(jié)構(gòu)的制造方法，包括步驟:
[0021]SlOO:提供襯底10，在襯底上形成GaN緩沖層20，GaN緩沖層20生長(zhǎng)厚度約為15nm?50nm,如圖3所不；
[0022]S200:在GaN緩沖層20上依次形成非摻雜氮化鎵層30和η型硅摻雜氮化鎵層40 ；
[0023]非摻雜氮化鎵層30和η型硅摻雜氮化鎵層40的總厚度范圍為1.5?4.5um,例如是 3 um ο
[0024]S300:在η型硅摻雜氮化鎵層40上形成超晶格應(yīng)力釋放層50，如圖4所示；
[0025]其中，超晶格應(yīng)力釋放層50為InGaN和GaN交替組成，一個(gè)的InGaN和GaN為一個(gè)周期對(duì)，InGaN內(nèi)In組分變化范圍為0% _7%之間，超晶格應(yīng)力釋放層50為3?20個(gè)周期對(duì)，例如是10個(gè)周期對(duì)。
[0026]S400:在超晶格應(yīng)力釋放層50上形成多量子阱層60，如圖5所示；
[0027]多量子阱層60由勢(shì)阱和勢(shì)壘交替組成，一個(gè)勢(shì)阱和勢(shì)壘為一個(gè)周期對(duì)，同一周期對(duì)內(nèi)，勢(shì)壘形成于勢(shì)阱之上，多量子阱層60包括5?18個(gè)周期對(duì)，例如是8個(gè)周期對(duì)。勢(shì)阱的材質(zhì)為氮化銦鎵，勢(shì)阱的厚度范圍是2nm?5nm，勢(shì)壘的材質(zhì)為氮化鎵，勢(shì)壘的厚度范圍為6nm?14nm ;多量子阱層6中除了最后一個(gè)勢(shì)壘外其他勢(shì)壘均進(jìn)行η型硅摻雜，摻雜范圍為 lel7cm 3 ?2el8cm 3。
[0028]S500:在多量子阱層60上形成P型InGaN插入層70，如圖6所示；
[0029]P型InGaN插入層70采用脈沖式摻雜鎂元素(Delta Mg摻雜)，摻雜濃度范圍是2el8?lel9，P型InGaN插入層70的厚度為3nm?12nm，例如是8nm。S600:在P型InGaN插入層70上依次形成電子阻擋層80和P型GaN層90，構(gòu)成外延結(jié)構(gòu)，如圖1所示。
[0030]在P型InGaN插入層70上形成的電子阻擋層80為P型摻雜鋁的氮化鎵(pAlGaN)、P型氮化鎵(PGaN)或兩者組合(pAlGaN-GaN)的超晶格結(jié)構(gòu)，電子阻擋層80的厚度為30nm?80nm，例如是50nm，電子阻擋層80可以能夠增加對(duì)電子的阻擋，防止電子向P端泄露，進(jìn)一步的提聞發(fā)光效率。
[0031]在電子阻擋層80上形成的P型GaN層90為P型摻雜鎂的氮化鎵，鎂的摻雜濃度范圍是lel9?6el9cm 3, P型GaN層90的厚度為30nm?50nm,例如是40nm,由此形成外延結(jié)構(gòu)。
[0032]綜上，在本發(fā)明實(shí)施例提供的改善GaN基LED效率下降的外延結(jié)構(gòu)中，在多量子阱層和P型電子阻擋層之間形成P型InGaN插入層，由于P型InGaN插入層中銦組分漸變，所以能夠改善GaN勢(shì)壘與插入層之間的晶格失配引起的極化電場(chǎng)，此外，跟傳統(tǒng)電子阻擋層相比，銦鎵氮具有比較小的禁帶寬度；因而能夠增加空穴注入效率，阻止電子向P端泄露，提高GaN基LED在大電流條件下的發(fā)光效率。
[0033]上述僅為本發(fā)明的優(yōu)選實(shí)施例而已，并不對(duì)本發(fā)明起到任何限制作用。任何所屬【技術(shù)領(lǐng)域】的技術(shù)人員，在不脫離本發(fā)明的技術(shù)方案的范圍內(nèi)，對(duì)本發(fā)明揭露的技術(shù)方案和技術(shù)內(nèi)容做任何形式的等同替換或修改等變動(dòng)，均屬未脫離本發(fā)明的技術(shù)方案的內(nèi)容，仍屬于本發(fā)明的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.一種改善GaN基LED效率下降的外延結(jié)構(gòu)，所述結(jié)構(gòu)包括襯底和依次堆疊在襯底上的GaN底層、超晶格應(yīng)力釋放層、多量子阱層、P型InGaN插入層、P型電子阻擋層以及P型GaN 層。
2.如權(quán)利要求1所述的改善GaN基LED效率下降的外延結(jié)構(gòu)，其特征在于，所述P型InGaN插入層為脈沖式Mg摻雜，In的組分從O %至7%漸變；所述P型InGaN插入層的厚度為3nm?12nm, Mg慘雜濃度范圍是lel8cm 3?lel9cm 3。
3.如權(quán)利要求1所述的改善GaN基LED效率下降的外延結(jié)構(gòu)，其特征在于，所述電子阻擋層為pAlGaN、或者由pAlGaN/pGaN組成的超晶格結(jié)構(gòu)，所述電子阻擋層的厚度為30?80nm。
4.如權(quán)利要求1所述的改善GaN基LED效率下降的外延結(jié)構(gòu)，其特征在于，所述P型GaN層中鎂的摻雜濃度范圍是lel9cnT3?6e20cnT3，所述P型GaN層的厚度為30nm?50nm。
【文檔編號(hào)】H01L33/06GK104134732SQ201410356966
【公開日】2014年11月5日 申請(qǐng)日期:2014年7月24日 優(yōu)先權(quán)日:2014年7月24日
【發(fā)明者】琚晶, 馬后永, 李起鳴, 徐慧文, 孫傳平 申請(qǐng)人:映瑞光電科技(上海)有限公司