半導(dǎo)體器件的制作方法
【專利摘要】本公開提供了一種半導(dǎo)體器件。半導(dǎo)體器件包括在襯底的頂表面上方間隔開的柵極結(jié)構(gòu)。柵極結(jié)構(gòu)包括在與襯底的頂表面平行的第一方向上延伸的水平電極。隔離絕緣層填充柵極結(jié)構(gòu)之間的間隔。多個(gè)單元柱貫穿水平電極并連接到襯底。多個(gè)單元柱包括最小間隔，該最小間隔由多個(gè)單元柱中的任兩個(gè)之間的最短距離限定。水平電極的厚度大于單元柱的最小間隔。
【專利說明】半導(dǎo)體器件

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及半導(dǎo)體器件，更具體地，涉及垂直半導(dǎo)體器件。

【背景技術(shù)】
[0002] 為了提供越來越提高的性能和更低的成本，半導(dǎo)體器件已經(jīng)隨著時(shí)間變得更高度 集成。半導(dǎo)體器件的集成密度是直接影響半導(dǎo)體器件的成本的主要因素。單位存儲(chǔ)器單元 占據(jù)的面積主要決定了常規(guī)二維（2D)存儲(chǔ)器的集成密度。常規(guī)2D存儲(chǔ)器器件的集成密度 的提高受到用于形成精細(xì)圖案（其尺寸通常以納米測量）的技術(shù)的極大影響。然而，為了 形成這些精細(xì)圖案，需要價(jià)格極高的設(shè)備，當(dāng)2D存儲(chǔ)器器件的集成密度繼續(xù)增加時(shí)，存在 影響這種技術(shù)的實(shí)際限制和經(jīng)濟(jì)限制。
[0003] 已經(jīng)提出了三維（3D)半導(dǎo)體器件以解決上述問題，該3D半導(dǎo)體器件包括三維布 置的存儲(chǔ)器單元的塊。然而，與2D半導(dǎo)體存儲(chǔ)器器件相比，3D半導(dǎo)體存儲(chǔ)器器件的制造是 昂貴的，并且存在關(guān)于提供可靠的產(chǎn)品特性的擔(dān)憂。


【發(fā)明內(nèi)容】

[0004] 這里公開的本發(fā)明的實(shí)施方式提供能夠提高可靠性的半導(dǎo)體器件。
[0005] 在一個(gè)方面中，一種半導(dǎo)體器件可以包括：多個(gè)柵極結(jié)構(gòu)，在襯底的頂表面上方間 隔開，該多個(gè)柵極結(jié)構(gòu)包括在與襯底的頂表面平行的第一方向上延伸的水平電極。隔離絕 緣材料設(shè)置在柵極結(jié)構(gòu)之間，多個(gè)單元柱貫穿水平電極并連接到襯底。水平電極的厚度大 于第一間隔，該第一間隔由多個(gè)單元柱中的任兩個(gè)之間的最短距離限定。
[0006] 在一些實(shí)施方式中，水平電極的厚度大于單元柱的第二間隔，該第二間隔由多個(gè) 單元柱中的最靠近隔離絕緣材料的兩個(gè)相鄰單元柱之間的最短距離限定。
[0007] 在一些實(shí)施方式中，單元柱的第二間隔大于單元柱的第一間隔。
[0008] 在一些實(shí)施方式中，多個(gè)單元柱包括最靠近隔離絕緣材料的側(cè)面的第一單元柱和 次最靠近（next nearest to)隔離絕緣材料的側(cè)面的第二單元柱，第一單元柱和第二單元柱 布置成Z字形（zigzag)。
[0009] 在一些實(shí)施方式中，一對(duì)直接相鄰的第一單元柱之間的距離等于或大于一對(duì)直接 相鄰的第二單元柱之間的距離。第一單元柱的直徑可以小于第二單元柱的直徑。一對(duì)直接 相鄰的第一單元柱之間的距離可以大于第一單元柱中的一個(gè)第一單元柱與第二單元柱中 的最靠近第一單元柱中的該一個(gè)第一單元柱的一個(gè)第二單元柱之間的距離。
[0010] 在一些實(shí)施方式中，多個(gè)單元柱還包括第三最靠近（third-nearest to)隔離絕緣 材料的側(cè)面的第三單元柱；第一至第三單元柱布置成Z字形。在一些實(shí)施方式中，第二單元 柱中的一個(gè)和第一單元柱中的與其最靠近的一個(gè)之間的距離大于第二單元柱中的一個(gè)和 第三單元柱中的與其最靠近的一個(gè)之間的距離。
[0011] 在另一個(gè)方面中，一種半導(dǎo)體器件包括：柵極結(jié)構(gòu)，設(shè)置在襯底上方，每個(gè)柵極結(jié) 構(gòu)包括垂直堆疊的水平電極以及在水平電極之間的絕緣圖案。第一隔離絕緣層設(shè)置在柵極 結(jié)構(gòu)之間。多個(gè)單元柱貫穿柵極結(jié)構(gòu)并連接到襯底。柵極結(jié)構(gòu)中的每個(gè)水平電極的厚度大 于相鄰的單元柱之間的距離，其中單元柱貫穿水平電極。
[0012] 在一些實(shí)施方式中，每個(gè)柵極結(jié)構(gòu)包括水平間隔開的第一和第二最上部水平電 極。
[0013] 在一些實(shí)施方式中，該半導(dǎo)體器件還包括第二隔離絕緣層，該第二隔離絕緣層填 充溝槽，該溝槽在每個(gè)柵極結(jié)構(gòu)中的第一和第二最上部水平電極之間貫穿水平電極和絕緣 圖案。該溝槽暴露襯底并在第一方向上延伸。
[0014] 在一些實(shí)施方式中，溝槽設(shè)置在每個(gè)柵極結(jié)構(gòu)的中心部分中的單元柱之間。第二 隔離絕緣層與最靠近第二隔離絕緣層的單元柱之間的距離小于一對(duì)直接相鄰的單元柱之 間的距離。
[0015] 在一些實(shí)施方式中，該半導(dǎo)體器件還包括：虛設(shè)柱，穿過水平間隔開的第一和第二 最上部水平電極之間的柵極結(jié)構(gòu)延伸到襯底。
[0016] 在一些實(shí)施方式中，虛設(shè)柱設(shè)置在每個(gè)柵極結(jié)構(gòu)的中心部分中的單元柱之間，虛 設(shè)柱和與其相鄰的單元柱布置成Z字形。
[0017] 在一些實(shí)施方式中，虛設(shè)柱中的一個(gè)虛設(shè)柱與單元柱中的最靠近虛設(shè)柱中的該一 個(gè)虛設(shè)柱的一個(gè)單元柱之間的距離大于一對(duì)直接相鄰的單元柱之間的距離。
[0018] 在一些實(shí)施方式中，單元柱是半導(dǎo)體柱。在此情況下，半導(dǎo)體器件還可以包括：在 每個(gè)半導(dǎo)體柱與每個(gè)水平電極之間的電荷存儲(chǔ)元件。
[0019] 在一些實(shí)施方式中，電荷存儲(chǔ)元件包括：電荷存儲(chǔ)層；阻擋絕緣層，在電荷存儲(chǔ)層 與每個(gè)水平電極之間；以及隧道絕緣層，在電荷存儲(chǔ)層和每個(gè)半導(dǎo)體柱之間。
[0020] 在一些實(shí)施方式中，該半導(dǎo)體器件還包括：公共源極線，提供在與第一隔離絕緣層 重疊的襯底中；以及位線，耦接到單元柱。
[0021] 在一些實(shí)施方式中，單元柱是導(dǎo)電柱，半導(dǎo)體器件還包括：電荷存儲(chǔ)元件，在每個(gè) 導(dǎo)電柱與每個(gè)水平電極之間。在此情況下，電荷存儲(chǔ)元件可以為可變電阻圖案。
[0022] 在另一個(gè)方面中，一種半導(dǎo)體器件包括：多個(gè)柵極結(jié)構(gòu)，在襯底的頂表面上方間隔 開。該多個(gè)柵極結(jié)構(gòu)包括在與襯底的頂表面平行的第一方向上延伸的水平電極。隔離絕緣 材料設(shè)置在柵極結(jié)構(gòu)之間。多個(gè)單元柱貫穿水平電極并連接到襯底。多個(gè)單元柱包括最小 間隔，該最小間隔由多個(gè)單元柱中的任兩個(gè)之間的最短距離限定。水平電極的厚度大于單 兀柱的最小間隔。
[0023] 在一些實(shí)施方式中，多個(gè)單元柱包括單元柱的第二最小間隔，該第二最小間隔由 多個(gè)單元柱中的最靠近隔離絕緣材料的兩個(gè)相鄰單元柱之間的最短距離限定。水平電極的 厚度大于單元柱的第二最小間隔。單元柱的第二最小間隔可以大于單元柱的第一最小間 隔。
[0024] 在一些實(shí)施方式中，多個(gè)單元柱包括最靠近隔離絕緣材料的第一單元柱和其次最 靠近隔離絕緣材料的第二單元柱。第一單元柱和第二單元柱布置成Z字形。一對(duì)直接相鄰 的第一單元柱之間的距離可以等于或者大于一對(duì)直接相鄰的第二單元柱之間的距離。
[0025] 在一些實(shí)施方式中，第一單元柱的直徑小于第二單元柱的直徑。一對(duì)直接相鄰的 第一單元柱之間的距離可以大于第一單元柱中的一個(gè)第一單元柱與第二單元柱中的最靠 近第一單元柱中的該一個(gè)第一單元柱的一個(gè)第二單元柱之間的距離。
[0026] 根據(jù)另一個(gè)方面，一種半導(dǎo)體器件包括設(shè)置在襯底上方的第一和第二間隔開的柵 極結(jié)構(gòu)。每個(gè)柵極結(jié)構(gòu)包括垂直堆疊的水平電極和在水平電極之間的絕緣圖案。第一隔離 絕緣層設(shè)置在柵極結(jié)構(gòu)之間，多個(gè)單元溝道結(jié)構(gòu)貫穿柵極結(jié)構(gòu)并連接到襯底。柵極結(jié)構(gòu)中 的每個(gè)水平電極的厚度大于相鄰的單元溝道結(jié)構(gòu)之間的距離，其中單元溝道結(jié)構(gòu)貫穿水平 電極。
[0027] 在一些實(shí)施方式中，每個(gè)柵極結(jié)構(gòu)包括水平間隔開的第一和第二最上部水平電 極。
[0028] 第一和第二柵極結(jié)構(gòu)的每個(gè)還可以包括填充溝槽的第二隔離絕緣層，該溝槽從柵 極結(jié)構(gòu)的頂表面經(jīng)過垂直堆疊的水平電極延伸到襯底。該溝槽可以提供在每個(gè)柵極結(jié)構(gòu)的 中心部分中的單元溝道結(jié)構(gòu)之間。第二隔離絕緣層與最靠近第二隔離絕緣層的單元溝道結(jié) 構(gòu)之間的距離可以小于一對(duì)直接相鄰的單元溝道結(jié)構(gòu)之間的距離。
[0029] 在一些實(shí)施方式中，虛設(shè)柱經(jīng)過水平間隔開的第一和第二最上部水平電極之間的 柵極結(jié)構(gòu)延伸到襯底。虛設(shè)柱可以設(shè)置在每個(gè)柵極結(jié)構(gòu)的中心部分中的單元溝道結(jié)構(gòu)之 間，虛設(shè)柱和與其相鄰的單元溝道結(jié)構(gòu)可以布置成Z字形。虛設(shè)柱和單元溝道結(jié)構(gòu)之間的 距離可以小于一對(duì)直接相鄰的單元溝道結(jié)構(gòu)之間的距離。
[0030] 在一些實(shí)施方式中，單元溝道結(jié)構(gòu)是半導(dǎo)體柱，在每個(gè)半導(dǎo)體柱與每個(gè)水平電極 之間具有電荷存儲(chǔ)元件。電荷存儲(chǔ)元件可以包括電荷存儲(chǔ)層、在電荷存儲(chǔ)層與每個(gè)水平電 極之間的阻擋絕緣層以及在電荷存儲(chǔ)層與每個(gè)半導(dǎo)體柱之間的隧道絕緣層。電荷存儲(chǔ)元件 可以是可變電阻圖案。
[0031] 根據(jù)另一個(gè)方面，一種半導(dǎo)體器件包括：柵極結(jié)構(gòu)，設(shè)置在襯底上方，柵極結(jié)構(gòu)包 括垂直堆疊的水平電極以及在水平電極之間的絕緣圖案。隔離絕緣層沿著柵極結(jié)構(gòu)的一側(cè) 延伸。第一多個(gè)單元柱貫穿柵極結(jié)構(gòu)并連接到襯底，第一多個(gè)單元柱的每個(gè)柱具有第一直 徑并位于與隔離絕緣層相距第一距離處。第二多個(gè)單元柱貫穿柵極結(jié)構(gòu)并連接到襯底，第 二多個(gè)單元柱的每個(gè)柱具有第二直徑并位于與隔離絕緣層相距第二距離處。第一直徑小于 第二直徑，第一距離小于第二距離。
[0032] 在一些實(shí)施方式中，水平電極中的至少一個(gè)的厚度大于第一多個(gè)單元柱中的相鄰 柱之間的距離，其中所述柱貫穿水平電極。單元柱的每個(gè)可以包括內(nèi)部柱形絕緣層和外部 筒形導(dǎo)電層。
[0033] 在一些實(shí)施方式中，第一多個(gè)單元柱包括第一列單元柱，第二多個(gè)單元柱包括第 二列單元柱，第一列單元柱和第二列單元柱布置成Z字形。多個(gè)電荷存儲(chǔ)元件可以位于垂 直堆疊的水平電極與第一和第二多個(gè)單元柱之間。
[0034] 根據(jù)其他的方面，一種提供半導(dǎo)體器件的方法包括：提供設(shè)置在襯底上方的柵極 結(jié)構(gòu)，該柵極結(jié)構(gòu)包括垂直堆疊的水平電極和在水平電極之間的絕緣圖案。還提供沿著柵 極結(jié)構(gòu)的一側(cè)延伸的隔離絕緣層。還提供貫穿柵極結(jié)構(gòu)并連接到襯底的第一多個(gè)單元柱， 第一多個(gè)單元柱布置在與相鄰于隔離絕緣層的柵極結(jié)構(gòu)的側(cè)面平行的列中。還提供貫穿柵 極結(jié)構(gòu)并連接到襯底的第二多個(gè)單元柱，第二多個(gè)單元柱布置在平行于并且相鄰于第一多 個(gè)單元柱的列中。水平電極中的至少一個(gè)的厚度大于第一多個(gè)單元柱中的相鄰柱之間的距 離，其中柱貫穿水平電極。
[0035] 在一些實(shí)施方式中，第一和第二多個(gè)單元柱被提供為布置成Z字形圖案的第一和 第二列單元柱。第一列柱可以提供為具有第一直徑的柱，第二列柱可以提供為具有小于第 一直徑的第二直徑的柱。
[0036] 在一些實(shí)施方式中，溝槽被提供在柵極結(jié)構(gòu)中，其穿過水平電極和絕緣圖案延伸 到襯底。虛設(shè)柱可以提供在溝槽中。

【專利附圖】

【附圖說明】
[0037] 考慮附圖和伴隨的詳細(xì)描述，本發(fā)明將變得更明顯。
[0038] 圖1為示出根據(jù)本發(fā)明的實(shí)施方式的半導(dǎo)體器件的示意性方框圖；
[0039] 圖2為示出圖1的存儲(chǔ)器單元陣列的示例的方框圖；
[0040] 圖3為示出根據(jù)本發(fā)明的一些實(shí)施方式的半導(dǎo)體器件的存儲(chǔ)器塊的透視圖；
[0041] 圖4A和圖4B為圖3的部分"A"的實(shí)施方式的放大圖；
[0042] 圖5A至圖?為圖3的部分"A"的實(shí)施方式的放大圖；
[0043] 圖6A至圖6D為圖3的部分"A"的實(shí)施方式的放大圖；
[0044] 圖7A為示出圖3的存儲(chǔ)器塊的單元柱的布置的平面圖；
[0045] 圖7B為示出圖3的存儲(chǔ)器塊的水平電極的形狀的平面圖；
[0046] 圖7C為沿著圖7B的線1-1'截取的截面圖；
[0047] 圖8A至圖13A和圖16A是示出制造對(duì)應(yīng)于圖7B的實(shí)施方式的階段的平面圖；
[0048] 圖8B至圖13B和圖16B是對(duì)應(yīng)于圖7C的截面圖；
[0049] 圖14是圖13A的部分"B"的放大圖，以示出用于水平電極的導(dǎo)電層的填充；
[0050] 圖15A是根據(jù)一般技術(shù)的對(duì)應(yīng)于圖14的截面圖的圖不；
[0051] 圖15B是根據(jù)本發(fā)明的方面的對(duì)應(yīng)于圖14的截面圖的圖示；
[0052] 圖17是示出根據(jù)本發(fā)明的方面的半導(dǎo)體器件的存儲(chǔ)器塊的另一實(shí)施方式的透視 圖；
[0053] 圖18A是示出圖17的存儲(chǔ)器塊的單元柱的布置的平面圖；
[0054] 圖18B是示出圖17的存儲(chǔ)器塊的水平電極的形狀的平面圖；
[0055] 圖18C是沿著圖18B的線1-1'截取的截面圖；
[0056] 圖19A至圖24A是示出對(duì)應(yīng)于圖18B的制造階段的平面圖；
[0057] 圖19B至圖24B是對(duì)應(yīng)于圖18C的截面圖；
[0058] 圖25是示出根據(jù)本發(fā)明的方面的半導(dǎo)體器件的存儲(chǔ)器塊的另一個(gè)實(shí)施方式的透 視圖；
[0059] 圖26A是示出圖25的存儲(chǔ)塊的單元柱的布置的示例的平面圖；
[0060] 圖26B是示出圖25的存儲(chǔ)塊的水平電極的形狀的平面圖；
[0061] 圖26C是沿著圖26B的線1-1'截取的截面圖；
[0062] 圖27A至圖32A是示出對(duì)應(yīng)于圖26B的制造階段的平面圖；
[0063] 圖27B至圖32B是對(duì)應(yīng)于圖26C的截面圖；
[0064] 圖33是示出根據(jù)本發(fā)明的方面的半導(dǎo)體器件的存儲(chǔ)器塊的另一個(gè)實(shí)施方式的透 視圖；
[0065] 圖34A是示出圖33的存儲(chǔ)器塊的單元柱的布置的示例的平面圖；
[0066] 圖34B是示出圖33的存儲(chǔ)器塊的水平電極的形狀的平面圖；
[0067] 圖34C是沿著圖34B的線1-1'截取的截面圖；
[0068] 圖35A至圖38A是示出對(duì)應(yīng)于圖34B的制造階段的平面圖；
[0069] 圖35B至圖38B是示出對(duì)應(yīng)于圖34C的截面圖；
[0070] 圖39是示出包括根據(jù)本發(fā)明的實(shí)施方式的半導(dǎo)體器件的電子系統(tǒng)的示例的示意 方框圖；圖40是示出包括根據(jù)本發(fā)明的實(shí)施方式的半導(dǎo)體器件的存儲(chǔ)器系統(tǒng)的示例的示 意方框圖；以及圖41是示出包括根據(jù)本發(fā)明的實(shí)施方式的半導(dǎo)體器件的信息處理系統(tǒng)的 示例的示意方框圖。

【具體實(shí)施方式】
[0071] 現(xiàn)在在下文將參照附圖更全面地描述本發(fā)明的示例性實(shí)施方式和方面。本發(fā)明的 優(yōu)點(diǎn)和特征及其實(shí)現(xiàn)方法將從以下參照附圖更詳細(xì)描述的示例性實(shí)施方式而變得明顯。然 而，應(yīng)當(dāng)指出，本發(fā)明不限于以下的示例性實(shí)施方式，而是可以以不同的形式實(shí)施。因此，實(shí) 施方式僅被提供來公開本發(fā)明并讓本領(lǐng)域技術(shù)人員理解如何實(shí)施和使用本發(fā)明。在附圖 中，本發(fā)明的方面不限于這里提供的特定示例。還應(yīng)指出，為了清晰，一些特征被夸大。
[0072] 這里使用的術(shù)語僅為了描述特定實(shí)施方式的目的，而不旨在限制本發(fā)明。如這里 使用的，單數(shù)形式"一"和"該"也旨在包括復(fù)數(shù)形式，除非上下文另外明確地指示。如這里 使用的，術(shù)語"和/或"包括相關(guān)列舉項(xiàng)目的一個(gè)或多個(gè)的任意和所有組合。將理解，當(dāng)一 個(gè)元件被稱為"連接"或"耦接"到另一元件時(shí)，它可以直接連接或耦接到該另一元件，或者 可以存在居間元件。
[0073] 類似地，將理解，當(dāng)一個(gè)元件諸如層、區(qū)域或襯底被稱為"在"另一元件"上"時(shí)，它 可以直接在該另一元件上，或者可以存在居間元件。相反，術(shù)語"直接"表示不存在居間元 件。將進(jìn)一步理解，術(shù)語"包括"、"包含"和/或"具有"當(dāng)在這里使用時(shí)，指定了所述特征、 整體、步驟、操作、元件和/或部件的存在，但是并不排除一個(gè)或多個(gè)其他特征、整體、步驟、 操作、元件、部件和/或其組合的存在或添加。
[0074] 為了易于描述，這里可以使用空間關(guān)系術(shù)語諸如"下面"、"之下"、"下"、"之上"、 "上"等來描述如附圖所示的一個(gè)元件或特征與另一個(gè)（些）元件或特征的關(guān)系。將理解， 空間關(guān)系術(shù)語旨在涵蓋附圖所示的取向之外器件在使用或操作中的不同取向。例如，如果 附圖中的器件被翻轉(zhuǎn)，則被描述為在其他元件或特征"之下"或"下面"的元件將取向?yàn)樵?其他元件或特征"之上"。因此，術(shù)語"之下"能夠涵蓋"之上"和"之下"兩種取向。器件可 以另外地取向（旋轉(zhuǎn)90度或在其他取向），這里使用的空間關(guān)系描述語被相應(yīng)地解釋。
[0075] 此外，這些空間關(guān)系術(shù)語諸如"之上"和"之下"當(dāng)在這里使用時(shí)具有它們通常寬 泛的含義一例如，元件A能夠在元件B上方，即使當(dāng)在兩個(gè)元件上向下觀看時(shí)它們之間沒有 重疊（就如同天空中的某物通常在地面上的某物上方，即使沒有在正上方）。
[0076] 另外，詳細(xì)描述中的實(shí)施方式將以截面圖作為本發(fā)明的實(shí)施方式的理想示范性視 圖來描述。因此，示范性視圖的形狀可以根據(jù)制造技術(shù)和/或可允許的誤差而修改。因而， 本發(fā)明的實(shí)施方式?jīng)]有被限制到示例性視圖中所示的特定形狀，而是可以包括可根據(jù)制造 工藝產(chǎn)生的其他形狀。在附圖中舉例示出的區(qū)域具有一般的特性，并被用于示出元件的特 定形狀。因此，這不應(yīng)被解釋為限制本發(fā)明的范圍。
[0077] 還將理解，雖然這里可以使用術(shù)語第一、第二、第三等來描述不同的元件，但是這 些元件不應(yīng)被這些術(shù)語限制。這些術(shù)語僅用于將一個(gè)元件與另一個(gè)元件區(qū)分開。因此，在 一些實(shí)施方式中的第一元件可以在其他實(shí)施方式中被稱為第二元件而沒有背離本發(fā)明的 教導(dǎo)。這里解釋和示出的本發(fā)明的方面的示范性實(shí)施方式包括其互補(bǔ)對(duì)應(yīng)物。在整個(gè)說明 書中相同的附圖標(biāo)記或者相同的附圖標(biāo)識(shí)表示相同的元件。
[0078] 此外，這里參照作為理想化的示范性圖示的截面圖和/或平面圖來描述示范性實(shí) 施方式。因此，由例如制造技術(shù)和/或公差引起的圖示形狀的變化是可能發(fā)生的。因而，示 范性實(shí)施方式不應(yīng)被解釋為限于這里示出的區(qū)域的形狀，而是包括由例如制造引起的形狀 的偏差。例如，示出為矩形的蝕刻區(qū)域?qū)⑼ǔ＞哂袌A化的特征或彎曲的特征。因此，在附圖 中示出的區(qū)域在本質(zhì)上是示意性的，它們的形狀不旨在示出器件的區(qū)域的實(shí)際形狀，并且 不旨在限制示例實(shí)施方式的范圍。
[0079] 如這里使用的，術(shù)語諸如"相同"、"平面的"或者"共平面的"在指代取向、布局、位 置、形狀、尺寸、數(shù)量或者其他測量時(shí)，其不一定表示恰好相同的取向、布局、位置、形狀、尺 寸、數(shù)量或者其他測量，而是旨在涵蓋在可接受變化之內(nèi)的幾乎相同的取向、布局、位置、形 狀、尺寸、數(shù)量或者其他測量，該可接受變化可能例如由于制造工藝而發(fā)生。
[0080] 除非另行定義，這里使用的所有術(shù)語（包括技術(shù)術(shù)語和科學(xué)術(shù)語）都具有本公開 所屬領(lǐng)域內(nèi)的普通技術(shù)人員所通常理解的同樣的含義。還將理解的是，諸如通用詞典中所 定義的術(shù)語，除非此處加以明確定義，否則應(yīng)當(dāng)被解釋為具有與它們?cè)谙嚓P(guān)領(lǐng)域和/或本 申請(qǐng)的語境中的含義相一致的含義，而不應(yīng)被解釋為理想化的或過度形式化的意義。
[0081] 在本說明書中，單元柱之間的距離被定義為彼此相鄰的一對(duì)單元柱的外側(cè)壁之間 的最短距離。在本說明書中，水平電極的厚度和相鄰的單元柱之間的距離的比較被提供在 該結(jié)構(gòu)中的基本上相同的水平處，諸如在襯底上方的相同高度處。
[0082] 現(xiàn)在將參照附圖詳細(xì)地描述本發(fā)明的各個(gè)方面的實(shí)施方式。
[0083] 圖1是示出根據(jù)本發(fā)明的實(shí)施方式的半導(dǎo)體器件的示意方框圖。參照?qǐng)D1，根據(jù) 本發(fā)明的實(shí)施方式的半導(dǎo)體器件可以包括存儲(chǔ)器單元陣列10、地址解碼器20、讀/寫電路 30、數(shù)據(jù)輸入與輸出（I/O)電路40和控制邏輯電路50。
[0084] 存儲(chǔ)器單元陣列10可以通過多個(gè)字線WL連接到地址解碼器20并可以通過位線 BL連接到讀/寫電路30。存儲(chǔ)器單元陣列10包括多個(gè)存儲(chǔ)器單元。例如，存儲(chǔ)器單元陣 列10可以配置為在一個(gè)存儲(chǔ)器單元中存儲(chǔ)一個(gè)或多個(gè)位。
[0085] 地址解碼器20可以通過字線WL連接到存儲(chǔ)器單元陣列10。地址解碼器20配置 為響應(yīng)于控制邏輯電路50的控制而操作。地址解碼器20可以從半導(dǎo)體器件的外部接收地 址信號(hào)ADDR。地址解碼器20解碼接收的地址信號(hào)ADDR的行地址信號(hào)以選擇多個(gè)字線WL 中的相應(yīng)的字線。另外，地址解碼器20解碼接收的地址信號(hào)ADDR的列地址信號(hào)，然后將解 碼的列地址信號(hào)傳輸?shù)阶x/寫電路30。例如，地址解碼器20可以包括眾所周知的部件，諸 如行解碼器、列解碼器和地址緩沖器。
[0086] 讀/寫電路30可以通過位線BL連接到存儲(chǔ)器單元陣列10并可以通過數(shù)據(jù)線DL 連接到數(shù)據(jù)I/O電路40。讀/寫電路30可以響應(yīng)于控制邏輯電路50的控制而操作。讀/ 寫電路30配置為接收解碼的列地址信號(hào)。讀/寫電路30通過利用解碼的列地址來選擇位 線BL中的一個(gè)。例如，讀/寫電路30從數(shù)據(jù)I/O電路40接收數(shù)據(jù)并將接收的數(shù)據(jù)寫入到 存儲(chǔ)器單元陣列10中。讀/寫電路30從存儲(chǔ)器單元陣列10讀出數(shù)據(jù)并將讀出的數(shù)據(jù)傳 輸?shù)綌?shù)據(jù)I/O電路40。讀/寫電路30可以從存儲(chǔ)器單元陣列10的第一存儲(chǔ)區(qū)讀出數(shù)據(jù)并 可以將讀出的數(shù)據(jù)寫入到存儲(chǔ)器單元陣列的第二存儲(chǔ)區(qū)中。例如，讀/寫電路30可以配置 為執(zhí)行回拷（copy-back)操作。
[0087] 讀/寫電路30可以包括諸如頁緩沖器（或頁寄存器）和列選擇電路的部件。在 其他的實(shí)施方式中，讀/寫電路30可以包括諸如感測放大器、寫驅(qū)動(dòng)器和列選擇電路的部 件。
[0088] 數(shù)據(jù)I/O電路40可以通過數(shù)據(jù)線DL連接到讀/寫電路30。數(shù)據(jù)I/O電路40響 應(yīng)于控制邏輯電路50的控制而操作。數(shù)據(jù)I/O電路40配置為與外部系統(tǒng)交換數(shù)據(jù)DATA。 數(shù)據(jù)I/O電路40配置為通過數(shù)據(jù)線DL將從外部系統(tǒng)傳輸?shù)臄?shù)據(jù)DATA傳輸?shù)阶x/寫電路 30。數(shù)據(jù)I/O電路40配置為將通過數(shù)據(jù)線DL從讀/寫電路30傳輸?shù)臄?shù)據(jù)DATA輸出到外 部系統(tǒng)。例如，數(shù)據(jù)I/O電路40可以包括諸如數(shù)據(jù)緩沖器的部件。
[0089] 控制邏輯電路50可以連接到地址解碼器20、讀/寫電路30以及數(shù)據(jù)I/O電路40。 控制邏輯電路50被配置為控制半導(dǎo)體器件的操作?？刂七壿嬰娐?0可以響應(yīng)于從外部系 統(tǒng)傳輸?shù)目刂菩盘?hào)CTRL來操作。
[0090] 圖2是示出圖1的存儲(chǔ)器單元陣列的示例的方框圖。參照?qǐng)D2,存儲(chǔ)器單元陣列 10可以包括多個(gè)存儲(chǔ)器塊BLK1至BLKN。存儲(chǔ)器塊BLK1至BLKN的每個(gè)可以具有三維（3D) 結(jié)構(gòu)（例如，垂直結(jié)構(gòu)）。例如，存儲(chǔ)器塊BLK1至BLKN的每個(gè)可以包括在垂直方向上延伸 的多個(gè)單元串。
[0091] 圖3是示出根據(jù)本發(fā)明的一些方面的半導(dǎo)體器件的存儲(chǔ)器塊的一部分的透視圖。 參照?qǐng)D3,襯底110被提供。襯底110可以具有第一導(dǎo)電類型（例如，P型）。緩沖電介質(zhì) 層121提供在襯底110上。緩沖電介質(zhì)層121可以例如是硅氧化物層。柵極結(jié)構(gòu)的水平電 極和絕緣圖案125提供在緩沖電介質(zhì)層121上方。水平電極彼此間隔開使絕緣圖案125位 于其間。
[0092] 水平電極包括第一至第七水平電極G1至G7,如圖3所示。G6和G7可以被稱為最 上部柵極結(jié)構(gòu)，因?yàn)樗鼈兾挥谄涓髯缘臇艠O結(jié)構(gòu)中任意電極中的襯底110上方的最遠(yuǎn)處。 如圖3中可以看到，在包含G7的柵極結(jié)構(gòu)中，存在通過該柵極結(jié)構(gòu)中的溝槽分離的兩個(gè)最 上部電極。
[0093] 絕緣圖案125可以包括硅氧化物。緩沖電介質(zhì)層121可以比絕緣圖案125薄。水 平電極G1至G7可以包括諸如摻雜的硅、金屬（例如，鎢）、金屬氮化物、金屬硅化物或它們 的任意組合的材料。圖4A示出水平電極G1至G7的細(xì)節(jié)，以G4為例，說明性地形成為包括 摻雜的硅、金屬（例如鎢）或金屬氮化物。圖4B示出水平電極G1至G7的另一示例，其中 每個(gè)水平電極包括摻雜的多晶硅P和金屬硅化物M。圖4A和圖4B的其他細(xì)節(jié)可以在下面 對(duì)圖5A的描述中找到。
[0094] 中空區(qū)域S可以提供在水平電極G1至G7中。中空區(qū)域S對(duì)應(yīng)于柵極結(jié)構(gòu)中沒有 填充構(gòu)成水平電極G1至G7的材料的空區(qū)域。每個(gè)中空區(qū)域S的橫截面可以具有狹縫形狀。 絕緣圖案125和水平電極G1至G7被垂直地堆疊，并在與由襯底110的頂表面限定的平面 平行的第一方向D1上延伸。每個(gè)柵極結(jié)構(gòu)G可以包括堆疊的絕緣圖案125和水平電極G1 至G7。柵極結(jié)構(gòu)G可以在與第一方向D1交叉的第二方向D2上彼此面對(duì)，第二方向D2說明 性地垂直于D1并平行于襯底110的頂表面的平面。
[0095] 在圖3中，在一個(gè)柵極結(jié)構(gòu)G中示出多個(gè)最上部的水平電極和一個(gè)最下部的水平 電極。然而，這不是對(duì)本發(fā)明的限制。最上部的第六和第七水平電極G6和G7可以在第二 方向D2上彼此分離，并可以在第一方向D1上延伸。在圖3中，最上部的水平電極是兩個(gè)。 然而，本發(fā)明不限于此。最上部的水平電極可以是兩個(gè)或更多個(gè)。
[0096] 在第一方向D1上延伸的隔離區(qū)131可以提供在柵極結(jié)構(gòu)G之間。隔離區(qū)131和 柵極結(jié)構(gòu)G可以在第二方向D2上交替地布置。隔離區(qū)131可以用第一隔離絕緣層136填 充，如圖7B和圖7C所示。公共源極線CSL提供在隔離區(qū)131下方的襯底110中。公共源 極線CSL可以彼此間隔開，并可以在襯底110中在第一方向D1上延伸。公共源極線CSL可 以具有與第一導(dǎo)電性不同的第二導(dǎo)電性（例如，N型）。雖然沒有在圖3中示出，但是公共 源極線CSL可以包括提供在襯底和最下部的第一水平電極G1之間并在第一方向D1上延伸 的導(dǎo)線。
[0097] 如圖3和圖7C所示，多個(gè)單元柱PL貫穿水平電極G1至G7并連接到襯底110。每 個(gè)單元柱PL具有從襯底110向上（S卩，在第三方向D3上，垂直于D1和D2以及襯底110的 頂表面）延伸的長軸。多個(gè)單元柱PL可以布置成Z字形。換句話說，多個(gè)單元柱PL可以 交替地在第一方向D1上偏移。單元柱PL的第一端部可以連接到襯底110,單元柱PL的第 二端部可以連接到在第二方向D2上延伸的上部互連。上部互連可以包括在第二方向上延 伸并彼此相鄰的第一上部互連BL1和第二上部互連BL2。
[0098] 數(shù)據(jù)存儲(chǔ)元件135可以提供在每個(gè)單元柱PL與水平電極G1至G7的每個(gè)之間?？?選地，柵極絕緣層而不是數(shù)據(jù)存儲(chǔ)元件135可以提供在每個(gè)單元柱PL與最上部和最下部的 水平電極Gl、G6和G7的每個(gè)之間。
[0099] 在一個(gè)方面中，單元柱PL可以包括半導(dǎo)體材料。每個(gè)單元柱PL可以例如具有實(shí) 心的柱形結(jié)構(gòu)或中空的圓柱形結(jié)構(gòu)（例如，通心粉形狀）。具有通心粉形狀的單元柱PL的 內(nèi)部區(qū)域可以用填充絕緣層127填充。填充絕緣層127可以由硅氧化物層形成。單元柱PL 與襯底110可以是具有連續(xù)結(jié)構(gòu)的半導(dǎo)體。在這種情況下，單元柱PL可以是單晶半導(dǎo)體。 可選地，襯底110和每個(gè)單元柱PL可以在兩者之間具有不連續(xù)的界面。在這種情況下，單 元柱PL可以是具有多晶或非晶結(jié)構(gòu)的半導(dǎo)體柱。導(dǎo)電圖案128可以提供在每個(gè)單元柱PL 的一個(gè)端部上。
[0100] 盡管所示出的實(shí)施方式示出了具有大致圓形橫截面的單元柱PL，但是本發(fā)明的方 面并不要求這種特定的結(jié)構(gòu)。其他的結(jié)構(gòu)諸如具有可以不同地是橢圓形、六邊形、矩形等的 橫截面的垂直延伸的單元溝道結(jié)構(gòu)可以被用來實(shí)現(xiàn)柱。在考慮柱的直徑是重要的情況下， 技術(shù)人員將理解如何確定具有非圓形橫截面的柱的有效直徑（例如，對(duì)于等邊六邊形通常 使用一個(gè)邊的長度的兩倍，或者對(duì)于矩形使用角落至角落的對(duì)角線長度，或者對(duì)于橢圓形 使用大直徑和小直徑的平均值，等）。此外，本發(fā)明的方面的實(shí)施方式可以包括其他的單元 溝道結(jié)構(gòu)，這些其他的單元溝道結(jié)構(gòu)不能被稱為柱。術(shù)語單元溝道結(jié)構(gòu)是指其通常用于柵 電極，例如在不同的圖4至圖6中所示，其中單元溝道結(jié)構(gòu)（例如，單元柱）提供晶體管溝 道，諸如在存儲(chǔ)器單元或者選擇晶體管中使用的類型。
[0101] 多個(gè)單元串可以提供在上部互連BL1和BL2與公共源極線CSL之間。上部互連BL1 和BL2可以是快閃存儲(chǔ)器器件的位線。一個(gè)單元串可以包括連接到上部互連BL1和BL2之 一的上部選擇晶體管、連接到公共源極線CSL的下部選擇晶體管以及提供在上部選擇晶體 管與下部選擇晶體管之間的多個(gè)存儲(chǔ)器單元。第一水平電極G1可以是下部選擇晶體管的 下部選擇柵極。第二至第五水平電極G2至G5可以是多個(gè)存儲(chǔ)器單元的單元柵極。第六和 第七水平電極G6和G7可以是上部選擇晶體管的上部選擇柵極。多個(gè)存儲(chǔ)器單元提供在一 個(gè)單元柱PL上。下部選擇柵極可以是快閃存儲(chǔ)器器件的接地選擇柵極。上部選擇柵極可 以是快閃存儲(chǔ)器器件的串選擇柵極。
[0102] 圖5A至圖?是圖3的部分"A"的放大圖，并且類似于圖4A和圖4B，示出電極G4 作為用于電極G1至G7的結(jié)構(gòu)的實(shí)施方式的示例。參照?qǐng)D5A，數(shù)據(jù)存儲(chǔ)元件135可以包括 與水平電極G1至G7的每個(gè)相鄰的阻擋絕緣層135c、與每個(gè)單元柱PL相鄰的隧道絕緣層 135a以及在阻擋絕緣層135c與隧道絕緣層135a之間的電荷存儲(chǔ)層135b。數(shù)據(jù)存儲(chǔ)元件 135可以在水平電極G1至G7與絕緣圖案125之間延伸。阻擋絕緣層135c可以包括高k電 介質(zhì)層（例如，鋁氧化物層或鉿氧化物層）。阻擋絕緣層135c可以是由多個(gè)薄膜構(gòu)成的多 層。例如，阻擋絕緣層135c可以包括鋁氧化物層和/或鉿氧化物層，鋁氧化物層和鉿氧化 物層的堆疊順序可以是不同的。電荷存儲(chǔ)層135b可以是包括導(dǎo)電納米顆粒的絕緣層或電 荷捕獲層。電荷捕獲層可以包括例如硅氮化物層。隧道絕緣層135a可以包括硅氧化物層。
[0103] 參照?qǐng)D5B至圖數(shù)據(jù)存儲(chǔ)元件135的至少一部分可以在絕緣圖案125和單元 柱PL之間延伸（不同于圖3、圖4A、圖4B和圖5A的所示出的實(shí)施方式）。參照?qǐng)D5B，隧道 絕緣層135a可以延伸為設(shè)置在單元柱PL和絕緣圖案125之間，電荷存儲(chǔ)層135b和阻擋絕 緣層135c可以延伸為設(shè)置在水平電極G1至G7的每個(gè)和絕緣圖案125之間。參照?qǐng)D5C， 隧道絕緣層135a和電荷存儲(chǔ)層135b可以延伸為設(shè)置在單元柱PL和絕緣圖案125之間，阻 擋絕緣層135c可以延伸為設(shè)置在水平電極G1至G7的每個(gè)和絕緣圖案125之間。參照?qǐng)D 5D，隧道絕緣層135a、電荷存儲(chǔ)層135b以及阻擋絕緣層135c可以延伸為設(shè)置在單元柱PL 和絕緣圖案125之間。
[0104] 在另一個(gè)方面中，單元柱PL可以是導(dǎo)電柱。單元柱PL可以包括諸如摻雜的半導(dǎo) 體、金屬、導(dǎo)電金屬氮化物、金屬硅化物以及納米結(jié)構(gòu)（例如，碳納米管或石墨烯）的導(dǎo)電材 料中的至少一種。電荷存儲(chǔ)元件135可以是可變電阻圖案。可變電阻圖案可以包括具有可 變電阻特性的一種或多種材料。換句話說，具有可變電阻特性的材料的電阻是可變的。
[0105] 圖6A至圖6D是圖3的部分"A"的放大圖。參照?qǐng)D6A，數(shù)據(jù)存儲(chǔ)元件135可以被 限制在每個(gè)水平電極G1至G7和每個(gè)單元柱PL之間?？蛇x地，參照?qǐng)D6B和圖6C，數(shù)據(jù)存儲(chǔ) 元件135可以延伸為設(shè)置在單元柱PL和絕緣圖案125之間或者在每個(gè)水平電極G1至G7 和絕緣圖案125之間。
[0106] 在一些實(shí)施方式中，數(shù)據(jù)存儲(chǔ)元件135可以包括其電阻可通過利用經(jīng)過與其相鄰 的電極的電流產(chǎn)生的熱而改變的材料。例如，數(shù)據(jù)存儲(chǔ)元件135可以包括相變材料。相變材 料可以包括銻（Sb)、碲（Te)和硒（Se)中的至少一種。例如，相變材料可以包括硫族化物， 其包括約20%至約80%的碲（Te)、約5%至約50%的銻（Sb)、以及鍺（Ge)。此外，相變材 料還可以包括雜質(zhì)，該雜質(zhì)包括氮（N)、氧（0)、碳（C)、鉍（Bi)、銦（In)、硼（B)、錫（Sn)、硅 (Si)、鈦（Ti)、鋁（A1)、鎳（Ni)、鐵（Fe)、鏑（Dy)和鑭（La)中的至少一種。可選地，可變電 阻圖案可以由例如GeBiTe、InSb、GeSb和GaSb中的一種形成。
[0107] 在其他的實(shí)施方式中，數(shù)據(jù)存儲(chǔ)元件135可以包括薄層結(jié)構(gòu)，該薄層結(jié)構(gòu)的電阻 能夠通過流經(jīng)該薄層結(jié)構(gòu)的電流利用自旋扭矩轉(zhuǎn)移而改變。數(shù)據(jù)存儲(chǔ)元件135可以具有被 配置為表現(xiàn)磁阻特性的薄層結(jié)構(gòu)。數(shù)據(jù)存儲(chǔ)元件135可以包括至少一種鐵磁材料和/或至 少一種反鐵磁材料。
[0108] 在其他的實(shí)施方式中，數(shù)據(jù)存儲(chǔ)元件135可以包括鈣鈦礦化合物或過渡金屬氧化 物的至少一種。例如，數(shù)據(jù)存儲(chǔ)元件135可以包括鈮氧化物、鈦氧化物、鎳氧化物、鋯氧化 物、釩氧化物、（Pr，Ca) Mn03 (PCM0)、鍶鈦氧化物、鋇鍶鈦氧化物、鍶鋯氧化物、鋇鋯氧化物和 鋇鍶鋯氧化物中的至少一種。
[0109] 根據(jù)本發(fā)明的另一方面，現(xiàn)在參照?qǐng)D6D，一些實(shí)施方式包括進(jìn)一步形成在每個(gè)數(shù) 據(jù)存儲(chǔ)元件135與水平電極G1至G7中的一些或全部之間的具有自整流特性的至少一種材 料SW(例如，PN結(jié)二極管）。
[0110] 在下文將更詳細(xì)地描述根據(jù)本發(fā)明的一些實(shí)施方式的包括柵極結(jié)構(gòu)和單元溝道 結(jié)構(gòu)諸如柱的半導(dǎo)體器件的方面。圖7A為示出圖3的存儲(chǔ)器塊的單元柱的布置的平面圖。 圖7B為示出圖3的存儲(chǔ)器塊的水平電極的形狀的平面圖。圖7C為沿著圖7B的線1-1'截 取的截面圖。在圖7A和圖7B中，為了附圖的簡化，數(shù)據(jù)存儲(chǔ)元件135沒有被示出。
[0111] 參照?qǐng)D7A、圖7B和圖7C，隔離區(qū)131用第一隔離絕緣層136填充。如圖7B和圖 7C所示，中空區(qū)域S提供在單元柱PL之間的水平電極G1至G7中。
[0112] 單元柱PL可以包括第一組PLG1和第二組PLG2。每個(gè)組PLG1和PLG2可以包括 在最靠近第一隔離絕緣層136的第一部分中的第一單元柱PL1和在其次最靠近第一隔離絕 緣層136的第二部分中的第二單元柱PL2。所述部分可以被稱為列，因?yàn)樗鼈兪窃诜较駾1 上延伸的柱的列形布置。組PLG1和PLG2可以在第二方向D2上彼此相鄰。一個(gè)組（例如， PLG1)可以直接相鄰于且平行于另一個(gè)組（例如，PLG2)。第二單元柱PL2可以在第一方向 D1上從第一單元柱PL1偏移。偏移距離可以為單元柱在第一方向D1上的節(jié)距的大約一半。 第一單元柱PL1和第二單元柱PL2可以在第一方向D1上彼此交替地偏移。
[0113] 如圖7A至圖7C所示，一個(gè)組（例如，PLG1)的單元柱PL1和PL2可以以與相鄰于 該一個(gè)組的另一個(gè)組（例如，PLG2)相同的形式布置。通過如圖7A和圖7B所示的柱的間 隔，六個(gè)柱PL的組可以形成基本等邊六邊形圖案，如也在圖14中示出的?？蛇x地，一個(gè)組 (例如，PLG1)的單元柱和相鄰于該一個(gè)組的另一個(gè)組（例如，PLG2)的單元柱可以是鏡面 對(duì)稱的（見圖18A，其中PLG1和PLG2關(guān)于溝槽132的縱軸是鏡面對(duì)稱的）。在圖7A至圖 7C中，一個(gè)組具有沿著兩列布置的單元柱PL1和PL2。然而，本發(fā)明的實(shí)施方式不限于此。 在其他的實(shí)施方式中，例如，一個(gè)組可以具有沿著兩列或更多列布置的單元柱。在圖7A至 圖7C中，兩個(gè)組設(shè)置為在一個(gè)柵極結(jié)構(gòu)中彼此平行。然而，本發(fā)明不限于此。兩個(gè)或更多 個(gè)組可以設(shè)置為在一個(gè)柵極結(jié)構(gòu)中彼此平行。
[0114] 一個(gè)組PLG1或PLG2的單元柱可以耦接到一個(gè)上選擇柵極G6或G7。
[0115] 根據(jù)本發(fā)明的實(shí)施方式，如圖7A和圖7C所示，水平電極G1至G7的每個(gè)的厚度Lg 大于最靠近第一隔離絕緣層136且彼此直接相鄰的單元柱（例如，第一單元柱PL1)之間的 距離另外，水平電極G1至G7的每個(gè)的厚度Lg可以大于彼此直接相鄰的單元柱PL之間 的距離?、?和?中的最小值。一般來說，Lg可以大于任意柱與其最靠近的相鄰柱 之間的任意距離。
[0116] 單元柱PL之間的距離可以是不均勻的。單元柱之間的距離被定義為彼此相鄰的 一對(duì)單元柱的側(cè)壁之間的距離?？拷谝桓綦x絕緣層136并且彼此相鄰的至少一對(duì)單元柱 之間的距離可以大于遠(yuǎn)離第一隔離絕緣層136并且彼此相鄰的至少一對(duì)單元柱之間的距 離。換句話說，最靠近第一隔離絕緣層136并且彼此相鄰的單元柱之間的距離可以大于其 他單元柱之間的距離。
[0117] 單元柱之間的距離可以取決于單元柱的節(jié)距和/或單元柱的直徑來確定。例如， 最靠近第一隔離絕緣層136的第一單元柱PL1的直徑R1可以小于遠(yuǎn)離第一隔離絕緣層136 的第二單元柱PL2的直徑R2。
[0118] 直接相鄰的第一單元柱PL1之間的距離@可以大于直接相鄰的第二單元柱PL2之 間的距離直接相鄰的第一單元柱PL1之間的距離@可以大于第一單元柱PL1中的一個(gè) 和與其最靠近的第二柱PL2中的一個(gè)之間的距離馨 #直接相鄰的第二單元柱PL2之間的距 離?可以小于第一單元柱PL1中的一個(gè)和與其最靠近的第二單元柱PL2中的一個(gè)之間的距 離⑥。直接相鄰的第二單元柱PL2之間的距離?可以大于在柵極結(jié)構(gòu)G的中心部分中直接 相鄰的單元柱之間的距離?4奐句話說，直接相鄰的第二單元柱PL2之間的距離?可以大 于第一組PLG1的第二單元柱PL2中的一個(gè)和與其最靠近的第二組PLG2的第二單元柱PL2 中的一個(gè)之間的距離
[0119] 上部互連可以包括第一上部互連BL1和第二上部互連BL2。在一個(gè)組中的第一單 元柱PL1和第二單元柱PL2可以通過不同的上部互連而連接。第一組PLG1的第一單元柱 PL1和第二組PLG2的第二單元柱PL2可以連接到第一上部互連BL1。第一組PLG1的第二 單元柱PL2和第二組PLG2的第一單元柱PL1可以連接到第二上部互連BL2。第一上部互連 BL1可以直接相鄰于第二上部互連BL2。
[0120] 現(xiàn)在將參照?qǐng)D8A至圖13A和圖16A(其為對(duì)應(yīng)于圖7B的平面圖）以及圖8B至圖 13B和圖16B(其為對(duì)應(yīng)于圖7C的截面圖）來描述制造圖3的半導(dǎo)體器件的方法。
[0121] 參照?qǐng)D8A和圖8B，提供襯底110。襯底110可以具有第一導(dǎo)電類型（例如，P型）。 緩沖電介質(zhì)層121可以形成在襯底110上。緩沖電介質(zhì)層121可以例如為硅氧化物層。緩 沖電介質(zhì)層121可以通過例如熱氧化工藝來形成。犧牲層123和絕緣層124可以提供為交 替地堆疊在緩沖電介質(zhì)層121上。最上面的絕緣層的厚度可以大于其他絕緣層的厚度。絕 緣層124可以為例如硅氧化物層。犧牲層123可以包括具有不同于緩沖電介質(zhì)層121和絕 緣層124的濕蝕刻特性的材料。例如，每個(gè)犧牲層123可以包括硅氮化物層、硅氮氧化物層、 多晶硅層、或多晶硅鍺層。犧牲層123和絕緣層124可以通過例如化學(xué)氣相沉積（CVD)方 法形成。
[0122] 參照?qǐng)D9A和圖9B，單元孔126形成為貫穿緩沖電介質(zhì)層121、犧牲層123和絕緣 層124。單元孔126暴露襯底110。單元孔126的布置可以與參照?qǐng)D7A描述的單元柱PL 的布置相同。
[0123] 參照?qǐng)D10A和圖10B，單元柱PL分別形成在單元孔126中。在一個(gè)方面中，單元柱 PL可以包括具有第一導(dǎo)電類型的半導(dǎo)體層。半導(dǎo)體層可以形成為部分地填充單元孔126， 然后絕緣材料可以形成在半導(dǎo)體層上以完全地填充單元孔126。半導(dǎo)體層和絕緣材料可以 被平坦化以暴露最上面的絕緣層。因此，單元柱PL可以形成為具有中空?qǐng)A筒形狀，其內(nèi)部 區(qū)域用填充絕緣層127填充。在其他的實(shí)施方式中，半導(dǎo)體層可以形成為完全填充單元孔 126。在這種情況下，填充絕緣層被省略。單元柱PL的上端部可以凹陷得低于最上部的絕 緣層的頂表面。導(dǎo)電圖案128可以分別形成在單元孔126中的凹陷的單元柱PL上。導(dǎo)電 圖案128可以由導(dǎo)電材料諸如摻雜的多晶硅或金屬形成。第二導(dǎo)電類型的摻雜劑離子可以 被注入到導(dǎo)電圖案128和單元柱PL的上部分中以形成漏極區(qū)。例如，第二導(dǎo)電類型可以是 N型。
[0124] 在另一個(gè)方面中，單元柱PL可以包括導(dǎo)電材料諸如摻雜的半導(dǎo)體材料、金屬、導(dǎo) 電的金屬氮化物、金屬硅化物以及納米結(jié)構(gòu)（例如，碳納米管或石墨烯）中的至少一種。
[0125] 參照?qǐng)D11A和圖11B，絕緣層124、犧牲層123以及緩沖電介質(zhì)層121可以被連續(xù) 地圖案化以形成彼此間隔開的隔離區(qū)131。隔離區(qū)131可以在第一方向上延伸并可以暴露 襯底110。圖案化的絕緣層124對(duì)應(yīng)于絕緣圖案125。
[0126] 參照?qǐng)D12A和圖12B，由隔離區(qū)131暴露的犧牲層123可以被選擇性地去除以形成 凹入?yún)^(qū)域133。凹入?yún)^(qū)域133對(duì)應(yīng)于犧牲層123被去除的區(qū)域。凹入?yún)^(qū)域133由單元柱PL 和絕緣圖案125限定。如果犧牲層123包括硅氮化物層或硅氮氧化物層，則犧牲層123的 去除工藝可以利用包括磷酸的蝕刻溶液來執(zhí)行。單元柱PL的側(cè)壁被凹入?yún)^(qū)域133部分地 暴露。
[0127] 參照?qǐng)D13A和圖13B，數(shù)據(jù)存儲(chǔ)元件135形成在每個(gè)凹入?yún)^(qū)域133中。
[0128] 在一個(gè)方面中，數(shù)據(jù)存儲(chǔ)元件135可以包括接觸單元柱PL的隧道絕緣層、在隧道 絕緣層上的電荷存儲(chǔ)層、以及在電荷存儲(chǔ)層上的阻擋絕緣層（見圖5A)。在此情況下，單元 柱PL可以是半導(dǎo)體柱。隧道絕緣層可以包括硅氧化物層。通過凹入?yún)^(qū)域133暴露的單元 柱PL可以被熱氧化以形成隧道絕緣層?？蛇x地，隧道絕緣層可以通過原子層沉積（ALD)工 藝來形成。電荷存儲(chǔ)層可以是包括導(dǎo)電納米顆粒的絕緣層或電荷捕獲層。電荷捕獲層可以 包括例如硅氮化物層。阻擋絕緣層可以包括高k電介質(zhì)層（例如，鋁氧化物層或鉿氧化物 層）。阻擋絕緣層可以是由多個(gè)薄膜構(gòu)成的多層。例如，阻擋絕緣層可以包括鋁氧化物層和 /或鉿氧化物層，鋁氧化物層和鉿氧化物層的堆疊順序可以是不同的。電荷存儲(chǔ)層和阻擋絕 緣層的每個(gè)可以通過具有良好的臺(tái)階覆蓋特性的原子層沉積（ALD)方法和/或化學(xué)氣相沉 積（CVD)方法來形成?？蛇x地，如果數(shù)據(jù)存儲(chǔ)元件135具有圖5B至圖?的結(jié)構(gòu)中的一種， 則被包括在數(shù)據(jù)存儲(chǔ)元件135中的隧道絕緣層、電荷存儲(chǔ)層和阻擋絕緣層中的至少一個(gè)可 以在形成單元柱PL之前形成在單元孔126中。
[0129] 在另一個(gè)方面中，數(shù)據(jù)存儲(chǔ)元件135可以是可變電阻圖案（見圖6A至圖6C)?？?變電阻圖案可以包括具有通過使電流從其流過而選擇性改變的電阻的材料中的至少一種。 換言之，可變電阻圖案可以包括具有可變電阻特性的材料。在此情況下，單元柱PL可以是 包括至少一種導(dǎo)電材料諸如摻雜的半導(dǎo)體、金屬、導(dǎo)電的金屬氮化物、金屬硅化物以及納米 結(jié)構(gòu)（例如，碳納米管或石墨烯）的導(dǎo)電柱。如果數(shù)據(jù)存儲(chǔ)元件135包括圖6B的結(jié)構(gòu)，則 數(shù)據(jù)存儲(chǔ)元件135可以在形成單元柱PL之前形成在單元孔126中。
[0130] 導(dǎo)電層134形成在凹入?yún)^(qū)域133中的數(shù)據(jù)存儲(chǔ)元件135上。導(dǎo)電層134可以由諸 如摻雜的多晶硅層、金屬層（例如，鎢層）、金屬氮化物層以及金屬硅化物層的材料形成。導(dǎo) 電層134可以通過CVD方法或ALD方法形成。如果導(dǎo)電層134是金屬硅化物層，則形成導(dǎo) 電層134可以包括：形成多晶硅層、去除多晶硅層的與隔離區(qū)131相鄰的部分以使多晶硅層 凹進(jìn)、在凹進(jìn)的多晶硅層上形成金屬層、熱處理金屬層、以及去除未反應(yīng)的金屬層。用于金 屬硅化物層的金屬層可以包括鎢、鈦、鈷或鎳。
[0131] 圖14是圖13A的部分"B"的放大圖以示出用于水平電極的導(dǎo)電層的填充。圖15A 是根據(jù)一般技術(shù)的對(duì)應(yīng)于圖14的截面圖的圖示。圖15B是根據(jù)本發(fā)明的方面的對(duì)應(yīng)于圖 14的截面圖的圖示。間隔①、②和④分別對(duì)應(yīng)于圖7A中對(duì)于@、⑥和?所示的相關(guān)位置。
[0132] 參照?qǐng)D14,將更詳細(xì)地描述用導(dǎo)電層134填充凹入?yún)^(qū)域133的工藝。導(dǎo)電層134 從隔離區(qū)131提供到凹入?yún)^(qū)域133中。
[0133] 參照?qǐng)D14和圖15A，在一般技術(shù)中，凹入?yún)^(qū)域133的高度Lg( S卩，每個(gè)水平電極的 厚度）小于最靠近隔離區(qū)131并且彼此相鄰的單元柱PL之間的距離(5K因此，隨著時(shí)間過 去（tl - t2)，在遠(yuǎn)離隔離區(qū)131的單元柱之間的間隔④用導(dǎo)電層134完全填充之前，最靠 近隔離區(qū)131的單元柱之間的間隔①用導(dǎo)電層134填充或堵住。因此，在導(dǎo)電層134內(nèi)產(chǎn) 生大的中空區(qū)域S。隨著與隔離區(qū)131的距離增加，導(dǎo)電層134的水平厚度可以逐漸地減 小。中空區(qū)域S可能彼此連接以在一個(gè)方向（例如，第一方向D1)上延伸。
[0134] 在此情況下，會(huì)導(dǎo)致各種問題。首先，水平電極的電阻會(huì)增加。特別地，與遠(yuǎn)離隔 離區(qū)131的第二單元柱PL2相鄰形成的水平電極的電阻會(huì)非常大。因此，施加到相鄰于第 二單元柱PL2的數(shù)據(jù)存儲(chǔ)元件的電壓或電流會(huì)小于施加到相鄰于第一單元柱PL1的數(shù)據(jù)存 儲(chǔ)元件的電壓或電流。其次，絕緣圖案125、數(shù)據(jù)存儲(chǔ)元件135和/或單元柱PL可能在后續(xù) 的工藝期間被滲入到或限制在中空區(qū)域S中的化學(xué)物質(zhì)損壞。因此，水平電極之間和/或 水平電極與單元柱之間的電絕緣特性會(huì)惡化。數(shù)據(jù)存儲(chǔ)元件135的數(shù)據(jù)存儲(chǔ)特性會(huì)受到不 利影響。
[0135] 參照?qǐng)D15B，根據(jù)本發(fā)明的實(shí)施方式，凹入?yún)^(qū)域133的高度Lg(S卩，每個(gè)水平電極的 厚度）大于單元柱PL之間的距離@、⑧、?和?。因此，在初始時(shí)間tl,遠(yuǎn)離隔離區(qū)131 的單元柱之間的間隔④用導(dǎo)電層134完全地填充，但是靠近隔離區(qū)131的單元柱PL之間的 間隔①、②和③沒有用導(dǎo)電層134完全地填充。隨著時(shí)間過去（tl - t2)，靠近隔離區(qū)131 的單元柱PL之間的間隔用導(dǎo)電層134順序地填充。換言之，導(dǎo)電層134將間隔④、③、②和 ①以此順序填充。因此，在導(dǎo)電層134內(nèi)的中空區(qū)域S不會(huì)產(chǎn)生，或者中空區(qū)域S的尺寸可 以被減小或最小化。
[0136] 此外，由于單元柱PL如參照?qǐng)D7A所述地布置，所以導(dǎo)電層134可以容易地提供到 單元柱PL之間的凹入?yún)^(qū)域133中。因此，中空區(qū)域S的尺寸可以被更多地減小，或者中空 區(qū)域S可以被去除。
[0137] 參照?qǐng)D16A和圖16B，形成在凹入?yún)^(qū)域133之外的導(dǎo)電層134被去除。因此，水平 電極G1至G7形成在凹入?yún)^(qū)域133中。如參照?qǐng)D7A所述，最上部的水平電極被分成第六水 平電極G6和第七水平電極G7。第六水平電極G6和第七水平電極G7在第一方向上延伸。
[0138] 隔離區(qū)131中的導(dǎo)電層被去除以暴露襯底110。第二導(dǎo)電類型的摻雜劑離子可以 大量地（heavily)提供到暴露的襯底110中，從而形成公共源極線CSL。
[0139] 再次參照?qǐng)D7B和圖7C，第一隔離絕緣層136形成為填充隔離區(qū)131。布置在第二 方向上的單元柱PL可以共同地連接到一個(gè)上部互連BL1或BL2。
[0140] 根據(jù)本發(fā)明的方面，通過控制單元柱PL的布置和水平電極G1至G7的厚度，可以 改善水平電極的導(dǎo)電性、電絕緣特性和/或數(shù)據(jù)存儲(chǔ)特性。
[0141] 圖17是示出根據(jù)本發(fā)明的半導(dǎo)體器件的存儲(chǔ)器塊的另一實(shí)施方式的透視圖。圖 18A是示出圖17的存儲(chǔ)器塊的單元柱的布置的平面圖。圖18B是示出圖17的存儲(chǔ)器塊的 水平電極的形狀的平面圖。圖18C是沿著圖18B的線Ι-Γ截取的截面圖。在圖18中，為 了附圖的簡化，沒有示出數(shù)據(jù)存儲(chǔ)元件135。
[0142] 在本實(shí)施方式中，將省略或簡要地提及對(duì)于與參照?qǐng)D3和圖7A至圖7C所描述的 相同的技術(shù)特征的描述。將主要地描述本實(shí)施方式與圖3和圖7A至圖7C的實(shí)施方式之間 的差異。
[0143] 參照?qǐng)D17、圖18A、圖18B和圖18C，一組單元柱（例如，PLG1)和與其相鄰的另一 組（例如，PLG2)可以包括鏡面對(duì)稱布置的單元柱?？蛇x地，彼此相鄰的組PLG1和PLG2可 以具有以相同的形式布置的單元柱（見圖7A)。
[0144] 上部互連可以包括第一上部互連BL1和第二上部互連BL2。在一個(gè)組中的第一單 元柱PL1和第二單元柱PL2可以連接到彼此不同的上部互連。第一組PLG1的第一單元柱 PL1和第二組PLG2的第一單元柱PL1可以連接到第一上部互連BL1。第一組PLG1的第二 單元柱PL2和第二組PLG2的第二單元柱PL2可以連接到第二上部互連BL2。第一上部互連 BL1直接相鄰于第二上部互連BL2。
[0145] 每個(gè)柵極結(jié)構(gòu)G可以被分成在第二方向D2上彼此分離的子?xùn)艠O結(jié)構(gòu)。溝槽132 可以貫穿柵極結(jié)構(gòu)G以暴露襯底110并可以在第一方向D1上延伸。溝槽132可以提供在 位于柵極結(jié)構(gòu)的中心部分中的單元柱PL之間。溝槽132可以提供在最上部的水平電極G6 和G7之間。第二隔離絕緣層137填充溝槽132。第二隔離絕緣層137的寬度可以小于第一 隔尚絕緣層136的覽度。
[0146] 根據(jù)本發(fā)明的方面，水平電極G1至G7的每個(gè)的厚度Lg大于最靠近第一隔離絕緣 層136并且彼此直接相鄰的單元柱（即，第一單元柱PL1)之間的距離@。此外，水平電極 G1至G7的每個(gè)的厚度Lg可以大于相鄰的單元柱之間的距離④、⑥和?中的最小值。單 元柱之間的距離?、?和?可以大于最靠近第二隔離絕緣層137的單元柱與第二隔離絕 緣層137之間的距離@。
[0147] 現(xiàn)在將參照?qǐng)D19A至圖24A和圖19B至圖24B描述制造圖17的半導(dǎo)體器件的方 法，圖19A至圖24A是對(duì)應(yīng)于圖18B的平面圖，圖19B至圖24B是對(duì)應(yīng)于圖18C的截面圖。
[0148] 參照?qǐng)D19A至圖21A和圖19B至圖21B，通過參照?qǐng)D8A至圖10A和圖8B至圖10B 描述的方法，單元柱PL可以形成為貫穿堆疊在襯底110上的緩沖電介質(zhì)層121、犧牲層123 和絕緣層124。單元柱PL可以如參照?qǐng)D18A所述地布置。
[0149] 參照?qǐng)D22A和圖22B，緩沖電介質(zhì)層121、犧牲層123和絕緣層124可以被圖案化 以形成暴露襯底110并在第一方向上延伸的溝槽132。第二隔離絕緣層137形成為填充溝 槽132。第二隔離絕緣層137可以例如為硅氧化物層。隔離區(qū)131被形成。溝槽132形成 在隔離區(qū)131之間。圖案化的絕緣層124是絕緣圖案125。
[0150] 參照?qǐng)D23A和圖23B，被隔離區(qū)131暴露的犧牲層123被選擇性地去除以形成凹入 區(qū)域133,如參照?qǐng)D12A和圖12B所述的。
[0151] 參照?qǐng)D24A和圖24B，水平電極可以通過參照?qǐng)D14、圖15A、圖15B、圖16A和圖16B 描述的方法來形成。第二隔離絕緣層137可以進(jìn)一步減小由置換工藝引起的水平電極內(nèi)中 空區(qū)域S的大小，或者可以導(dǎo)致中空區(qū)域S的完全消除。
[0152] 第二導(dǎo)電類型的摻雜劑離子可以大量地提供到暴露的襯底110中以形成公共源 極線CSL。再次參照?qǐng)D18B和圖18C，第一隔離絕緣層136可以形成為填充隔離區(qū)131。布 置在第二方向D2上的單元柱PL可以共同連接到一個(gè)上部互連BL1或BL2。
[0153] 圖25是示出根據(jù)本發(fā)明的方面的半導(dǎo)體器件的存儲(chǔ)器塊的另一個(gè)實(shí)施方式的透 視圖。圖26A是示出圖25的存儲(chǔ)器塊的單元柱的布置的示例的平面圖。圖26B是示出圖 25的存儲(chǔ)器塊的水平電極的形狀的平面圖。圖26C是沿著圖26B的線1-1'截取的截面圖。
[0154] 在本實(shí)施方式中，將省略或簡要地提及對(duì)于與參照?qǐng)D17和圖18A至圖18C所描述 的相同的技術(shù)特征的描述。將主要地具體描述本實(shí)施方式與圖17和圖18A至圖18C的實(shí) 施方式之間的差異。
[0155] 參照?qǐng)D25、圖26A、圖26B和圖26C，虛設(shè)柱DL提供在虛設(shè)孔138中，虛設(shè)孔138貫 穿最上部的水平電極G6和G7之間的柵極結(jié)構(gòu)G以暴露襯底110。虛設(shè)柱DL布置在第一方 向D1上。
[0156] 虛設(shè)柱DL提供在位于柵極結(jié)構(gòu)G的中心部分中的單元柱PL之間。虛設(shè)柱DL可 以是絕緣柱。虛設(shè)柱DL的頂表面可以低于單元柱PL的頂表面。虛設(shè)柱DL和與其相鄰的 單元柱PL(例如，第二單元柱PL2)可以沿著第一方向D1布置成Z字形的布局或取向。虛 設(shè)柱DL的直徑可以不同于單元柱PL的直徑。例如，虛設(shè)柱DL的直徑可以等于或者小于單 元柱PL的直徑。
[0157] 根據(jù)本發(fā)明的方面，水平電極G1至G7的每個(gè)的厚度Lg大于最靠近第一隔離絕緣 層136并且彼此直接相鄰的單元柱（即，第一單元柱PL1)之間的距離水平電極G1至 G7的每個(gè)的厚度Lg可以大于直接相鄰的柱PL和DL之間的距離④、@、?和@中的最 小值。單元柱PL之間的距離@、?和?可以大于虛設(shè)柱DL和與其最靠近的單元柱之間 的距離相鄰于第一單元柱PL1的中空區(qū)域S可以具有小于相鄰于虛設(shè)柱DL的中空區(qū) 域的尺寸或者可以不存在。虛設(shè)柱DL可以在第一方向D1和第二方向D2上將相鄰于虛設(shè) 柱DL的中空區(qū)域S分離。
[0158] 現(xiàn)在將參照?qǐng)D27Α至圖32Α和圖27Β至圖32Β描述制造圖25的半導(dǎo)體器件的方 法，圖27Α至圖32Α為對(duì)應(yīng)于圖26Β的平面圖，圖27Β至圖32Β為對(duì)應(yīng)于圖26C的截面圖。
[0159] 參照?qǐng)D27Α至圖29Α和圖27Β至圖29Β，通過參照?qǐng)D8Α至圖10Α和圖8Β至圖10Β 描述的方法，單元柱PL可以形成為貫穿堆疊在襯底110上的緩沖電介質(zhì)層121、犧牲層123 和絕緣層124。單元柱PL可以如參照?qǐng)D26Α所述地布置。
[0160] 參照?qǐng)D30Α和圖30Β，虛設(shè)孔138形成為貫穿絕緣層124、犧牲層123和緩沖電介 質(zhì)層121。虛設(shè)孔138暴露襯底110。虛設(shè)孔138可以提供在單元柱PL之間，所述單元柱 PL設(shè)置在后續(xù)工藝中形成的柵極結(jié)構(gòu)G的中心部分中。虛設(shè)孔138布置在第一方向上。虛 設(shè)孔138和與其直接相鄰的單元柱PL (例如，第二單元柱PL2)可以沿著第一方向布置成Ζ 字形形式。虛設(shè)孔138的直徑可以小于單元柱PL的直徑。
[0161] 虛設(shè)柱DL分別形成在虛設(shè)孔138中。虛設(shè)柱DL可以由絕緣材料（例如，硅氧化 物）形成。
[0162] 參照?qǐng)D31A、圖32A、圖31B和圖32B，水平電極（G1至G7)可以通過參照?qǐng)D14、圖 15A、圖15B、圖16A和圖16B描述的方法形成。虛設(shè)柱DL可以進(jìn)一步減小由置換工藝引起 的水平電極內(nèi)中空區(qū)域S的大小，或者可以完全消除任何中空區(qū)域S。特別地，由于虛設(shè)柱 DL形成在最遠(yuǎn)離隔離區(qū)131的單元柱PL之間，所以可以有效地減小最遠(yuǎn)離隔離區(qū)131的單 元柱PL之間的中空區(qū)域S的尺寸，或者可以消除中空區(qū)域S。
[0163] 最上部的水平電極可以沿著虛設(shè)柱DL切割，以分成第六水平電極G6和第七水平 電極G7。此時(shí)，虛設(shè)柱DL將如圖32B所示地凹進(jìn)。
[0164] 第二導(dǎo)電類型的摻雜劑離子可以大量地提供到被隔離區(qū)131暴露的襯底110中， 從而形成公共源極線CSL。再次參照?qǐng)D26B和圖26C，第一隔離絕緣層136可以形成為填充 隔離區(qū)131。布置在第二方向D2上的單元柱PL可以共同連接到一個(gè)上部互連BL1或BL2。
[0165] 圖33是示出根據(jù)本發(fā)明的方面的半導(dǎo)體器件的存儲(chǔ)器塊的另一個(gè)實(shí)施方式的透 視圖。圖34A是示出圖33的存儲(chǔ)器塊的單元柱的布置的示例的平面圖。圖34B是示出圖 33的存儲(chǔ)器塊的水平電極的形狀的平面圖。圖34C是沿著圖34B的線1-1'截取的截面圖。 在圖34B中，為了附圖簡化的目的，沒有示出數(shù)據(jù)存儲(chǔ)元件135。
[0166] 參照?qǐng)D33、圖34A、圖34B和圖34C，將描述根據(jù)另一些實(shí)施方式的半導(dǎo)體器件。在 本實(shí)施方式中，將省略或簡要地提及對(duì)于與參照?qǐng)D17和圖18A至圖18C所描述的相同的技 術(shù)特征的描述。將主要地詳細(xì)描述本實(shí)施方式與圖17和圖18A至圖18C的實(shí)施方式之間 的差異。
[0167] 虛設(shè)柱DL可以具有與單元柱PL相同的結(jié)構(gòu)，不同于參照?qǐng)D25和圖26A至圖26C 描述的實(shí)施方式。在以下的附圖中，虛設(shè)柱DL的陰影被示出為不同于單元柱PL的陰影，以 便將虛設(shè)柱DL與單元柱PL區(qū)分開。虛設(shè)柱DL的直徑可以不同于單元柱PL的直徑。例如， 虛設(shè)柱DL的直徑可以大于單元柱PL的直徑。虛設(shè)絕緣圖案129可以被額外地提供以將虛 設(shè)柱DL的上部分彼此連接。虛設(shè)絕緣圖案129可以在第一方向D1上延伸。
[0168] 根據(jù)本發(fā)明的方面，水平電極G1至G7的每個(gè)的厚度Lg大于最靠近第一隔離絕緣 層136并且彼此直接相鄰的單元柱（即，第一單元柱PL1)之間的距離水平電極G1至 G7的每個(gè)的厚度Lg可以大于直接相鄰的柱PL和DL之間的距離@、@、?和@中的最 小值。單元柱PL之間的距離?和⑩可以大于虛設(shè)柱DL和與其最靠近的單元柱PL之 間的距離@?相鄰于第一單元柱PL1的中空區(qū)域S的尺寸可以小于相鄰于虛設(shè)柱DL的中 空區(qū)域S的尺寸，或者可以不存在相鄰于第一單元柱PL1的中空區(qū)域。虛設(shè)柱DL可以在第 一方向D1和第二方向D2上將相鄰于虛設(shè)柱DL的中空區(qū)域S分離。
[0169] 在下文將描述制造圖33的半導(dǎo)體器件的方法。
[0170] 參照?qǐng)D35A和圖35B，通過參照?qǐng)D27A、圖28A、圖27B和圖28B描述的方法，孔形成 為貫穿緩沖電介質(zhì)層121、犧牲層123和絕緣層124?？卓梢园▎卧?26和虛設(shè)孔138。 虛設(shè)孔138可以在與柵極結(jié)構(gòu)G的中心部分對(duì)應(yīng)的區(qū)域中提供在單元孔126之間。虛設(shè)孔 138布置在第一方向D1上。虛設(shè)孔138和與其直接相鄰的單兀孔126可以沿著第一方向布 置成Z字形形式。虛設(shè)孔138的直徑可以等于或者大于單元孔126的直徑。單元孔126和 虛設(shè)孔138布置成與參照?qǐng)D34A描述的單元柱PL和虛設(shè)柱DL相同的形式。
[0171] 參照?qǐng)D36A和圖36B，單元柱PL和虛設(shè)柱DL分別形成在單元孔126和虛設(shè)孔138 中。盡管單元孔126的直徑不同于虛設(shè)孔138的直徑，但是單元柱PL的結(jié)構(gòu)可以與虛設(shè)柱 DL的結(jié)構(gòu)相同。單元柱PL和虛設(shè)柱DL可以是半導(dǎo)體柱或?qū)щ娭?，如上所述?br> [0172] 參照?qǐng)D37A和圖37B，絕緣層124、犧牲層123以及緩沖電介質(zhì)層121被連續(xù)地圖 案化以形成彼此間隔開的隔離區(qū)131。隔離區(qū)131在第一方向上延伸并暴露襯底110。圖 案化的絕緣層124對(duì)應(yīng)于絕緣圖案125。
[0173] 被隔離區(qū)131暴露的犧牲層123被選擇性地去除以形成凹入?yún)^(qū)域133。凹入?yún)^(qū)域 133對(duì)應(yīng)于犧牲層123被去除的區(qū)域。凹入?yún)^(qū)域133被單元柱PL、虛設(shè)柱DL和絕緣圖案 125限定。如果犧牲層123包括硅氮化物層或硅氮氧化物層，則犧牲層123可以利用包括磷 酸的蝕刻溶液去除。單元柱PL和虛設(shè)柱DL的側(cè)壁的部分被凹入?yún)^(qū)域133暴露。
[0174] 參照?qǐng)D38A和圖38B，水平電極可以通過參照?qǐng)D14、圖15A、圖15B、圖16A和圖16B 描述的方法形成。虛設(shè)柱DL可以進(jìn)一步減小由置換工藝引起的水平電極內(nèi)的中空區(qū)域S 的尺寸，或者可以去除中空區(qū)域S。
[0175] 最上部的水平電極可以沿著虛設(shè)柱DL切割，以分成第六水平電極G6和第七水平 電極G7。
[0176] 第二導(dǎo)電類型的摻雜劑離子可以大量地提供到暴露的襯底110中以形成公共源 極線CSL。
[0177] 在下文，再次參照?qǐng)D34B至圖34C，第一隔離絕緣層136形成為填充隔離區(qū)131。布 置在第二方向上的單元柱PL可以共同連接到一個(gè)上部互連BL1或BL2。虛設(shè)絕緣圖案129 可以額外地提供在第二水平電極G6與第七水平電極G7之間。虛設(shè)絕緣圖案129可以將虛 設(shè)柱DL的上部分彼此連接，并可以在第一方向上延伸。
[0178] 在本發(fā)明的范圍之內(nèi)，以上描述的實(shí)施方式可以以不同的形式結(jié)合。
[0179] 圖39是示出包括根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體器件的電子系統(tǒng)的示例的示意方框 圖。
[0180] 參照?qǐng)D39,根據(jù)本發(fā)明的實(shí)施方式的電子系統(tǒng)1100可以包括控制器1110、輸入/ 輸出（I/O)單元1120、存儲(chǔ)器器件1130、接口單元1140和數(shù)據(jù)總線1150?？刂破?110、1/ 0單元1120、存儲(chǔ)器器件1130和接口單元1140中的至少兩個(gè)可以通過數(shù)據(jù)總線115彼此 耦接。數(shù)據(jù)總線1150可以對(duì)應(yīng)于數(shù)據(jù)通過其傳輸?shù)穆窂?。存?chǔ)器器件1130可以包括根據(jù) 本發(fā)明的實(shí)施方式的半導(dǎo)體器件中的至少一個(gè)。
[0181] 控制器1110可以包括微處理器、數(shù)字信號(hào)處理器、微控制器和具有與其任一個(gè)類 似的功能的其他邏輯器件中的至少一個(gè)。I/O單元1120可以包括鍵區(qū)、鍵盤和/或顯示單 元。存儲(chǔ)器器件1130可以存儲(chǔ)數(shù)據(jù)和/或指令。接口單元1140可以發(fā)送電數(shù)據(jù)到通信網(wǎng) 絡(luò)或可以從通信網(wǎng)絡(luò)接收電數(shù)據(jù)。接口單元1140可以通過無線或電纜操作。例如，接口單 元1140可以包括用于無線通信的天線或者用于電纜通信的的收發(fā)器。雖然沒有在附圖中 示出，但是電子系統(tǒng)1100還可以包括快速動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器（DRAM)器件和/或快速靜 態(tài)隨機(jī)存取存儲(chǔ)器（SRAM)器件，其用作用于改善控制器1110的操作的高速緩沖存儲(chǔ)器。
[0182] 電子系統(tǒng)1100可以應(yīng)用于個(gè)人數(shù)字助理（PDA)、便攜式計(jì)算機(jī)、上網(wǎng)本、無線電 話、移動(dòng)電話、數(shù)字音樂播放器、存儲(chǔ)卡或其他的電子產(chǎn)品。其他的電子產(chǎn)品可以通過無線 接收或發(fā)送信息數(shù)據(jù)。
[0183] 圖40是示出包括根據(jù)本發(fā)明的實(shí)施方式的半導(dǎo)體器件的存儲(chǔ)器系統(tǒng)的示例的示 意方框圖。
[0184] 參照?qǐng)D40,存儲(chǔ)器系統(tǒng)1200包括存儲(chǔ)器器件1210。存儲(chǔ)器器件1210可以包括根 據(jù)上述實(shí)施方式的半導(dǎo)體器件中的至少一個(gè)。另外，存儲(chǔ)器器件1210還可以包括另一種類 型的半導(dǎo)體存儲(chǔ)器器件（例如，DRAM器件和/或SRAM器件）。存儲(chǔ)器系統(tǒng)1200可以包括 控制主機(jī)與存儲(chǔ)器器件1210之間的數(shù)據(jù)通信的存儲(chǔ)器控制器1220。存儲(chǔ)器器件1210和/ 或控制器1220可以包括根據(jù)本發(fā)明的實(shí)施方式的至少一種半導(dǎo)體器件。
[0185] 存儲(chǔ)器控制器1220可以包括控制存儲(chǔ)器系統(tǒng)1200的整個(gè)操作的中央處理器 (CPU) 1222。此外，存儲(chǔ)器控制器1220可以包括被用作CPU1222的操作存儲(chǔ)器的SRAM器件 1221。而且，存儲(chǔ)器控制器1220還可以包括主機(jī)接口單元1223和存儲(chǔ)器接口單元1225。 主機(jī)接口單元1223可以被配置為包括存儲(chǔ)器系統(tǒng)1200與主機(jī)之間的數(shù)據(jù)通信協(xié)議。存儲(chǔ) 器接口單元1225可以將存儲(chǔ)器控制器1220連接到存儲(chǔ)器器件1210。此外，存儲(chǔ)器控制器 1220還可以包括錯(cuò)誤檢查和校正（ECC)塊1224。ECC塊1224可以檢測并校正從存儲(chǔ)器器 件1210讀出的數(shù)據(jù)的錯(cuò)誤。盡管沒有在附圖中示出，但是存儲(chǔ)器系統(tǒng)1200還可以包括存 儲(chǔ)代碼數(shù)據(jù)以與主機(jī)進(jìn)行接口的只讀存儲(chǔ)器（ROM)器件。存儲(chǔ)器系統(tǒng)1200可以被用作便 攜式數(shù)據(jù)存儲(chǔ)卡?？蛇x地，存儲(chǔ)器系統(tǒng)1200可以被實(shí)現(xiàn)為用作計(jì)算機(jī)系統(tǒng)的硬盤的固態(tài)盤 (SSD)。
[0186] 圖41是示出包括根據(jù)本發(fā)明的實(shí)施方式的半導(dǎo)體器件的信息處理系統(tǒng)的示例的 示意方框圖。
[0187] 參照?qǐng)D41，根據(jù)根據(jù)本發(fā)明的實(shí)施方式的閃存系統(tǒng)1310被安裝在信息處理系統(tǒng) 諸如移動(dòng)設(shè)備或臺(tái)式計(jì)算機(jī)中。根據(jù)本發(fā)明的實(shí)施方式的信息處理系統(tǒng)1300可以包括通 過系統(tǒng)總線760電連接到閃存系統(tǒng)1310的調(diào)制解調(diào)器1320、中央處理器（CPU) 1330、隨機(jī) 存取存儲(chǔ)器（RAM) 1340和用戶接口單元1350。閃存系統(tǒng)1310可以與上述存儲(chǔ)器系統(tǒng)基本 上相同。閃存系統(tǒng)1310可以包括存儲(chǔ)器控制器1312和閃存1311。閃存系統(tǒng)1310可以存 儲(chǔ)由CPU1330處理的數(shù)據(jù)或從信息處理系統(tǒng)1300的外部輸入的數(shù)據(jù)。這里，閃存系統(tǒng)1310 可以實(shí)現(xiàn)為固態(tài)盤（SSD)。在此情況下，信息處理系統(tǒng)1300可以在閃存系統(tǒng)1310中可靠地 存儲(chǔ)大量數(shù)據(jù)。這種可靠性的提高能夠使閃存系統(tǒng)1310保留用于錯(cuò)誤校正的資源，從而可 以為信息處理系統(tǒng)1300提供高速數(shù)據(jù)交換功能。雖然沒有在附圖中示出，但是信息處理系 統(tǒng)1300還可以包括應(yīng)用芯片組、照相機(jī)圖像處理器（CIS)和/或輸入/輸出裝置。
[0188] 另外，以上描述的半導(dǎo)體器件和存儲(chǔ)器系統(tǒng)可以利用不同的封裝技術(shù)來封裝。例 如，根據(jù)上述實(shí)施方式的閃存裝置和存儲(chǔ)器系統(tǒng)可以利用以下中的任一種來封裝：層疊 封裝（POP)技術(shù)、球柵陣列（BGA)技術(shù)、芯片級(jí)封裝（CSP)技術(shù)、帶引線的塑料芯片載體 (PLCC)技術(shù)、塑料雙列直插式封裝（PDIP)技術(shù)、華夫管芯封裝（die in waffle pack)技術(shù)、 晶圓式管芯（die in wafer form)技術(shù)、板上芯片（COB)技術(shù)、陶瓷雙列直插封裝（CERDIP) 技術(shù)、塑料度量四方扁平封裝（PMQFP)技術(shù)、塑料四方扁平封裝（PQFP)技術(shù)、小外型集成電 路（S0IC)技術(shù)、窄間距小外形封裝（SS0P)技術(shù)、薄小外形封裝（TS0P)技術(shù)、薄四方扁平封 裝（TQFP)技術(shù)、系統(tǒng)級(jí)封裝（SIP)技術(shù)、多芯片封裝（MCP)技術(shù)、晶圓級(jí)制造封裝（WFP)技 術(shù)和晶圓級(jí)處理堆疊封裝（WSP)技術(shù)。
[0189] 根據(jù)本發(fā)明的實(shí)施方式，可以減小通過置換工藝形成的水平電極內(nèi)的中空區(qū)域的 尺寸。另外，本發(fā)明的實(shí)施方式可以抑制或者消除彼此連接而在一個(gè)方向上延伸的中空區(qū) 域的形成。因此，可以減少增大水平電極的電阻的問題。另外，可以抑制絕緣圖案、數(shù)據(jù)存 儲(chǔ)元件和/或單元柱被滲入到中空區(qū)域中或限制在中空區(qū)域中的化學(xué)物質(zhì)損壞。因此，可 以改善水平電極之間和/或單元柱與水平電極之間的電特性以及單元特性。另外，可以改 善數(shù)據(jù)存儲(chǔ)元件的數(shù)據(jù)存儲(chǔ)特性的性能和可靠性。
[0190] 雖然已經(jīng)參照示例實(shí)施方式描述了本發(fā)明，但是對(duì)于本領(lǐng)域技術(shù)人員將是顯然 的，可以進(jìn)行各種變化和修改而不背離本發(fā)明的精神和范圍。因此，應(yīng)當(dāng)理解，以上的實(shí)施 方式不是限制性的，而是說明性的。因此，本發(fā)明的范圍將由權(quán)利要求及其等同物的最寬可 允許的解釋來確定，而不應(yīng)受到以上描述的限制或限定。
[0191] 本申請(qǐng)要求于2013年6月27日在韓國知識(shí)產(chǎn)權(quán)局提交的韓國專利申請(qǐng) No. 10-2013-0074592的優(yōu)先權(quán)，其公開內(nèi)容通過引用整體結(jié)合于此。
【權(quán)利要求】
1. 一種半導(dǎo)體器件，包括： 多個(gè)柵極結(jié)構(gòu)，在襯底的頂表面上方間隔開，所述多個(gè)柵極結(jié)構(gòu)包括在與所述襯底的 所述頂表面平行的第一方向上延伸的水平電極； 隔離絕緣材料，設(shè)置在所述柵極結(jié)構(gòu)之間；以及 多個(gè)單元柱，貫穿所述水平電極并連接到所述襯底， 其中所述水平電極的厚度大于由所述多個(gè)單元柱中的任兩個(gè)之間的最短距離限定的 第一間隔。
2. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述水平電極的厚度大于所述單元柱的第 二間隔，所述第二間隔由所述多個(gè)單元柱中的最靠近所述隔離絕緣材料的兩個(gè)相鄰單元柱 之間的最短距離限定。
3. 根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，其中所述單元柱的所述第二間隔大于所述單元 柱的所述第一間隔。
4. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述多個(gè)單元柱包括最靠近所述隔離絕緣 材料的第一單元柱和次最靠近所述隔離絕緣材料的第二單元柱。
5. 根據(jù)權(quán)利要求4所述的半導(dǎo)體器件，其中所述第一單元柱和所述第二單元柱布置成 Z字形。
6. 根據(jù)權(quán)利要求4所述的半導(dǎo)體器件，其中一對(duì)直接相鄰的第一單元柱之間的距離等 于或大于一對(duì)直接相鄰的第二單元柱之間的距離。
7. 根據(jù)權(quán)利要求4所述的半導(dǎo)體器件，其中第一單元柱的直徑小于第二單元柱的直 徑。
8. 根據(jù)權(quán)利要求6所述的半導(dǎo)體器件，其中所述一對(duì)直接相鄰的第一單元柱之間的距 離大于所述第一單元柱中的一個(gè)與所述第二單元柱中的一個(gè)之間的距離，所述第二單元柱 中的一個(gè)最靠近所述第一單元柱中的一個(gè)。
9. 根據(jù)權(quán)利要求4所述的半導(dǎo)體器件，其中所述多個(gè)單元柱還包括第三最靠近所述隔 離絕緣材料的第三單元柱；并且 其中所述第一單元柱至第三單元柱布置成Z字形。
10. 根據(jù)權(quán)利要求9所述的半導(dǎo)體器件，其中所述第二單元柱中的一個(gè)和所述第一單 元柱中的與其最靠近的一個(gè)之間的距離大于所述第二單元柱中的一個(gè)和所述第三單元柱 中的與其最靠近的一個(gè)之間的距離。
11. 一種半導(dǎo)體器件，包括： 柵極結(jié)構(gòu)，設(shè)置在襯底上方，所述柵極結(jié)構(gòu)的每個(gè)包括垂直堆疊的水平電極以及在所 述水平電極之間的絕緣圖案； 第一隔離絕緣層，設(shè)置在所述柵極結(jié)構(gòu)之間；以及 多個(gè)單元柱，貫穿所述柵極結(jié)構(gòu)并連接到所述襯底， 其中所述柵極結(jié)構(gòu)中的所述水平電極的每個(gè)的厚度大于相鄰的單元柱之間的距離，其 中所述單元柱貫穿所述水平電極。
12. 根據(jù)權(quán)利要求11所述的半導(dǎo)體器件，其中所述柵極結(jié)構(gòu)的每個(gè)包括水平間隔開的 第一最上部水平電極和第二最上部水平電極。
13. 根據(jù)權(quán)利要求12所述的半導(dǎo)體器件，還包括： 第二隔離絕緣層，填充所述第一最上部水平電極和所述第二最上部水平電極之間的溝 槽，所述溝槽從所述柵極結(jié)構(gòu)的頂表面穿過所述垂直堆疊的水平電極延伸到所述襯底。
14. 根據(jù)權(quán)利要求13所述的半導(dǎo)體器件，其中所述溝槽提供在每個(gè)所述柵極結(jié)構(gòu)的中 心部分中的單元柱之間；并且 其中所述第二隔離絕緣層與最靠近所述第二隔離絕緣層的單元柱之間的距離小于一 對(duì)直接相鄰的單元柱之間的距離。
15. 根據(jù)權(quán)利要求12所述的半導(dǎo)體器件，還包括： 虛設(shè)柱，在水平間隔開的所述第一最上部水平電極和所述第二最上部水平電極之間穿 過所述柵極結(jié)構(gòu)延伸到所述襯底。
16. 根據(jù)權(quán)利要求15所述的半導(dǎo)體器件，其中所述虛設(shè)柱設(shè)置在每個(gè)所述柵極結(jié)構(gòu)的 中心部分中的單元柱之間；以及 其中所述虛設(shè)柱和與其相鄰的所述單元柱布置成Z字形。
17. 根據(jù)權(quán)利要求16所述的半導(dǎo)體器件，其中所述虛設(shè)柱中的一個(gè)虛設(shè)柱與所述單元 柱中的最靠近所述虛設(shè)柱中的一個(gè)虛設(shè)柱的一個(gè)單元柱之間的距離小于一對(duì)直接相鄰的 單元柱之間的距離。
18. 根據(jù)權(quán)利要求11所述的半導(dǎo)體器件，其中所述單元柱是半導(dǎo)體柱，所述半導(dǎo)體器 件還包括： 電荷存儲(chǔ)元件，在每個(gè)所述半導(dǎo)體柱與每個(gè)所述水平電極之間。
19. 根據(jù)權(quán)利要求18所述的半導(dǎo)體器件，其中所述電荷存儲(chǔ)元件包括：電荷存儲(chǔ)層；阻 擋絕緣層，在所述電荷存儲(chǔ)層與每個(gè)所述水平電極之間；以及隧道絕緣層，在所述電荷存儲(chǔ) 層和每個(gè)所述半導(dǎo)體柱之間。
20. 根據(jù)權(quán)利要求19所述的半導(dǎo)體器件，還包括： 公共源極線，提供在與所述第一隔離絕緣層重疊的所述襯底中；以及 位線，耦接到所述單元柱。
21. 根據(jù)權(quán)利要求11所述的半導(dǎo)體器件，其中所述單元柱是導(dǎo)電柱，所述半導(dǎo)體器件 還包括： 電荷存儲(chǔ)元件，在每個(gè)所述導(dǎo)電柱與每個(gè)所述水平電極之間， 其中所述電荷存儲(chǔ)元件為可變電阻圖案。
22. -種半導(dǎo)體器件，包括： 柵極結(jié)構(gòu)，設(shè)置在襯底上方，所述柵極結(jié)構(gòu)包括垂直堆疊的水平電極以及在所述水平 電極之間的絕緣圖案； 隔離絕緣層，沿著所述柵極結(jié)構(gòu)的一側(cè)延伸； 第一多個(gè)單元柱，貫穿所述柵極結(jié)構(gòu)并連接到所述襯底，所述第一多個(gè)單元柱中的每 個(gè)柱具有第一直徑并位于與所述隔離絕緣層相距第一距離處；以及 第二多個(gè)單元柱，貫穿所述柵極結(jié)構(gòu)并連接到所述襯底，所述第二多個(gè)單元柱中的每 個(gè)柱具有第二直徑并位于與所述隔離絕緣層相距第二距離處，其中 所述第一直徑小于所述第二直徑，所述第一距離小于所述第二距離。
23. 根據(jù)權(quán)利要求22所述的半導(dǎo)體器件，其中所述水平電極中的至少一個(gè)具有比所述 第一多個(gè)單元柱中的相鄰柱之間的距離大的厚度，其中所述柱貫穿所述水平電極。
24. 根據(jù)權(quán)利要求22所述的半導(dǎo)體器件，其中所述第一多個(gè)單元柱包括第一列單元 柱，所述第二多個(gè)單元柱包括第二列單元柱，所述第一列單元柱和所述第二列單元柱布置 成Z字形圖案。
25. 根據(jù)權(quán)利要求22所述的半導(dǎo)體器件，還包括：多個(gè)電荷存儲(chǔ)元件，位于所述垂直堆 疊的水平電極與所述第一和第二多個(gè)單元柱之間。
【文檔編號(hào)】H01L27/115GK104253130SQ201410301303
【公開日】2014年12月31日 申請(qǐng)日期:2014年6月27日 優(yōu)先權(quán)日:2013年6月27日
【發(fā)明者】金兌炅, 薛光洙, 白賢喆, 林珍洙, 曹盛純 申請(qǐng)人:三星電子株式會(huì)社