集成電路芯片的制作方法
【專利摘要】本發(fā)明提供一種集成電路芯片。所述集成電路芯片包含襯底；至少一金屬間絕緣層，位于襯底上方；頂層金屬層，位于金屬間絕緣層上方；焊盤，位于頂層金屬層中，焊盤包含較薄中心部分及環(huán)繞較薄中心部分的較厚外緣部分；以及鈍化層，覆蓋較厚外緣部分。本發(fā)明的集成電路芯片的結構可避免焊盤變形或開裂。
【專利說明】集成電路芯片

【技術領域】
[0001]本發(fā)明有關于集成電路芯片的焊盤(pad)結構，且特別有關于改進的線接合(wire-bonding)焊盤結構及具有該線接合焊盤結構的集成電路芯片，該集成電路芯片可在線接合期間避免焊盤變形(pad deformat1n)或開裂。

【背景技術】
[0002]目前，業(yè)界存在對于具有多功能及高性能的小型且較廉價電子產(chǎn)品的迫切需求。電路設計的主流趨勢是將盡可能多的電路組件整合至集成電路中，從而降低每片晶片的成本。
[0003]集成電路是通過在硅晶片的表面形成半導體器件而制造的。器件之間形成多層互連(mult1-level interconnect1n),用來與各主動器件接觸并將各器件線連接在一起以創(chuàng)建所需電路。導線層(wiring layer)是在器件上沉積絕緣層(dielectric layer),在該層內成型(patterning)并刻蝕(etching)接觸窗開口(contact opening),隨后在開口內沉積導體材料(conductive material)而形成的。導體層(conductive layer)應用于絕緣層之上并被圖型化(patterned)，以在器件接觸點之間形成導線互連(wiringinterconnect1n),從而創(chuàng)建基本電路(basic circuitry)的首層。所述電路隨后通過利用額外的導線層而進一步互連，而所述額外的導線層位于具有導電通孔(conductive via)的額外的絕緣層上。根據(jù)整體集成電路的復雜度，可使用數(shù)層導線互連。在頂層，導線終止于金屬焊盤，而芯片的外部導線連接則接合至所述金屬焊盤。
[0004]在某些情況下，具有導線的頂層可為厚鋁層。金屬焊盤(例如線接合(wire-bonding))及RF器件(例如集成電感器(integrated inductor)、金屬-氧化物-金屬電容器、電阻器或重新分布層(redistribut1n layer,簡稱為RDL))可同時在厚招層中形成。然而，由于線接合期間施加于其上的壓力，厚鋁層可導致焊盤變形。變形的接合焊盤也可能在覆蓋接合焊盤外緣的鈍化層(passivat1n layer)內造成破裂缺陷(fracturedefect),以及潛在的焊盤至焊盤的橋接(pad-to-pad bridging)。通常,上述問題可采用增大每一焊盤、焊盤開口及/或兩焊盤之間的空間尺寸來處理。然而，增大每一焊盤、焊盤開口及焊盤間距(pad pitch)的尺寸將導致芯片尺寸及成本的增加。


【發(fā)明內容】

[0005]有鑒于此，特提供以下技術方案:
[0006]本發(fā)明實施例提供一種集成電路芯片的實施例,集成電路芯片包含襯底、至少一金屬間絕緣層、頂層金屬層、焊盤及鈍化層。至少一金屬間絕緣層位于襯底上方；頂層金屬層位于金屬間絕緣層上方；焊盤位于頂層金屬層中，包含較薄中心部分及環(huán)繞較薄中心部分的較厚外緣部分；鈍化層覆蓋較厚外緣部分。
[0007]本發(fā)明實施例另提供一種集成電路芯片的實施例，集成電路芯片包含襯底、頂層金屬層及至少一碗狀焊盤。頂層金屬層位于襯底上方；至少一碗狀焊盤位于頂層金屬層中。
[0008]以上所述的集成電路芯片提供了一種新型接合墊結構，從而避免了接合焊盤變形或開裂。

【專利附圖】

【附圖說明】
[0009]圖1是依據(jù)本發(fā)明實施例的集成電路芯片的一部分的橫截面示意圖。
[0010]圖2是依據(jù)本發(fā)明另一實施例的集成電路芯片的一部分的橫截面的示意圖。
[0011]圖3是依據(jù)本發(fā)明又一實施例的集成電路芯片的一部分的橫截面的示意圖。

【具體實施方式】
[0012]在說明書及權利要求書當中使用了某些詞匯來指稱特定的組件。所屬領域中的技術人員應可理解，制造商可能會用不同的名詞來稱呼同樣的組件。本說明書及權利要求書并不以名稱的差異來作為區(qū)分組件的方式，而是以組件在功能上的差異來作為區(qū)分的基準。在通篇說明書及權利要求書當中所提及的“包含”是開放式的用語，故應解釋成“包含但不限定于”。另外，“耦接”一詞在此包含任何直接及間接的電氣連接手段。因此，若文中描述第一裝置耦接于第二裝置，則代表第一裝置可直接電氣連接于第二裝置，或透過其它裝置或連接手段間接地電氣連接至第二裝置。
[0013]以下將結合附圖來說明本發(fā)明的實施例。在說明書以及附圖中，符號“Mn”代表制作于集成電路芯片中的頂層(topmost level)金屬層，例如鋁重新分布層，而“Mn_i”代表比頂層金屬層低一層的金屬層，并依此類推，其中，優(yōu)選地，η介于2到10之間(η=2-10)，但并非僅限于此。符號“V”代表連接兩鄰近金屬層的通孔(via plug)。舉例而言，V5代表將M5互連至M6的通孔。
[0014]請參考圖1，圖1是根據(jù)本發(fā)明一個實施例的集成電路芯片I的一部分的橫截面的示意圖。應可理解，圖1中的層或者元件并非依據(jù)實際尺寸畫出，且被修改以使其更清楚。集成電路芯片I可包含用于合并RF器件的頂層金屬層Mn的RF集成電路，例如電感器或者適合于RF電路的任何其他器件。用于RF器件的頂層金屬層Mn可為鋁層、銅層(copperlayer)或者銅合金層(copper alloy layer),其中招層為優(yōu)選方案。
[0015]頂層金屬層可降低寄生損耗(parasitic loss),從而改善RF集成電路的品質因數(shù)(quality factor) Q。在本實施例中，頂層金屬層的厚度不小于0.5微米(micrometer)。在某些實施例中，頂層金屬層可具有不小于1.0微米的厚度。在另一些實施例中，頂層金屬層可具有不小于3.0微米的厚度。
[0016]如圖1所示，集成電路芯片I包含襯底10，例如硅襯底。襯底10可為任何適合的半導體襯底，例如硅鍺(SiGe)襯底或者硅晶絕緣體(Silicon on Insulator, SOI)襯底。基本層12形成于襯底10上，且包含但不限于器件層，例如金氧半(MOS)或者雙極型器件，以及至少一層間絕緣(inter-layer dielectric, ILD)層。為簡潔起見,基本層12內包含導線及接觸/通孔的互連未畫出。多個金屬間絕緣(inter-metal dielectric, IMD)層14、16、18及20被提供于基本層12之上。多個MD層14、16、18及20中的每一個可包含但不限于氧化娃(silicon oxide)、氮化娃(silicon nitride)、碳化娃(silicon carbide)、氮氧化娃(silicon oxy-nitride)、低介電常數(shù)或者超低介電常數(shù)(ultra low-k, ULK)材料(例如有機(例如，芳香族碳氫化合物(SiLK))或者無機(例如，含氫的硅酸鹽(HSQ))材料)，或者上述材料的任意組合。鈍化層22位于MD層20的至少一部分之上。鈍化層22可為氧化硅、氮化硅、碳化硅、氮氧化硅、聚酰亞胺(polyimide)或者上述材料的任意組合或者類似物質。根據(jù)本實施例，鈍化層22具有0.5至6.0微米的厚度，但并不僅限于此。
[0017]金屬互連40，例如Mn_2、Vn_2及Mlri，可被分別制造于對應的MD層14、16及18內。RF器件，例如可包含第一繞組(winding) 24及鄰近于第一繞組24的第二繞組26的電感器200，被制造于位于集成電路芯片I的電感器形成區(qū)101內的頂層金屬層Mn內。根據(jù)本發(fā)明的實施例，頂層金屬層Mn具有不小于0.5微米的厚度h。在某些實施例中，頂層金屬層具有不小于1.0微米的厚度。在另一些實施例中，頂層金屬層具有不小于3.0微米的厚度。電感器200的第一繞組24與第二繞組26的側壁(sidewall)與頂面(top surface)可被鈍化層22覆蓋。盡管本實施例以電感器為例，但本發(fā)明并不僅限于此。應可理解，其他RF器件，例如MOM電容器或者電阻器可于頂層金屬層Mn形成。進一步，頂層金屬層Mn可用于形成重新分布層。
[0018]根據(jù)本發(fā)明的實施例，金屬層Mlri可由鋁制成，其中至少一接合焊盤118形成于金屬層Mlri內，而金屬層Mn_2可由傳統(tǒng)的銅鑲嵌(damascene)方式形成,例如單鑲嵌(singledamascene)方式或者雙鑲嵌(dual damascene)方式。例如，金屬層Mn_2可由單鑲嵌方式形成，而金屬層Mlri及積分通孔層(integralvia plug layer) Vn_2可由傳統(tǒng)的招工藝形成。此外，Mn_2可由鋁形成。如本領域中技術人員所了解，銅鑲嵌方式提供一種不需要干法刻蝕(dry etch)銅而形成耦接至積分通孔的導線的解決方案。單鑲嵌或者雙鑲嵌結構可用于連接器件及/或集成電路的導線。
[0019]集成電路芯片I包含接合焊盤形成區(qū)102。至少一接合焊盤118形成于接合焊盤形成區(qū)102之內的金屬層Mlri中。金屬層Mlri可比頂層金屬層Mn薄。例如，金屬層Mlri可具有約0.2-1微米的厚度。開口 202形成于鈍化層22及MD層20中以暴露出接合焊盤118的上表面(top surface)的至少一部分,使得接合線30可在封裝組裝階段(packageassembly stage)附著至接合焊盤118。開口 202可具有約0.8-6.0微米的深度d。根據(jù)本發(fā)明的實施例，接合焊盤118優(yōu)選地為鋁焊盤，但并不限于此。
[0020]可選地，支撐結構114及116可被形成于接合焊盤118之下。支撐結構114及116可為任何合適的形狀及組態(tài)(configurat1n)，以在導線接合期間為接合焊盤118提供足夠的機械支撐。例如，支撐結構114可為制造于金屬層Mn-2內的仿真金屬板(dummy metalplate)，而支撐結構116可為多個通孔，用于連接支撐結構114與接合焊盤118。此外，接合焊盤118下的區(qū)域112之內可形成主動電路(active circuit)、電路元件或互連(未畫出)。
[0021]圖2是依據(jù)本發(fā)明另一實施例的集成電路芯片Ia的一部分的橫截面的示意圖，其中相似的標號表示相似的層、區(qū)域或者元件。應可理解，圖2的層或者元件并非依據(jù)實際尺寸畫出，且被修改以使其更清楚。如圖2所示，類似地，集成電路芯片Ia包含襯底10?；緦?2以及多個MD層14、16、18及20，被提供于襯底10之上。多個MD層14、16、18及20中的每一個可包含(但不限于)氧化硅、氮化硅、碳化硅、氮氧化硅、低介電常數(shù)或者超低介電常數(shù)材料(例如有機(例如，SiLK)或者無機(例如，HSQ)材料)，或者上述材料的任意組合。鈍化層22位于MD層20的至少一部分之上。鈍化層22可為氧化硅、氮化硅、碳化硅、氮氧化硅、聚酰亞胺或者上述材料的任意組合或者類似物質。根據(jù)本實施例，鈍化層22具有0.5至6.0微米的厚度，但并不限于此。
[0022]金屬互連40，例如Mn_2、Vn_2及Mlri，可被分別制造于對應的MD層14、16及18內。RF器件，例如可包含第一繞組24及鄰近于第一繞組24的第二繞組26的電感器200，被制造于位于集成電路芯片Ia的電感器形成區(qū)101內的頂層金屬層Mn內。根據(jù)本發(fā)明的實施例，頂層金屬層Mn具有不小于0.5微米的厚度h。在某些實施例中，頂層金屬層Mn具有不小于1.0微米的厚度。在另一些實施例中，頂層金屬層可具有不小于3.0微米的厚度。電感器200的第一繞組24與第二繞組26的側壁與頂面可被鈍化層22覆蓋。
[0023]集成電路芯片Ia更包含接合焊盤形成區(qū)102。至少一接合焊盤214可形成于低于頂層金屬層Mn的任何金屬層之內，例如接合焊盤形成區(qū)102之內的金屬層Mn_2。開口 302形成于鈍化層22及MD層16、18及20中以暴露出接合焊盤214的上表面的至少一部分，使得接合線30可在封裝組裝階段附著至接合焊盤214。開口 302可具有約1.0-8.0微米的深度。請注意，如圖2所示，接合焊盤214下的支撐結構可被省略。
[0024]圖3是依據(jù)本發(fā)明又一實施例的集成電路芯片Ib的一部分的橫截面的示意圖，其中相似的標號表示相似的層、區(qū)域或者元件。如圖3所示,集成電路芯片Ib包含襯底10。基本層12以及多個MD層14、16、18及20被提供于襯底10之上。多個MD層14、16、18及20中的每一個可包含(但不限于)氧化硅、氮化硅、碳化硅、氮氧化硅、低介電常數(shù)或者超低介電常數(shù)材料(例如有機(例如，SiLK)或者無機(例如，HSQ)材料)，或者上述材料的任意組合。鈍化層22可位于MD層20的至少一部分之上。鈍化層22可為氧化硅、氮化硅、碳化硅、氮氧化硅、聚酰亞胺或者上述材料的任意組合或者類似物質。根據(jù)本實施例，鈍化層22具有大約0.5至6.0微米的厚度，但并不限于此。
[0025]金屬互連40，例如Mn_2、Vn_2、Mn_i及Vlri，可被分別制造于MD層14、16、18及20內。在本實施例中，RF器件，例如可包含第一繞組24及鄰近于第一繞組24的第二繞組26的電感器200，可被制造于位于集成電路芯片Ia的電感器形成區(qū)101內的頂層金屬層Mn內。在某些實施例中，RDL可形成于頂層金屬層Mn內。根據(jù)本發(fā)明的實施例，頂層金屬層Mn可具有不小于1.0微米的厚度h。電感器200的第一繞組24與第二繞組26的側壁與頂面可被鈍化層22覆蓋。
[0026]集成電路芯片Ib更包含接合焊盤形成區(qū)102。至少一接合焊盤128可形成于接合焊盤形成區(qū)102內的頂層金屬層Mn之內。接合焊盤128可用于線接合。依據(jù)本發(fā)明的實施例，接合焊盤128及電感器200形成于同一金屬層內，即，頂層金屬層Mn之內。在某些情形中，RDL導線(未畫出)也可形成于頂層金屬層Mn之內。開口 402形成于鈍化層22中以暴露出接合焊盤128的上表面的至少一部分，使得接合線30可在封裝組裝階段附著至接合焊盤128。依據(jù)本發(fā)明的實施例，接合焊盤128是鋁焊盤，但不限于此。頂層金屬層Mn可為鋁層，但不限于此。在集成電路芯片Ib通過銅工藝制造并且接合焊盤128是鋁焊盤的情形下，金屬層Mlri可成為頂層銅導線層或最終的銅導線層。然而，應可理解，本實施例也可適用于鋁集成電路芯片，其中金屬互連通過鋁工藝制造，從而金屬層Mn和Mlri均為鋁層。
[0027]依據(jù)本發(fā)明的實施例，接合焊盤128可為具有較薄中心部分128a及環(huán)繞較薄中心部分128a的較厚外緣部分128b的碗狀(bowl-shaped)接合焊盤。接合線30的頭部可處于由較厚外緣部分128b環(huán)繞的凹腔128c中。開口 402形成之后，可進行額外的刻蝕處理或過度刻蝕(over-etching)步驟以刻蝕暴露出的接合焊盤128的一部分,從而形成凹腔128c。在某些情況下，開口 402的側壁可基本上與較厚外緣部分128b的內側壁對齊。在某些情況下，開口 402的側壁可比較厚外緣部分128b的內側壁更向外延伸。此外，上述工藝中可不需要額外的光掩模(photo mask)。應可理解,凹腔128c及接合焊盤128的碗狀結構可通過干法刻蝕、濕法刻蝕(wet etching)或其他適合的方式形成。
[0028]依據(jù)本發(fā)明的實施例，較厚外緣部分128b具有不超過或大體上等于頂層金屬層Mn、電感器200或RDL導線(未畫出)厚度的厚度。頂層金屬層Mn、電感器200或RDL導線(未畫出)的厚度可為，例如，不少于1.0微米。依據(jù)本發(fā)明的實施例，較薄中心部分128a具有不超過2微米的厚度t。依據(jù)本發(fā)明的實施例，較厚外緣部分128b的寬度w可大于
0.5微米，例如，大約0.5-10微米。鈍化層22可覆蓋較厚外緣部分128b的上表面。由于接合焊盤128具有減少的厚度并進而具有減少的體積，線接合期間的焊盤變形或開裂可被避免。此外，較厚外緣部分128b可作為壩(dam)，以抵消施加于較薄中心部分128a上的壓力。
[0029]可選地，支撐結構114、116、124及126可被形成于接合焊盤128之下。支撐結構114、116、124及126可為任何適合的形狀及組態(tài)，以在導線接合期間為接合焊盤128提供足夠的機械支撐。例如，支撐結構114可為制造于金屬層Mn_2內的仿真金屬板，而支撐結構116可為多個通孔，用于連接支撐結構114與支撐結構124，支撐結構126則可為多個通孔，用于連接支撐結構124與接合焊盤128。此外，接合焊盤128下的區(qū)域112之內可形成主動電路、電路元件或互連(未畫出)。在鋁工藝中，支撐結構126可為多個鎢通孔。在銅工藝中，接合焊盤128可為鋁焊盤，而支撐結構126可為與接合焊盤128整體形成的多個鋁通孔。
[0030]應可理解，盡管本發(fā)明的實施例利用線接合焊盤作為范例，但本發(fā)明也適用于其他類性的焊盤，例如凸點(bump)焊盤、焊錫(solder)焊盤或RDL焊盤。所述RDL焊盤可為RDL倒裝芯片(flip-chip)焊盤。本發(fā)明并不限于線接合焊盤及利用線接合焊盤的集成電路芯片。此外，在集成電路上也存在RDL焊盤的情況下，接合焊盤128的較薄中心部分128a的厚度t可不等于RDL焊盤的最薄部分的厚度。
[0031]以上所述僅為本發(fā)明的較佳實施例，本領域相關的技術人員依據(jù)本發(fā)明的精神所做的等效變化與修改，都應當涵蓋在權利要求書內。
【權利要求】
1.一種集成電路芯片，包含: 襯底； 至少一金屬間絕緣層，位于該襯底上方； 頂層金屬層，位于該金屬間絕緣層上方； 焊盤，位于該頂層金屬層中，該焊盤包含較薄中心部分及環(huán)繞該較薄中心部分的較厚外緣部分；以及 鈍化層，覆蓋該較厚外緣部分。
2.根據(jù)權利要求1所述的集成電路芯片，其特征在于，該鈍化層包含開口，該開口暴露出該較薄中心部分。
3.根據(jù)權利要求1所述的集成電路芯片，其特征在于，該焊盤是鋁焊盤。
4.根據(jù)權利要求1所述的集成電路芯片，其特征在于，該頂層金屬層是重新分布層。
5.根據(jù)權利要求1所述的集成電路芯片，其特征在于，該頂層金屬層具有不少于I微米的厚度，且該焊盤的該較厚外緣部分的厚度不超過該頂層金屬層的厚度。
6.根據(jù)權利要求1所述的集成電路芯片，其特征在于，該焊盤的該較薄中心部分具有不超過2微米的厚度。
7.一種集成電路芯片，包含: 襯底； 頂層金屬層，位于該襯底上方；以及 至少一碗狀焊盤，位于該頂層金屬層中。
8.根據(jù)權利要求7所述的集成電路芯片，其特征在于，該碗狀焊盤包含較薄中心部分及環(huán)繞該較薄中心部分的較厚外緣部分。
9.根據(jù)權利要求8所述的集成電路芯片，其特征在于，該較厚外緣部分的厚度大體上與該頂層金屬層的厚度相同。
10.根據(jù)權利要求7所述的集成電路芯片，其特征在于，該碗狀焊盤是鋁焊盤。
11.根據(jù)權利要求7所述的集成電路芯片，其特征在于，該頂層金屬層是重新分布層。
12.根據(jù)權利要求7所述的集成電路芯片，其特征在于，該頂層金屬層具有不少于I微米的厚度。
【文檔編號】H01L23/498GK104167404SQ201410139033
【公開日】2014年11月26日 申請日期:2010年12月21日 優(yōu)先權日:2009年12月28日
【發(fā)明者】黃裕華 申請人:聯(lián)發(fā)科技股份有限公司