一種用于加工載體的方法
【專利摘要】一種用于加工載體的方法可以包括：在載體上方和在載體中的至少一個中形成多個結(jié)構元件，其中所述多個結(jié)構元件中的至少兩個鄰近結(jié)構元件具有彼此之間的第一距離；在所述多個結(jié)構元件上方沉積第一層，該第一層具有等于所述至少兩個鄰近結(jié)構元件之間的第一距離的厚度；在第一層上方形成至少一個附加層，其中所述至少一個附加層覆蓋第一層的暴露表面；移除所述至少一個附加層的部分以便部分地暴露第一層；以及部分地移除第一層，其中所述至少兩個鄰近結(jié)構元件的至少一個側(cè)壁部分地暴露。
【專利說明】 —種用于加工載體的方法

【技術領域】
[0001]各個實施例總體上涉及一種用于加工載體的方法。

【背景技術】
[0002]制造集成電路、芯片或管芯或者加工載體可以包括至少一個蝕刻工藝以便生成結(jié)構元件的希望的形狀。應用諸如等離子體蝕刻或者例如反應等離子體蝕刻之類的蝕刻工藝縱然有許多優(yōu)點，也可能具有可能發(fā)生載荷機制(載荷效應)，例如微載荷或者依賴于寬高比的蝕刻的問題。由此，載體上的集成電路中包含的具有較大開放區(qū)域的孔(或者凹口)可能最終具有比具有較小開放區(qū)域的另一個孔(或者另一個凹口)更大的深度，而不管對于這兩個孔(或者這兩個凹口)使用了非常相同的蝕刻工藝。因此，晶片上的鄰近結(jié)構元件之間的距離以及結(jié)構元件的尺寸在蝕刻工藝期間可以影響蝕刻速率。


【發(fā)明內(nèi)容】

[0003]依照一個或多個實施例的一種用于加工載體的方法可以包括:在載體上方和在載體中的至少一個中形成多個結(jié)構元件，其中所述多個結(jié)構元件中的至少兩個鄰近結(jié)構元件具有彼此之間的第一距離；在所述多個結(jié)構元件上方沉積第一層，該第一層具有等于所述至少兩個鄰近結(jié)構元件之間的第一距離的厚度；在第一層上方形成至少一個附加層，其中所述至少一個附加層覆蓋第一層的暴露表面；移除所述至少一個附加層的部分以便部分地暴露第一層；以及部分地移除第一層，其中所述至少兩個鄰近結(jié)構元件的至少一個側(cè)壁部分地暴露。
[0004]此外，依照一個或多個實施例的一種用于加工載體的方法可以包括:在載體上方和在載體中的至少一個中形成多個結(jié)構元件，其中所述多個結(jié)構元件中的至少兩個鄰近結(jié)構元件具有彼此之間的第一距離；在所述多個結(jié)構元件上方沉積第一層，該第一層具有小于所述至少兩個鄰近結(jié)構元件之間的第一距離的一半的厚度；在第一層上方形成至少一個附加層，其中所述至少一個附加層覆蓋第一層的暴露表面；移除所述至少一個附加層的部分以便部分地暴露第一層；以及部分地移除第一層，其中所述至少兩個鄰近結(jié)構元件的至少一個側(cè)壁部分地暴露。

【專利附圖】

【附圖說明】
[0005]在附圖中，相同的附圖標記通常貫穿不同的視圖表示相同的部分。附圖不一定符合比例，相反地，重點一般放在圖解說明本發(fā)明的原理。在以下【具體實施方式】中，參照以下附圖描述了本發(fā)明的各個實施例，其中:
圖1示出了依照各個實施例的用于加工載體的方法100的流程圖；
圖2示出了依照各個實施例的用于加工載體的方法200的流程圖；
圖3A-3H分別示出了參照依照各個實施例的方法100的各個加工階段的載體的截面； 圖4A和4B分別示出了參照依照各個實施例的方法200的各個加工階段的載體的截面；
圖5A和5B分別示出了參照依照各個實施例的方法100的各個加工階段的載體的截面；
圖6A和6B分別示出了參照依照各個實施例的方法200的各個加工階段的載體的截面；
圖7A和7B分別示出了參照依照各個實施例的方法200的各個加工階段的載體的截面；
圖8示出了依照各個實施例的包括多個孔的載體的頂視圖和截面；以及圖9示出了依照各個實施例的包括多個凹口的載體的頂視圖和截面。

【具體實施方式】
[0006]以下詳細描述參照了附圖，這些附圖通過圖示的方式示出了其中可以實施本發(fā)明的實施例和特定細節(jié)。
[0007]措詞“示例性”在本文中用來表示“用作實例、示例或者例證”。在本文中描述為“示例性”的任何實施例或設計不一定應當解釋為相對于其他實施例或設計是優(yōu)選的或有利的。
[0008]關于在側(cè)面或表面“上方”形成的沉積材料所使用的措詞“上方”可以在本文中用來表示該沉積材料可以“直接在暗示的側(cè)面或表面上”(例如與其直接接觸地)形成。關于在側(cè)面或表面“上方”形成的沉積材料所使用的措詞“上方”可以在本文中用來表示該沉積材料可以“間接在暗示的側(cè)面或表面上”形成，其中一個或多個附加層布置在暗示的側(cè)面或表面與沉積材料之間。
[0009]關于結(jié)構的橫向延伸(或者結(jié)構元件的橫向延伸)使用的措詞“橫向”可以在本文中用來表不沿著與載體表面平行的方向的延伸。這意味著載體的表面(例如襯底的表面或者晶片的表面)可以用作基準。此外，關于結(jié)構的寬度(或者結(jié)構元件的寬度)使用的措詞“寬度”可以在本文中用來表示結(jié)構的橫向延伸(或者結(jié)構元件的橫向延伸)。此外，關于結(jié)構的高度(或者結(jié)構元件的高度)使用的措詞“高度”可以在本文中用來表示結(jié)構(或者結(jié)構元件)沿著與載體表面垂直的方向的延伸。
[0010]關于覆蓋結(jié)構(或者結(jié)構元件)的沉積材料使用的措詞“覆蓋”可以在本文中用來表示沉積材料可以完全地覆蓋結(jié)構(或者結(jié)構元件)，例如覆蓋結(jié)構(或者結(jié)構元件)的所有暴露側(cè)面和表面。關于覆蓋結(jié)構(或者結(jié)構元件)的沉積材料使用的措詞“覆蓋”可以在本文中用來表示沉積材料可以至少部分地覆蓋結(jié)構(或者結(jié)構元件)，例如至少部分地覆蓋結(jié)構(或者結(jié)構元件)的暴露側(cè)面和表面。
[0011]依照各個實施例，如本文中所描述的形成一定層(例如使用分層工藝例如沉積一定層，例如沉積一定材料)也可以包括形成一定層，其中該層可以包括各個子層，由此不同的子層可以分別包括各個不同的材料。換言之，各個子層可以包含在一定層中，或者各個區(qū)塊(reg1n)可以包含在沉積層中或者沉積材料中。
[0012]由于可以存在半導體加工中(即集成電路、芯片或管芯的制造中，例如加工載體、襯底或晶片中)使用的通常按順序執(zhí)行的許多單獨的工藝，因而若干基本的制造技術可以在整個過程中使用至少一次。以下對于基本技術的描述應當被理解為說明性實例，所述技術可以包含在下文中描述的工藝中。本文中示例性地描述的基本技術可能不一定需要被解釋為相對于其他技術或方法是優(yōu)選的或有利的，因為它們僅僅用來說明可以如何實施本發(fā)明的一個或多個實施例。為了簡潔起見，本文中示例性地描述的基本技術的例證僅僅是簡短的概述，并且不應當被認為是詳盡的說明。
[0013]依照各個實施例，集成電路中的結(jié)構元件的特定高度或者蝕刻的凹口的特定深度可能對于該結(jié)構元件的功能是相關的。典型地，具有較大開放區(qū)域的特征(例如開口，例如孔或凹口)可以在蝕刻工藝期間(例如在反應等離子體蝕刻期間)比具有較小開放區(qū)域的特征蝕刻得更快。換言之，與較小開放區(qū)域相比，較大開放區(qū)域可以在蝕刻工藝期間生成更大的凹口(或者更深的凹口)。因此，如果若干鄰近結(jié)構元件之間的各自距離例如由于集成電路的特定設計或布局的原因而彼此不同，使得兩個開放區(qū)域也可能彼此不同，那么蝕刻工藝可以根據(jù)單獨的結(jié)構元件的周圍環(huán)境而造成不同的蝕刻結(jié)果。
[0014]結(jié)構元件圖案化期間使用蝕刻工藝(例如等離子蝕刻)因此可以造成若干問題，因為蝕刻速率可能取決于該結(jié)構元件的周圍環(huán)境。舉例而言，如下文中各個實施例中所描述的鰭狀物的側(cè)壁處的控制柵的高度由于柵材料的等離體蝕刻期間的載荷效應的原因而可能不同于特定的希望的值。因此，鰭式場效應晶體管(FinFET)的電氣特性可能不像希望的那樣，并且FinFET的可操作性可能受影響。
[0015]依照各個實施例，即使鄰近結(jié)構元件(例如鰭狀物)之間的距離可能對于載體上的所有結(jié)構元件不相同，所述用于加工載體的方法也可以為多個結(jié)構元件中的每個結(jié)構元件提供(關于蝕刻工藝)均勻的(例如對稱的)周圍環(huán)境，使得在至少一個加工階段期間可以避免或者大大地降低載荷效應。
[0016]依照各個實施例，以下基本技術中的一種或多種可以包含在用于加工載體的方法中。
[0017]分層是半導體加工中的技術之一。在分層工藝中，可以使用沉積技術將層(或者形成層的材料)沉積在表面上方(例如載體上方、晶片上方、襯底上方、另一層上方等等)，所述沉積工藝依照各個實施例可以包括化學汽相沉積(CVD或者CVD工藝)和物理汽相沉積(PVD或者PVD工藝)。依照各個實施例，沉積層的厚度可以根據(jù)該層的其特定功能而處于數(shù)納米直到若干微米的范圍內(nèi)。此外，依照各個實施例，層可以根據(jù)該層的對應特定功能而包括電絕緣材料、半導電材料和導電材料中的至少一種。依照各個實施例，可以使用CVD或PVD沉積導電材料，如例如鋁、鋁-硅合金、鋁-銅合金、鎳鉻鐵合金(鎳、鉻和/或鐵的合金)、鎢、鈦、鑰或金(等等)。依照各個實施例，可以使用CVD沉積半導電材料，如例如硅(例如外延生長的硅或者多晶體硅(也稱為多晶硅))、鍺、半導體化合物材料，諸如砷化鎵(GaAs)、磷化銦(InP)或者砷化銦鎵(InGaAs)?？梢允褂肅VD或PVD沉積絕緣材料，如例如氧化硅或者氮化硅(等等)。依照各個實施例，可以如下文中使用的使用這些工藝的修改。
[0018]依照各個實施例，化學汽相沉積工藝(CVD工藝)可以包括各種各樣的修改，如例如常壓 CVD (APCVD)JgS CVD (LPCVD)、超高真空 CVD (UHVCVD)、等離子體增強 CVD (PECVD)、高密度等離子體CVD (HDPCVD)、遠程等離子體增強CVD (RPECVD)、原子層CVD (ALCVD)、汽相外延(VPE)、金屬有機CVD (MOCVD)、混合物理CVD (HPCVD)等等。依照各個實施例，可以使用LPCVD沉積多晶硅、二氧化硅、氮化硅等等，但是也可以使用LPCVD沉積鑰、鉭、鈦、鎳、
均寸寸O
[0019]依照各個實施例，物理汽相沉積可以包括各種各樣的修改，如例如磁控濺射、離子束濺射(IBS)、反應濺射、高功率脈沖磁控濺射(HIPMS)、真空蒸發(fā)、分子束外延(MBE)等坐寸ο
[0020]依照各個實施例，分層工藝也可以包括熱氧化(也稱為熱氧化工藝)。依照各個實施例，熱氧化可以用來例如在從大約800°C至大約1200°C的范圍內(nèi)的溫度下在硅表面上生長高質(zhì)量氧化硅層(所謂的高溫氧化物層(ΗΤ0))。熱氧化可以在大氣壓力下或者在高壓力下執(zhí)行，并且作為進一步發(fā)展而執(zhí)行為快速熱氧化工藝(RT0)。依照各個實施例，也可以應用熱氮化，例如使用快速熱氮化(例如在高達大約1300°C的溫度下)以便生成高質(zhì)量氮化物或氮氧化物層(例如氮化硅層或者氮氧化硅層)。
[0021]應當指出的是，依照各個實施例，可以在分層工藝內(nèi)使用材料和工藝的各種各樣的組合。依照各個實施例，取決于特定的方面，如例如結(jié)晶質(zhì)量、表面粗糙度、邊緣覆蓋行為、生長速度和成品率，可以將最適當?shù)墓に噾糜趯牧稀?br> [0022]依照各個實施例，在加工載體期間，一些工藝可能需要共形沉積層或者共形地沉積一定層(例如在多個結(jié)構元件上方形成共形層，例如在多個鰭狀物上方形成共形層)，這意味著一定層(或者形成一定層的材料)可以沿著與另一個主體的界面表現(xiàn)出僅僅小的厚度變化，例如，一定層可以沿著界面形態(tài)的邊緣、臺階和/或其他元素表現(xiàn)出僅僅小的厚度變化。依照各個實施例，諸如鍍敷、原子層沉積(ALD)或者若干CVD工藝(例如ALCVD或LPCVD)之類的分層工藝可以適合于生成材料的共形層或者共形沉積層。換言之，共形沉積工藝可以表現(xiàn)出高的邊緣覆蓋范圍。依照各個實施例，在硅表面上生長高溫氧化物層(例如通過使用RTA工藝)可以被看作共形沉積工藝，或者更精確地說被看作高溫氧化物層的共形生長。
[0023]此外，依照各個實施例，一定層的共形沉積或者高溫氧化物層的共形生長在凹口或溝槽的寬度小于共形層的層厚度兩倍的情況下可以完全填充該凹口或者溝槽。依照各個實施例，如果共形層的層厚度小于凹口或溝槽的寬度的一半，那么可以利用共形沉積層或者共形生長高溫氧化物層的材料部分地填充該凹口或溝槽。依照各個實施例，如果利用共形沉積層或者共形生長高溫氧化物層的材料部分地填充凹口或溝槽，那么剩余空間可以在該凹口或溝槽內(nèi)生成，或者剩余空間可以在形成該凹口或溝槽的所述至少兩個鄰近結(jié)構元件的各自側(cè)壁之間生成。依照各個實施例，如果利用共形沉積層或者共形生長高溫氧化物層的材料部分地填充兩個鄰近結(jié)構元件之間的區(qū)塊，那么剩余空間可以在兩個鄰近結(jié)構元件之間的區(qū)塊內(nèi)生成。更詳細地說，剩余空間可以不含前繼工藝中沉積的任何材料(例如，剩余空間可以不含在此之前在形成多個結(jié)構元件并且在所述多個結(jié)構元件上方沉積材料期間沉積的任何材料)。
[0024]圖案化是半導體加工中的另一種技術。依照各個實施例，圖案化工藝可以包括移除一定材料的表面層的選定部分。在部分地移除了表面層之后，圖案(或者圖案化層或圖案化表面層)可以保持在下面的結(jié)構上方(例如圖案可以保持在晶片上)。依照各個實施例，由于可能涉及多個工藝，因而存在執(zhí)行圖案化工藝的各種可能性，其中若干方面可能是:例如使用至少一個石印(lithographic)工藝選擇應當移除的表面層(或材料)的至少一個部分；以及例如使用至少一個蝕刻工藝移除表面層的所述至少一個選定部分。
[0025]依照各個實施例，可以應用各種各樣的石印工藝以生成石印掩模(所謂的光掩模)，如例如光刻術、縮微石印術或納米石印術、電子束石印術、X射線石印術、極紫外石印術(EUV或EUVL)、干涉石印術等等。依照各個實施例，石印工藝可以包括以下至少一個:初始清洗過程，準備過程，應用抗蝕劑(例如光致抗蝕劑)，曝光抗蝕劑(例如將光致抗蝕劑暴露于光圖案)，使抗蝕劑顯影(例如使用化學光致抗蝕劑顯影劑使光致抗蝕劑顯影)。
[0026]依照各個實施例，可以應用可以包含在石印工藝中(或者可以包含在半導體加工中的一般工藝中)的初始清洗過程或者清洗過程以便通過例如濕化學處理從表面(例如從表面層、從載體、從晶片等等)移除有機或無機污染物(或材料)。依照各個實施例，初始清洗過程或者清洗過程可以包括以下至少一個過程:RCA (美國無線電公司)清洗(也稱為有機清洗(SCl)和離子清洗(SC2)) ；SCROD (重復使用臭氧化水和稀釋的HF的單晶片旋轉(zhuǎn)清洗);MEC晶片清洗；后化學機械拋光(post-CMP)清洗過程；經(jīng)由去離子化水(DIW)、水虎魚(piranha)蝕刻和/或金屬蝕刻的清洗；(等等)。依照各個實施例，清洗過程也可以應用于從表面(例如從表面層、從載體或者從晶片等等)移除薄氧化物層(例如薄氧化硅層)。
[0027]依照各個實施例，可以應用可以包含在石印工藝中的準備過程以便促進將光致抗蝕劑粘附到表面(例如到表面層、到載體或者到晶片等等)。依照各個實施例，準備過程可以包括應用液體或氣態(tài)助粘劑(例如雙(三甲基硅烷基)胺(HMDS))。
[0028]依照各個實施例，可以應用可以包含在石印工藝中的抗蝕劑以便均勻地覆蓋表面(例如表面層、載體或晶片等等)。依照各個實施例，應用抗蝕劑可以包括旋涂以生成抗蝕劑的薄均勻?qū)?。之后，依照各個實施例，可以預先烘焙抗蝕劑以便除去過多的抗蝕劑溶劑。依照各個實施例，可以使用若干類型的抗蝕劑(例如光致抗蝕劑)，其適于曝光抗蝕劑以實現(xiàn)希望的結(jié)果的過程。依照各個實施例，可以使用正性光致抗蝕劑(例如DNQ-酚醛清漆、PMMA、PMIPK、PBS等等)，由此暴露于光的抗蝕劑變得可溶于光致抗蝕劑顯影劑，和/或可以使用負性光致抗蝕劑(例如SU-8、聚異戊二烯、COP等等)，由此暴露于光的抗蝕劑變得不可溶于光致抗蝕劑顯影劑。
[0029]依照各個實施例，可以曝光抗蝕劑(例如將光致抗蝕劑暴露于光圖案)，這可以包含在石印工藝中，以便例如使用光或電子將希望的圖案傳遞至抗蝕劑，其中希望的圖案可以由圖案化掩模(例如具有圖案化鉻層的玻璃載體)限定。依照各個實施例，可以應用無掩模石印術，其中可以在不使用掩模的情況下將精確的波束(例如電子束或激光束)直接投射到包括抗蝕劑的表面上。依照各個實施例，暴露于光可以造成抗蝕劑中的反應，該反應可以允許一些抗蝕劑可以被特殊溶液(所謂的顯影劑，例如光致抗蝕劑顯影劑)移除。依照各個實施例，由于光學成像過程的分辨率由使用的波長限制，因而使用的光的波長可以范圍從可見光的波長到紫外范圍內(nèi)的較小的波長。依照各個實施例，所述曝光可以使用具有甚至比紫外光更短的波長的X射線或電子而執(zhí)行。依照各個實施例，可以使用投影曝光系統(tǒng)(例如步進器或掃描儀)，其多次將掩模投影到包括抗蝕劑的表面上以便創(chuàng)建完整的曝光圖案。
[0030]依照各個實施例，可以對抗蝕劑顯影(例如使用光致抗蝕劑顯影劑對光致抗蝕劑顯影)，這可以包含在石印工藝中，以便部分地移除抗蝕劑，從而生成保持在表面上(例如表面層上或者載體、晶片等等上)的圖案化抗蝕劑層。依照各個實施例，對抗蝕劑顯影可以包括在可以執(zhí)行實際的顯影過程之前的曝光后烘焙(熱處理，例如快速熱處理)。依照各個實施例，顯影過程可以使用特殊化學溶液(所謂的顯影劑)，如例如氫氧化鈉或者四甲基氫氧化銨(TMAH，無金屬離子顯影劑)。依照各個實施例，可以在硬烘焙過程(熱處理，例如快速熱處理)中固化剩余的圖案化抗蝕劑，實現(xiàn)用于以后的工藝的更持久的保護層，以后的工藝如例如離子注入、濕法化學蝕刻或者等離子體蝕刻(等等)。
[0031]獨立于所描述的石印工藝，可以在希望的加工階段(例如在執(zhí)行了蝕刻工藝、離子注入工藝和沉積工藝中的至少一個之后)在所謂的抗蝕劑剝除工藝中完全移除抗蝕劑。依照各個實施例，可以化學地和/或通過使用氧等離子體移除抗蝕劑。
[0032]應當指出的是，依照各個實施例，包括應用抗蝕劑、曝光抗蝕劑和對抗蝕劑顯影的石印工藝也可以被認為是一種圖案化工藝，其中圖案化抗蝕劑層(軟掩?；蛘呖刮g劑掩模)可以通過石印工藝生成。此外，依照各個實施例，隨后使用蝕刻工藝，可以將圖案從圖案化抗蝕劑層傳遞至先前沉積或生長的層(或者載體等等)，其中先前沉積或生長的層可以包括硬掩模材料，如例如創(chuàng)建所謂的硬掩模的氧化物或氮化物(例如氧化硅，例如氮化硅)。
[0033]依照各個實施例，可以應用可以包含在圖案化工藝中的蝕刻工藝以便從先前沉積的層、生長的表面層、載體(或襯底或者晶片)等等移除材料。依照各個實施例，可以根據(jù)對于蝕刻工藝的特定要求執(zhí)行該工藝。依照各個實施例，蝕刻工藝可以關于特定材料為選擇性的或者非選擇性的。依照各個實施例，蝕刻工藝可以是各向同性或者各向異性的，其中各向異性蝕刻工藝(例如各向異性濕法蝕刻工藝)可以沿著特定材料的各結(jié)晶方向展現(xiàn)出不同的蝕刻速率，或者其中各向異性蝕刻工藝(例如各向異性干法蝕刻工藝)可以對于具有特定幾何對準的表面展現(xiàn)出不同的蝕刻速率。
[0034]依照各個實施例，可以應用干法蝕刻工藝，如例如等離子體蝕刻、離子束研磨或者反應離子蝕刻(RIE)。
[0035]等離子體蝕刻生成帶電離子、中性原子和/或自由基。在等離子體蝕刻工藝期間，蝕刻的材料的元素與由等離子體生成的反應核素之間的化學反應可以生成揮發(fā)性蝕刻產(chǎn)品(例如在室溫下易揮發(fā)的蝕刻產(chǎn)品)。因此，依照各個實施例，等離子體蝕刻工藝可以是各向同性的并且可以是高度選擇性的、部分選擇性的或者非選擇性的，這取決于使用的氣態(tài)等離子體蝕刻劑和涉及的材料。依照各個實施例，可以使用像CF4、SF6、NF3*C12那樣的等離子體蝕刻劑蝕刻硅，并且可以使用像cf4、SF6, NF3那樣的等離子體蝕刻劑蝕刻二氧化硅，并且作為一個示例性結(jié)果，等離子體蝕刻工藝可以對于硅是選擇性的(例如使用Ci2作為等離子體蝕刻劑)并且等離子體蝕刻工藝可以對于硅和二氧化硅是非選擇性的(例如使用cf4、SF6, NF3作為等離子體蝕刻劑)。依照各個實施例，等離子體蝕刻工藝可以對于二氧化硅是選擇性的。依照各個實施例，等離子體蝕刻工藝可以對于硅是選擇性的。
[0036]依照各個實施例，可以應用物理蝕刻工藝(例如離子束研磨或者濺射蝕刻)，其中利用惰性氣體的高能離子(例如氬離子)轟擊一定材料，其中通過傳遞的動量將原子從受轟擊的材料移除。依照各個實施例，離子可以近似地從一個方向接近一定材料，并且因此離子束研磨可以是高度各向異性的，并且由于可以不涉及化學反應，因而離子研磨傾向于是非選擇性的。
[0037]依照各個實施例，可以應用反應離子蝕刻(RIE)。依照各個實施例，離子可以與一定材料進行化學反應，但是也可以通過傳遞的動量(濺射)將原子從材料的表面移除。取決于蝕刻劑和涉及的材料，RIE可以被配置成對于特定材料是選擇性或非選擇性的。依照各個實施例，由于反應離子主要垂直地輸送，因而反應離子蝕刻可以被配置為一種各向異性蝕刻工藝。RIE系統(tǒng)中的蝕刻條件可以取決于像壓力、氣流和射頻(RF)功率那樣的工藝參數(shù)。此外，RIE工藝期間的蝕刻條件可以取決于由于所謂的載荷效應而應當被蝕刻的結(jié)構的寬高比(例如依賴于寬高比的蝕刻(ARDE))以及由于所謂的微載荷而應當被蝕刻的結(jié)構元件之間的距離。
[0038]此外，依照各個實施例，為了在材料中(例如在晶片中，在襯底中，在沉積或生長層中，等等)創(chuàng)建深穿透、陡峭的孔和溝槽，可以應用深反應離子蝕刻(DRIE)。深反應離子蝕刻是一種各向異性蝕刻工藝，典型地具有高寬高比。依照各個實施例，可以應用脈沖式蝕刻(時間復用的蝕刻)。脈沖式蝕刻是一種各向異性蝕刻工藝，其可以用來創(chuàng)建具有高寬高比的結(jié)構元件。
[0039]應當指出的是，干法蝕刻工藝中的各向異性可能由離子(或原子或分子)的各向異性動量造成。因此，與濕法蝕刻工藝形成對照的是，晶體結(jié)構對于使用干法蝕刻工藝得到的蝕刻結(jié)構可以具有微小的影響。此外，與濕法蝕刻工藝形成對照的是，也可以各向異性地蝕刻以隨機取向的微晶為特征的多晶材料(例如多晶硅)，創(chuàng)建具有高寬高比(結(jié)構元件的寬度對高度的比值)，例如1:10或者甚至更大，例如1:50或者甚至更大的結(jié)構。
[0040]依照各個實施例，圖案化層也可以用作用于像蝕刻、離子注入或分層那樣的其他工藝的掩模(所謂的硬掩模)。此外，依照各個實施例，圖案化光致抗蝕劑也可以用作掩模(所謂的軟掩模)。依照各個實施例，軟掩模可以用于剝離工藝。掩模材料通常可以關于如例如化學穩(wěn)定性那樣的特定需求進行選擇，例如以便執(zhí)行不影響掩模材料的選擇性蝕刻工藝(例如完全蝕刻掉掩模材料)，或者關于如機械穩(wěn)定性那樣的特定需求進行選擇，例如以便保護區(qū)塊免受離子穿透，或者限定分層工藝期間生成的結(jié)構元件的形狀，等等。
[0041]由于希望的形狀和結(jié)構元件可以在圖案化工藝期間以其確切的尺寸(特征大小)生成，因而圖案化可以是關于特征大小的減小的最關鍵的工藝。圖案化工藝期間的誤差可以造成失真的圖案或者錯位的圖案，并且因此可以改變設備或者集成電路的電氣功能。例如由于蝕刻工藝期間的載荷效應的原因，蝕刻的凹口的深度的誤差或者生成的結(jié)構元件的形狀與希望的設計或布局的偏差可以影響結(jié)構元件的功能。因此，圖案化工藝可以適于集成電路的特定設計或布局。
[0042]依照各個實施例，熱處理可以例如與圖案化工藝組合，包含在各個點處，如例如在離子注入工藝之后，在應用光致抗蝕劑以驅(qū)除溶劑之后，或者在沉積電接觸之后，以便將導電材料(例如金屬)與載體(例如晶片等等)合鑄，或者以便提供用于CVD工藝提供最佳的沉積條件(等等)。依照各個實施例，載體(晶片、襯底等等)的加熱可以利用直接接觸(例如熱板)或者通過輻射(例如使用激光器或燈)執(zhí)行。依照各個實施例，可以應用快速熱處理(RTP)，其可以在真空條件下使用激光器加熱器或燈加熱器執(zhí)行，其中可以在短的時間段內(nèi)，例如在數(shù)秒(例如大約Is至大約1s)內(nèi)，將一定材料(例如晶片、襯底、載體等等)加熱直到幾百攝氏度或者直到大約1000°C或者甚至更大。快速熱處理的子集是快速熱退火(RTA)和快速熱氧化(RTO)。
[0043]依照各個實施例，可以應用平坦化工藝，如例如以便降低包括具有不同高度的結(jié)構元件的晶片表面或載體的表面粗糙度或者降低深度輪廓的變化，因為一些工藝可能需要平整表面(平坦表面)(例如高分辨率石印術)。依照各個實施例，隨著執(zhí)行的分層工藝和圖案化工藝的次數(shù)的增加，并且由于平坦表面可能是所需要的，因而平坦化工藝可能是必要的。
[0044]依照各個實施例，可以執(zhí)行化學機械拋光工藝(CMP或CMP工藝)，其中該工藝可能對于載體表面上(例如晶片或襯底的主要加工表面上，例如表面層上，等等)的至少一種特定材料是選擇性的。依照各個實施例，可以執(zhí)行化學機械拋光工藝(CMP)，其中該可能對于載體表面上(例如晶片或襯底的主要加工表面上，例如表面層上，等等)的特定材料是非選擇性的。依照各個實施例，平坦化工藝可以附加地包含在若干工藝中，例如包含在分層工藝、圖案化工藝等等中。
[0045]依照各個實施例，化學機械拋光(CMP工藝)可以用來將至少一種材料從表面層移除，或者至少部分地從表面層(例如從晶片或襯底的主要加工表面)移除至少一種材料。依照各個實施例，化學機械拋光可以用來將各種材料從載體表面上的暴露區(qū)移除。依照各個實施例，使用化學機械拋光工藝，平整表面可以通過至少部分地將至少一種材料從載體表面移除而生成。依照各個實施例，載體表面可以是晶片的主要加工表面或者襯底的主要加工表面。依照各個實施例，主要加工表面可以包括至少一個結(jié)構元件。
[0046]依照各個實施例，載體(例如襯底、晶片等等)可以由各種類型的半導體材料制成，這些材料包括娃、鍺、II1-V族或者其他類型,包括例如聚合物,但是在其他實施例中，也可以使用其他適當?shù)牟牧稀Ｔ谝粋€實施例中，晶片襯底由硅(摻雜的或者未摻雜的)制成，在一個可替換的實施例中，晶片襯底為硅在絕緣體上(SOI)的晶片。作為一種替代方案，任何其他適當?shù)陌雽w材料可以用于晶片襯底，例如諸如砷化鎵(GaAs)、磷化銦(InP)之類的半導體化合物材料，但是也有任何適當?shù)娜雽w化合物材料或者四元半導體化合物材料，例如砷化銦鎵(InGaAs )。
[0047]圖1示出了依照各個實施例的用于加工載體的方法100的流程圖。方法100可以包括:在I1中，在載體上方和在載體中的至少一個中形成多個結(jié)構元件，其中所述多個結(jié)構元件中的至少兩個鄰近結(jié)構元件可以具有彼此之間的第一距離；此外，在120中，在所述多個結(jié)構元件上方沉積第一層，該第一層具有等于所述至少兩個鄰近結(jié)構元件之間的第一距離的厚度；在130中，在第一層上方形成至少一個附加層，其中所述至少一個附加層可以覆蓋第一層的暴露表面；在140中，移除所述至少一個附加層的部分以便部分地暴露第一層；以及在150中，部分地移除第一層，其中所述至少兩個鄰近結(jié)構元件的至少一個側(cè)壁可以部分地暴露。
[0048]圖2示出了依照各個實施例的用于加工載體的方法200的流程圖。方法200可以包括:在210中，在載體上方和在載體中的至少一個中形成多個結(jié)構元件，其中所述多個結(jié)構元件中的至少兩個鄰近結(jié)構元件具有彼此之間的第一距離；此外，在220中，在所述多個結(jié)構元件上方沉積第一層，該第一層具有小于所述至少兩個鄰近結(jié)構元件之間的第一距離的一半的厚度；在230中，在第一層上方形成至少一個附加層，其中所述至少一個附加層可以覆蓋第一層的暴露表面；在240中，移除所述至少一個附加層的部分以便部分地暴露第一層；以及在250中，部分地移除第一層，其中所述至少兩個鄰近結(jié)構元件的至少一個側(cè)壁可以部分地暴露。
[0049]依照各個實施例，如參照圖1和圖2中所示的方法100和方法200所描述的，所述多個結(jié)構兀件可以在載體的主要加工表面上提供(例如在載體表面上方和在載體表面中的至少一個中形成)。依照各個實施例，在載體表面上方形成多個結(jié)構元件可以被認為等同于如下文中所描述的關于應用方法100和方法200在載體表面中形成多個結(jié)構元件。
[0050]依照各個實施例，如參照方法100所描述的且如圖1中所示，所述多個結(jié)構元件中的至少兩個鄰近結(jié)構元件可以具有比第一距離的二倍更大的彼此之間的距離。這意味著在110中，可以形成多個結(jié)構元件，其中所述多個結(jié)構元件中的至少兩個鄰近結(jié)構元件可以具有彼此之間的第一距離，并且所述多個結(jié)構元件中的至少兩個鄰近結(jié)構元件可以具有比第一距離的二倍更大的彼此之間的距離。
[0051]依照各個實施例，如參照方法100所描述的且如圖1中所示的形成所述至少一個附加層可以包括在第一層上方形成至少第二層，其中該第二層可以填充所述多個結(jié)構元件中的鄰近結(jié)構元件之間的剩余空間。依照各個實施例，如果所述多個結(jié)構元件中的至少兩個鄰近結(jié)構元件具有彼此之間的第一距離，并且所述多個結(jié)構元件中的至少兩個鄰近結(jié)構元件具有比第一距離的二倍更大的彼此之間的距離，那么填充所述多個結(jié)構元件中的鄰近結(jié)構元件之間的剩余空間可以包括填充具有第一寬度的至少一個剩余空間，或者填充可以包括具有不同寬度的剩余空間的多個剩余空間。
[0052]依照各個實施例，如參照方法200所描述的且如圖2中所示的，所述多個結(jié)構元件中的至少兩個鄰近結(jié)構元件可以具有比第一距離更大的彼此之間的距離。這意味著在210中，可以形成多個結(jié)構元件，其中所述多個結(jié)構元件中的至少兩個鄰近結(jié)構元件可以具有彼此之間的第一距離，并且所述多個結(jié)構元件中的至少兩個鄰近結(jié)構元件可以具有比第一距離更大的彼此之間的距離。
[0053]依照各個實施例，如參照方法200所描述的且如圖2中所示的形成所述至少一個附加層可以包括在第一層上方形成第二層并且之后在第二層上方形成第三層，其中第二層和第三層中的至少一個可以填充所述至少兩個鄰近結(jié)構元件之間的剩余空間。依照各個實施例，如果所述多個結(jié)構元件中的至少兩個鄰近結(jié)構元件具有彼此之間的第一距離，并且所述多個結(jié)構元件中的至少兩個鄰近結(jié)構元件具有比第一距離更大的彼此之間的距離，那么填充所述多個結(jié)構元件中的鄰近結(jié)構元件之間的剩余空間可以包括填充具有第一寬度的至少一個剩余空間并且填充具有比第一寬度更大的寬度的至少一個剩余空間。
[0054]依照各個實施例，如參照方法100在110中以及參照方法200在210中所描述的，在載體上方和在載體中的至少一個中形成多個結(jié)構元件可以包括形成多個結(jié)構元件，其中所述多個結(jié)構元件中的每個結(jié)構元件可以具有至少一個側(cè)壁和至少一個上表面。依照各個實施例，所述多個結(jié)構元件的上表面可以彼此平行地延伸，或者可以具有與平行于彼此的小偏差，并且可以被對準為平行于載體表面，或者可以具有與平行于載體表面的小偏差。依照各個實施例，所述多個結(jié)構元件的側(cè)壁可以彼此平行地延伸，或者可以具有與平行于彼此的小偏差，并且可以被對準為垂直于載體表面，或者可以具有與垂直于載體表面的小偏差。
[0055]依照各個實施例，多個結(jié)構元件可以在載體中例如通過移除形成載體的材料的部分(例如通過使用至少一個圖案化工藝對載體圖案化)而形成。此外，依照各個實施例，在載體中形成多個結(jié)構元件可以包括分層工藝，例如可以在載體中提供所述多個結(jié)構元件的載體圖案化之后執(zhí)行的分層工藝。依照各個實施例，所述多個結(jié)構元件中的每一個的所述至少一個上表面可以與載體表面形成共同的表面。
[0056]依照各個實施例，多個結(jié)構元件可以在載體上方例如通過使用至少一個分層工藝和至少一個圖案化工藝以在載體上方提供所述多個結(jié)構元件而形成。依照各個實施例，所述多個結(jié)構元件的上表面可以形成共同的表面。
[0057]依照各個實施例，所述多個結(jié)構元件中的至少一個結(jié)構元件的基礎區(qū)域可以具有矩形形狀，或者可以具有與矩形形狀的小偏差(該基礎區(qū)域可以在頂視圖中或者在與載體表面平行的截面中看見)。依照各個實施例，所述多個結(jié)構元件中的至少一個結(jié)構元件的截面可以具有矩形形狀，或者可以具有與矩形形狀的小偏差。如前面所提到的小偏差可以是例如從O度到5度的角度范圍內(nèi)(例如1°到5°，例如0.1°到2°，或者在類似范圍內(nèi))的偏差。
[0058]依照各個實施例，參照基礎區(qū)域的形狀和結(jié)構元件的截面的形狀，除了一些微小的差別之外，結(jié)構元件可以為例如長方體。依照各個實施例，至少一個結(jié)構元件可以為鰭狀物。依照各個實施例，所述多個結(jié)構元件中的所有結(jié)構元件可以具有相同的形狀，例如鰭狀物的形狀。依照各個實施例，所述多個結(jié)構元件可以包括可能具有各種形狀的結(jié)構元件。依照各個實施例，所述多個結(jié)構元件中的至少一個結(jié)構元件可以具有與所述多個結(jié)構元件中的另一個結(jié)構元件不同的形狀。依照各個實施例，所述多個結(jié)構元件中的至少一個結(jié)構元件可以具有與所述多個結(jié)構元件中的另一個結(jié)構元件不同的外部尺寸(或大小)。
[0059]圖3A示意性地示出了依照各個實施例的初始加工階段的載體302的截面。依照各個實施例，如前面所描述的，載體302可以是硅晶片、硅襯底或者包括另一種半導體材料的載體。依照各個實施例，載體302可以具有主要加工表面304，依照一些實施例，該表面可以是載體302的上表面。
[0060]如上面在110中參照圖1中圖示的方法100所描述的，多個結(jié)構元件可以在載體302上方和載體302中的至少一個中形成，其中依照各個實施例，至少兩個鄰近結(jié)構元件可以具有彼此之間的第一距離，并且至少兩個鄰近結(jié)構元件可以具有比第一距離的二倍更大的彼此之間的距離。
[0061]圖3B示意性地示出了第一加工階段處的包括多個結(jié)構元件(也稱為結(jié)構301)的載體302的截面。如圖3B中所示，結(jié)構301可以在載體302中形成。依照各個實施例，結(jié)構301可以包括多個結(jié)構元件302a-302e(五個結(jié)構元件302a、302b、302c、302d和302e作為實例而被示出，然而，結(jié)構元件的數(shù)量可以比5更小或者比5更大，并且通?？梢詾榇笥贗的任何數(shù)量)，其中至少兩個鄰近結(jié)構元件(例如在所示實施例中結(jié)構元件302a和302b以及302d和302a)可以具有彼此之間的第一距離303，并且至少兩個鄰近結(jié)構元件(例如在所示實施例中結(jié)構元件302b和302c以及302c和302e)可以具有比第一距離303的二倍更大的彼此之間的距離305。
[0062]依照各個實施例，所述多個結(jié)構元件302a_302e中的每一個可以具有第一側(cè)壁306a、第二側(cè)壁306b和上表面306c，如針對結(jié)構元件302a和302b示例性地示出的。依照各個實施例，兩個鄰近結(jié)構元件之間的距離可以是這兩個鄰近結(jié)構元件面向彼此的對應第一和第二側(cè)壁306a、306b之間的距離，例如兩個鄰近結(jié)構元件302a和302b之間的第一距離303可以是結(jié)構元件302a的第二側(cè)壁306b與結(jié)構元件302b的第一側(cè)壁306a之間的距離。依照各個實施例，兩個鄰近結(jié)構元件302b和302c之間的距離305(例如結(jié)構元件302b的第二側(cè)壁306b與結(jié)構元件302c的第一側(cè)壁306a之間的距離)可以比鄰近結(jié)構元件302a和302b之間的第一距離303的二倍更大。此外，依照各個實施例，載體302的表面304可以與載體302中形成的所述多個結(jié)構元件302a-302e中的每個結(jié)構元件的各自上表面306c形成共同的表面。
[0063]依照各個實施例，如圖3B中所示的結(jié)構元件302a、302b、302c、302d、302e的上表面306c可以彼此平行地延伸，或者可以具有與平行于彼此的小偏差，并且可以被對準為平行于載體302表面304,或者可以具有與平行于載體302表面304的小偏差。依照各個實施例，如圖3B中所示，結(jié)構元件的第一和第二側(cè)壁306a、306b可以彼此平行地延伸，或者可以具有與平行于彼此的小偏差，并且可以被對準為垂直于載體302表面304，或者可以具有與垂直于載體302表面304的小偏差。
[0064]依照各個實施例，結(jié)構元件302a、302b、302c、302d、302e的截面形狀可以為矩形形狀，或者可以具有與矩形的小偏差。如前面已經(jīng)提到的，小偏差可以是例如從O度到5度的角度范圍內(nèi)(例如1°到5°，例如0.1°到2°，或者在類似范圍內(nèi))的偏差。依照各個實施例，結(jié)構元件302a、302b、302c、302d、302e可以為鰭狀物。依照各個實施例，所述多個結(jié)構元件302a-302e中的所有結(jié)構元件可以具有相同的形狀，例如鰭狀物的形狀。
[0065]依照各個實施例，結(jié)構元件302a_302e可以使用上面描述的半導體加工中的技術中的一種或多種(如例如分層和圖案化)形成。依照各個實施例，結(jié)構301可以在載體302中通過以下方式形成:從載體302移除材料(例如通過使用至少一個石印工藝以及隨后的蝕刻工藝)，使得如圖3B中所示，所述多個結(jié)構元件302a-302e在載體302中形成。依照各個實施例，形成所述多個結(jié)構元件302a-302e (或者結(jié)構301)可以包括至少一個圖案化工藝。依照各個實施例，形成所述多個結(jié)構元件302a-302e (或者結(jié)構301)可以包括至少一個圖案化工藝和至少一個分層工藝(例如對硅晶片圖案化并且隨后在圖案化硅晶片上方生長高溫氧化物層)。
[0066]依照各個實施例，結(jié)構元件302a_302e可以包括以下至少一種材料:硅，氧化硅，氮化硅，氮氧化硅，其他半導體材料(例如鍺、砷化鎵和/或磷化銦)，或者其他襯底材料，例如金屬氧化物和/或金屬氮化物。依照各個實施例，如下文中所描述的，如本文所描述的工藝可以不限于由特定載體材料形成的結(jié)構元件。
[0067]依照各個實施例，多個結(jié)構元件可以在載體上方形成，其中至少一個分層工藝和至少一個圖案化工藝可以用來形成所述多個結(jié)構元件。依照各個實施例，這些結(jié)構元件可以通過使用形成所述多個結(jié)構元件的所述至少一個分層工藝(例如沉積硅層)和所述至少一個圖案化工藝(例如對先前沉積的硅層圖案化)由任何適當?shù)幕蛳Ｍ牟牧闲纬伞Ｒ勒崭鱾€實施例，在載體上方形成多個結(jié)構元件可以得到與圖3B中所示的結(jié)構301類似的結(jié)構，并且因此如這里參照結(jié)構301所描述的工藝也可以應用于類似的結(jié)構，其中所述多個結(jié)構元件在載體上方形成。
[0068]如上面在120中參照圖1中圖示的方法100所描述的，第一層可以沉積在所述多個結(jié)構元件上方，其中第一層可以具有等于所述至少兩個鄰近結(jié)構元件之間的第一距離的厚度。
[0069]圖3C示意性地示出了第二加工階段處的載體302的截面，其中第一層308可以沉積在所述多個結(jié)構元件302a-302e上方，其中第一層308可以具有等于兩個鄰近結(jié)構元件302a和302b之間以及兩個鄰近結(jié)構元件302d和302a之間的第一距離303的厚度309，如圖所示。依照各個實施例，第一距離303以及因而第一層的厚度309可以是所述多個結(jié)構元件中包含的(例如結(jié)構301中包含的)任何兩個鄰近結(jié)構元件之間的最小距離。依照各個實施例，所述多個結(jié)構元件中的任何兩個鄰近結(jié)構元件可以具有第一距離303，或者大于第一距離303的二倍的任何距離，例如距離305。
[0070]如圖3C中所示，第一層308可以覆蓋結(jié)構301，這意味著也可以利用第一層308的材料覆蓋具有比第一距離303的二倍更大的距離的那些鄰近結(jié)構元件之間的區(qū)塊的底部表面(例如鄰近結(jié)構元件302c和302e之間的區(qū)塊311的底部表面)。
[0071]依照各個實施例，第一層308可以不覆蓋具有比第一距離303的二倍更大的距離的那些鄰近結(jié)構元件之間的區(qū)塊的底部表面，例如結(jié)構元件302c和302e之間的區(qū)塊311的底部表面，或者在將第一層308沉積到結(jié)構301上方之后可以將第一層308部分地從那些區(qū)塊,例如結(jié)構元件302c、302e之間的區(qū)塊311中的底部表面移除(例如通過使用圖案化工藝)。依照各個實施例，第一層308可以覆蓋結(jié)構元件302b的第二側(cè)壁306b和結(jié)構元件302e的第一側(cè)壁306a，其中這些區(qū)塊不經(jīng)由第一層308的材料電連接。
[0072]依照各個實施例，可以使用如上面所描述的共形工藝，例如CVD、LPCVD、原子層沉積(例如ALCVD)沉積第一層308，使得結(jié)構元件302a-302e的側(cè)壁306a、306b處的第一層308的厚度309可以與結(jié)構元件302a-302e的上表面306c上的相同。依照各個實施例，第一層308可以包括導電材料，如例如金屬、合金以及導電半導體材料(例如鋁、鋁-硅合金、鋁-銅合金、鎳鉻鐵合金(鎳、鉻和/或鐵的合金)、鎢、鈦、鑰或金(等等))中的至少一種。依照各個實施例，第一層308可以包括娃(例如多晶體娃),例如導電娃(例如摻雜的娃,例如摻雜的多晶體娃)。依照各個實施例，第一層308的材料可以選自可以關于結(jié)構301中包含的結(jié)構元件302a-302e的材料選擇性地蝕刻的材料組。依照各個實施例，第一層308的材料可以選自可以關于結(jié)構301中包含的所述多個結(jié)構元件302a-302e的表面材料選擇性地蝕刻的材料組。
[0073]依照各個實施例，如圖3C中所示，共形地沉積具有等于兩個鄰近結(jié)構元件302a和302b之間(以及依照所示的實施例還有兩個鄰近結(jié)構元件302d和302a之間)的第一距離303的厚度的第一層308可以導致在具有比第一距離303的二倍更大的彼此之間的距離的鄰近結(jié)構元件之間(例如依照所示的實施例在具有距離305的結(jié)構元件302b和302c之間，以及還有結(jié)構元件302c和302e之間)形成剩余空間310。依照各個實施例，剩余空間310的橫向延伸可以足夠大以便隨后使用附加的分層工藝填充。依照各個實施例，第一層308的層厚度可以處于從大約1nm到大約200nm,例如從大約30nm到大約150nm,例如從大約60nm到大約120nm的范圍內(nèi)，例如依照一個實施例為大約90nm的層厚度(或者依照另一個實施例大于200nm)。依照各個實施例，剩余空間310的橫向延伸(例如距離305減去第一距離303的二倍)可以大于20nm，例如處于大約20nm到大約100nm的范圍內(nèi)。
[0074]如上面在130中參照圖1中圖示的方法100所描述的，可以在第一層上方形成至少一個附加層，其中如下文中參照圖3D進一步詳細地描述的，所述至少一個附加層可以覆蓋第一層的暴露表面。
[0075]圖3D示意性地示出了第三加工階段處的載體302的截面，其中在第一層308上方形成附加層312。因此，可以獲得結(jié)構301a。依照各個實施例，附加層312可以如圖3D所示覆蓋第一層308。依照各個實施例，附加層312可以包括絕緣材料。依照各個實施例，附加層312可以包括氧化物，例如氧化硅。依照各個實施例，附加層312可以包括氮化物，例如氮化硅或者氮化鈦。依照各個實施例，附加層312可以包括碳。依照各個實施例，附加層312的材料可以選自適當材料組，使得第一層308的材料可以關于附加層312選擇性地蝕刻。依照各個實施例，附加層312可以包括與結(jié)構301中包含的所述多個結(jié)構元件302a-302e相同的材料。依照各個實施例，附加層312可以包括與結(jié)構元件302a-302e的表面層相同的材料。
[0076]依照各個實施例，附加層312可以通過上面描述的分層工藝形成。依照各個實施例，附加層312可以使用如上面所描述的CVD或PVD進行沉積。依照各個實施例，附加層312可以使用第一層308的熱氧化(例如RT0)或者熱氮化(例如快速熱氮化)進行生長，其中可以在第一層308上方形成高溫氧化物(高溫氧化硅)或者高溫氮化物(高溫氮化硅)。
[0077]依照各個實施例，附加層312可以填充兩個鄰近結(jié)構元件302b和302c之間以及依照這個實施例還有兩個鄰近結(jié)構元件302c和302e之間的剩余空間310。依照各個實施例，附加層312可以填充兩個鄰近結(jié)構元件(例如結(jié)構元件302b和302c)之間的剩余空間，這些結(jié)構元件具有比第一距離303的二倍更大的彼此之間的距離(例如兩個鄰近結(jié)構元件302b和302c之間的距離305，其中距離305比兩個鄰近結(jié)構元件302a和302b之間的第一距離303的二倍更大)。
[0078]依照各個實施例，可以通過使用超過一種分層工藝在第一層308上方形成超過一個附加層。依照各個實施例，這些附加層中的至少一層可以通過如上面所描述的第一層308的熱氧化或熱氮化而形成。依照各個實施例，這些附加層中的至少一層可以使用沉積工藝，如例如CVD工藝或PVD工藝(例如使用CVD工藝沉積氧化硅)而形成。
[0079]依照各個實施例，這些附加層中的至少一層可以通過共形沉積工藝(例如LPCVD、原子層沉積、ALCVD)或者共形生長工藝(例如高溫氧化物層的共形生長或者例如高溫氮化物層的共形生長)而形成。如果例如兩個鄰近結(jié)構元件之間的剩余空間具有小的寬度(例如從大約1nm到大約10nm的范圍內(nèi)，例如大約20nm與大約75nm之間,例如從大約20nm到大約100nm的范圍內(nèi)的寬度)，那么至少一個共形附加層可以填充具有該小寬度的剩余空間。
[0080]如上面在140中參照圖1中圖示的方法100所描述的，可以移除所述至少一個附加層的部分以便部分地暴露第一層，這將在下文中參照圖3E進一不詳細地進行描述。
[0081]圖3E示意性地示出了第四加工階段處的載體302的截面，其中可以部分地移除附加層312。依照各個實施例，在部分地移除附加層312之后，附加層312的部分可以保持(稱為附加層312的剩余部分312a)。如圖3E中所示，依照各個實施例，可以通過蝕刻圖3D中所示的結(jié)構301a的表面而部分地移除附加層312。依照各個實施例，可以通過使用至少一個蝕刻工藝(例如反應離子蝕刻，例如化學機械拋光)而部分地移除附加層312。依照各個實施例，所述至少一個蝕刻工藝對于附加層312可以是選擇性的，使得第一層308在相同的時刻工藝中可以不被蝕刻，如圖3E中所示。依照各個實施例，移除附加層312的部分可以部分地暴露第一層308。依照各個實施例,可以暴露第一層308的一個或多個區(qū)塊314,如圖3E中所示。
[0082]如上面在150中參照圖1中圖示的方法100所描述的，可以部分地移除第一層，其中如下文中參照圖3F將進一步詳細地描述的，部分地暴露所述至少兩個鄰近結(jié)構元件的至少一個側(cè)壁。
[0083]圖3F示意性地示出了第五加工階段處的載體302的截面，其中部分地移除了第一層308，其中部分地暴露所述多個結(jié)構元件302a-302e的側(cè)壁306a、306b。依照各個實施例，可以使用像例如等離子體蝕刻工藝那樣的蝕刻工藝部分地移除第一層308。依照各個實施例，可以使用反應離子蝕刻部分地移除第一層308。依照各個實施例，部分地移除第一層308的蝕刻工藝對于第一層308的材料和附加層312的材料可以是選擇性的，這意味著結(jié)構元件302a-302e以及附加層312的剩余部分312a在該工藝中可以不被蝕刻。因此，依照各個實施例，結(jié)構元件302a-302e的側(cè)壁306a、306b處的第一層308的剩余材料的高度316對于所述多個結(jié)構元件302a-302e中的每個結(jié)構元件而言可以是相同的(或者基本上相同)，但是兩個鄰近結(jié)構元件302b和302c之間以及兩個鄰近結(jié)構元件302c和302e之間的距離305可以大于結(jié)構元件302a、302b之間的第一距離303的二倍。關于這點，必須指出的是，可以通過具有比第一距離303的二倍更大的距離的結(jié)構元件之間的附加層312的剩余材料(例如附加層312的剩余部分312a)降低或者防止蝕刻速率對于寬高比的依賴性，因為用于蝕刻第一層308的實際開放區(qū)域可以通過如圖3F中所示等于第一距離303的第一層308的層厚度309限定。
[0084]依照各個實施例，當部分地蝕刻覆蓋結(jié)構元件302a_302e的側(cè)壁306a、306b的第一層308時，第一層308的剩余部分的高度316，換言之蝕刻結(jié)果，可以不取決于鄰近結(jié)構元件之間的距離。這意味著結(jié)構元件的側(cè)壁306a、306b的暴露區(qū)域(例如如圖3F中所示的暴露區(qū)域314a和314b)對于所述多個結(jié)構元件302a-302e中的每個結(jié)構元件可以是相同的。
[0085]在下文中，描述參照如圖1中所示且在圖3A至圖3F和伴隨的描述中舉例說明的所描述的方法100的各種修改、擴展和細節(jié)。
[0086]參照方法100，在各個實施例中，可以在140中移除所述至少一個附加層的部分以便部分地暴露第一層。其后，可以在150中部分地移除第一層，其中部分地暴露所述至少兩個鄰近結(jié)構元件的至少一個側(cè)壁。依照各個實施例，方法100也可以在如圖3G中示例性地示出的以下修改中執(zhí)行(在140中)。
[0087]圖3G示出了可以移除附加層312的部分，使得所述多個結(jié)構元件302a_302e的上表面暴露。關于這點，也可以在140中移除第一層308的部分。由于移除附加層312的部分和第一層308的部分(例如通過使用CMP工藝或者另一種適當?shù)谋砻嫖g刻工藝)，可以形成暴露至少一個結(jié)構元件的上表面306c (結(jié)構元件302a的上表面306c)的平整表面。
[0088]結(jié)果，依照各個實施例，彼此之間具有第一距離303的兩個鄰近結(jié)構元件之間的第一層308的剩余部(例如如圖3G中所示，兩個鄰近結(jié)構元件302a和302b之間的第一層308的剩余部308a)以及結(jié)構元件與附加層312的剩余部分312a之間的第一層308的剩余部(結(jié)構元件302b (或302c)與兩個鄰近結(jié)構元件302b和302c之間的附加層312a的剩余部分312a之間的第一層308的剩余部308b (或308c))可以具有與這些鄰近結(jié)構元件之間的距離(例如如圖3B中所示的距離303或距離305)無關的相同寬度(例如等于第一距離303的寬度)。依照各個實施例，覆蓋結(jié)構元件302a-302e的側(cè)壁306a、306b (如圖3G中所示)的第一層308的材料(例如第一層308的剩余部308a、308b和308c)可以具有相同大小的開放區(qū)域，使得所述多個結(jié)構元件302a-302e中的每個結(jié)構元件可以具有相似的周圍環(huán)境，而不管鄰近結(jié)構元件之間的距離303、305不同。
[0089]參照方法100，在140中如圖3G中所示且在伴隨的說明中所描述的移除所述至少一個附加層的部分之后，可以在150中部分地移除第一層，其中部分地暴露所述至少兩個鄰近結(jié)構元件的至少一個側(cè)壁。
[0090]如圖3H中所圖示的，可以執(zhí)行選擇性蝕刻工藝(例如反應離子蝕刻)，移除第一層308的材料的部分，其在如上面關于圖3G所描述的部分地移除附加層312之后保持在所述多個結(jié)構元件302a-302e中的鄰近結(jié)構元件之間。依照各個實施例，由于鄰近結(jié)構元件302b和302c之間的附加層312的剩余部分312a的原因，如圖3H中所示，用于蝕刻第一層308的開放區(qū)域?qū)τ谒龆鄠€結(jié)構元件302a-302e中的所有結(jié)構元件而言可以是相同的(例如，開放區(qū)域可以由第一距離303限定)。
[0091]圖2示出了依照各個實施例的用于加工載體的方法200的流程圖，其中用于加工載體的方法200可以在一定程度上類似于方法100。具體地，方法200中的210可以以與方法100中的110相同的方式執(zhí)行，并且可以包括與110相同的材料和工藝；方法200中的230可以以與方法100中的130相同的方式執(zhí)行，并且可以包括與130相同的材料和工藝；方法200中的240可以以與方法100中的140相同的方式執(zhí)行，并且可以包括與140相同的材料和工藝；方法200中的250可以以與方法100中的150相同的方式執(zhí)行，并且可以包括與150相同的材料和工藝，而方法200中的220可以與方法100中的120不同，并且可以包括在所述多個結(jié)構元件上方沉積第一層，該第一層如圖所示具有小于所述至少兩個鄰近結(jié)構元件之間的第一距離的一半的厚度。此外，依照各個實施例，可以在210中在載體302上方和在載體302中的至少一個中形成多個結(jié)構元件(例如圖4A中所示的結(jié)構元件402a、402b、402c、402d和402e)，其中所述多個結(jié)構元件中的至少兩個鄰近結(jié)構元件(例如兩個鄰近結(jié)構元件402a和402b)可以具有彼此之間的第一距離(例如圖4A中所示的第一距離403)，并且所述多個結(jié)構元件中的至少兩個鄰近結(jié)構元件(例如圖4A中所示的兩個鄰近結(jié)構元件402b和402c)可以具有比第一距離更大的彼此之間的距離(例如圖4A中所示的距離 405)ο
[0092]圖4A示意性地示出了第二加工階段處的載體302的截面，其中可以在多個結(jié)構元件402a-402e (五個結(jié)構元件402a、402b、402c、402d和402e作為實例而被示出，然而，結(jié)構元件的數(shù)量可以比5更小或者比5更大，并且通?？梢詾榇笥贗的任何數(shù)量)上方沉積第一層408，其中第一層408可以具有比兩個結(jié)構元件402a和402b之間的第一距離403的一半更小的厚度409。依照各個實施例，第一距離403可以是所述多個結(jié)構元件402a-402e中包含的任何兩個鄰近結(jié)構元件之間的最小距離。換言之，所述多個結(jié)構元件中的任何兩個鄰近結(jié)構元件可以具有大于或等于第一距離403的距離。
[0093]如圖4A中所示，第一層408可以覆蓋所述多個結(jié)構元件402a_402e，這意味著也可以利用第一層408的材料覆蓋結(jié)構元件402a-402e之間的區(qū)塊(例如區(qū)塊411)。依照各個實施例，類似于方法100中的120，第一層408可以在如前面所描述的共形沉積工藝中形成。依照各個實施例，類似于參照方法100所描述的第一層308，如圖4A中所示的第一層408可以包括導電材料，如例如金屬、合金以及導電半導體材料(例如鋁、鋁-硅合金、鋁-銅合金、鎳鉻鐵合金(鎳、鉻和/或鐵的合金)、鎢、鈦、鑰或金(等等))中的至少一種。依照各個實施例，第一層408可以包括硅(例如多晶體硅)，例如導電硅(例如摻雜的娃，例如多晶體硅)。依照各個實施例，第一層408的材料可以選自可以關于用于形成結(jié)構元件402a-402e的材料選擇性地蝕刻的材料組。依照各個實施例，第一層408的材料可以選自可以關于所述多個結(jié)構元件402a-402e的表面材料選擇性地蝕刻的材料組。
[0094]依照各個實施例，如圖4A中所示，共形地沉積具有小于第一距離403的一半的厚度的第一層408可以導致在具有彼此之間的第一距離403的兩個鄰近結(jié)構元件402a和402b之間形成剩余空間410a并且在具有彼此之間的距離405的兩個鄰近結(jié)構元件402b和402c之間形成剩余空間410b，其中距離405可以大于第一距離403。
[0095]依照各個實施例，第一距離403可以處于從大約1nm到大約300nm，例如從大約20nm到大約200nm,例如從大約70nm到大約IlOnm,例如從大約80nm到大約10nm,例如大約90nm,或者例如小于90nm或者例如大于90nm的范圍內(nèi)。
[0096]依照各個實施例，第一層408的層厚度可以處于從大約20nm到500nm,例如從50nm到200nm,例如從20nm到40nm的范圍內(nèi)，或者處于大約30nm,或者例如大于30nm或者例如小于30nm的范圍內(nèi)。
[0097]依照各個實施例，對應兩個鄰近結(jié)構元件之間的剩余空間(例如剩余空間410a和剩余空間410b)的橫向延伸可以足夠大以便在以后執(zhí)行的分層工藝中使用至少一個附加的分層工藝填充。依照各個實施例，剩余空間(例如剩余空間410a(第一距離403減去第一層408的厚度409的二倍)和剩余空間410b (距離405減去第一層408的厚度409的二倍))的橫向延伸可以大于20nm,例如處于大約20nm到大約100nm的范圍內(nèi)。
[0098]依照各個實施例，在如參照圖4A所描述的執(zhí)行了方法200的220之后，可以與方法100類似地執(zhí)行230、240和250，得到如圖4B中所示的結(jié)構。
[0099]如圖4B中所圖示的，用于蝕刻第一層408的開放區(qū)域可以由第一層408的厚度409限定。依照各個實施例，可以在第一層408上方形成至少一個附加層412，其填充結(jié)構元件402a-402e之間的剩余空間(例如如圖4A中所示，兩個鄰近結(jié)構元件402a和402b之間的剩余空間410a，以及兩個鄰近結(jié)構元件402b和402c之間的剩余空間410b)。依照各個實施例，附加層412的剩余部分412a (在240中移除附加層412的部分之后獲得)可以填充剩余空間410a和410b。
[0100]最后，依照各個實施例，獨立于兩個鄰近結(jié)構元件之間的距離，第一層408的材料可以保持在結(jié)構元件402a-402e與所述至少一個附加層412的剩余部分412a之間。結(jié)果，第一層408的開放區(qū)域可以與鄰近結(jié)構元件之間的距離無關，并且因此依照各個實施例，用于移除第一層408的部分以便部分地暴露所述多個結(jié)構元件402a-402e的側(cè)壁406a、406b的蝕刻工藝(例如反應等離子體蝕刻)可以與寬高比無關(例如，蝕刻速率可以與兩個鄰近結(jié)構元件之間的距離無關)。依照各個實施例，第一層408的開放區(qū)域可以與開放寬度成比例(例如，第一層408的開放區(qū)域418可以與結(jié)構元件402c與附加層412的剩余部分412a之間的開放寬度(等于第一層408的層厚度409)成比例)。依照各個實施例，在如上面所描述的執(zhí)行方法200之后，第一層408的剩余材料可以獨立于鄰近結(jié)構元件之間的距離在每個地方具有相同(或者基本上相同)的高度416,如圖4B中所示。
[0101]依照各個實施例，如圖1中所示且參照圖3A-3H所描述的方法100可以包括形成多個結(jié)構元件，其中結(jié)構元件可以包括表面層，其中該表面層可以包括與該結(jié)構元件的主體不同的材料或者由該不同材料組成。依照各個實施例，結(jié)構元件可以具有鰭狀物的形狀，其中該鰭狀物可以包括硅，并且該鰭狀物的表面層可以包括電絕緣材料(例如氧化物，例如氮化物，例如氧化硅，例如氮化硅，例如氮氧化硅等等)，或者該表面層可以包括超過一個電絕緣層的疊層(例如包括氧化硅和氮化硅的氧化物-氮化物-氧化物疊層)。依照各個實施例，所述多個結(jié)構元件中的至少一個結(jié)構元件(例如所述多個結(jié)構元件中的所有結(jié)構元件)可以通過生成硅結(jié)構的對硅晶片圖案化而形成，其中電絕緣表面層可以通過硅結(jié)構的高溫氧化而形成。依照各個實施例，電絕緣表面層或者電絕緣表面疊層可以使用沉積工藝，例如共形沉積工藝(例如如上面所描述的共形CVD工藝)而形成。下面的圖可以圖示出參照所描述的方法100和方法200的各種修改、擴展和細節(jié)，其中所述多個結(jié)構元件或者所述多個結(jié)構元件中的至少一個結(jié)構元件可以包括絕緣表面層。
[0102]如圖5A中所示，依照各個實施例，所述多個結(jié)構元件302a_302e可以包括電絕緣表面層502，其中表面層502可以在結(jié)構元件302a-302e的上表面306c(例如結(jié)構元件302c的上表面306c)處，在結(jié)構元件302a-302e的側(cè)壁306a、306b (例如結(jié)構元件302c的側(cè)壁306a、306b)以及結(jié)構元件302a_302e之間的底部區(qū)處(例如結(jié)構元件302b和302c之間的底部區(qū)506b處)形成。依照各個實施例，圖5A可以圖示出包括絕緣表面層502的多個結(jié)構元件302a-302e (例如多個鰭狀物)的截面，其中兩個鄰近結(jié)構元件(例如兩個鄰近鰭狀物)可以具有彼此之間的第一距離(例如結(jié)構元件302a和302b之間的第一距離303)，并且兩個鄰近結(jié)構元件(例如兩個其他的鄰近鰭狀物)可以具有彼此之間的距離(例如結(jié)構元件302b和302c之間的距離305)，該距離大于第一距離(例如第一距離303)的二倍。依照各個實施例，隨后,可以如上面已經(jīng)描述的執(zhí)行方法100的130、140、150，這可以得到如圖5B中所示的與圖3D-3H和伴隨的描述類似的結(jié)構501。
[0103]依照各個實施例，如上面所描述的，如圖2中所示且參照圖4A和圖4B以及參照方法100所描述的，方法200可以包括形成多個結(jié)構元件，其中結(jié)構元件可以包括表面層，其中該表面層可以包括與該結(jié)構元件的主體不同的材料。依照各個實施例，結(jié)構元件可以具有鰭狀物的形狀，其中依照一些實施例，該鰭狀物可以包括硅，并且該鰭狀物的表面層可以包括電絕緣材料(例如氧化物，例如氮化物，例如氧化硅，例如氮化硅，例如氮氧化硅等等)，或者該表面層可以包括超過一個電絕緣層的疊層(例如包括氧化硅和氮化硅的氧化物-氮化物-氧化物疊層)。依照各個實施例，所述多個結(jié)構元件中的至少一個結(jié)構元件(例如所述多個結(jié)構元件中的所有結(jié)構元件)可以通過生成硅結(jié)構的對硅晶片圖案化而形成，其中電絕緣表面層可以通過硅結(jié)構的高溫氧化而形成。依照各個實施例，形成所述多個結(jié)構元件可以包括至少一個分層工藝(例如使用LPCVD或者原子層沉積而沉積至少一層)。
[0104]如圖6A中所示，依照各個實施例，電絕緣層602可以形成多個結(jié)構元件的表面層，例如類似于圖5A形成結(jié)構元件的表面。圖6A圖示出依照各個實施例的包括絕緣表面層602的多個結(jié)構元件402a-402e(例如多個鰭狀物)的截面(五個結(jié)構元件402a、402b、402c、402d和402e作為實例而被示出，然而，結(jié)構元件的數(shù)量可以比5更小或者比5更大，并且通?？梢詾榇笥贗的任何數(shù)量)，其中至少兩個鄰近結(jié)構元件(例如至少兩個鄰近鰭狀物)可以具有彼此之間的第一距離(例如在所示的實施例中兩個鄰近結(jié)構元件402a和402b之間以及兩個鄰近結(jié)構元件402d和402a的第一距離403 )，并且至少兩個鄰近結(jié)構元件(例如至少兩個鄰近鰭狀物)可以具有彼此之間的距離(例如在所示的實施例中兩個鄰近結(jié)構元件402b和402c之間以及兩個鄰近結(jié)構元件402c和402e之間的距離405)，該距離大于第一距離(例如第一距離403)。依照各個實施例，隨后可以如上面已經(jīng)描述的執(zhí)行方法200的230、240和250，這可以得到如圖6B中所示的與圖4A和圖4B以及圖5A和圖5B和伴隨的描述類似的結(jié)構601。
[0105]依照各個實施例，結(jié)構元件的絕緣表面層(或者絕緣表面疊層)(例如表面層502或表面層602)可以具有處于大約Inm到大約10nm,例如大約2nm到大約80nm,例如大約5nm到大約40nm的范圍內(nèi)，例如大約5nm的范圍內(nèi)的厚度。
[0106]依照各個實施例，圖5B和圖6B中所示的結(jié)構501和結(jié)構601可以分別說明FinFET裝置的截面(參見圖9)。
[0107]依照各個實施例，多個結(jié)構元件可以包括由柵氧化物(絕緣層502或絕緣層602)包圍的硅鰭狀物，其中第一導電層(如圖3G中所示覆蓋結(jié)構元件302a-302e的側(cè)壁306a、306b的第一層308的剩余部308a、308b和308c)可以形成FinFET的控制柵。依照各個實施例,控制柵的高度(例如圖3H中所示的結(jié)構元件302a-302e的側(cè)壁306a、306b處的第一層308的剩余材料的高度316，或者圖4B中所示的結(jié)構元件402a_402e的側(cè)壁406a、406b處的第一層408的剩余材料的高度416)可以對于所述多個結(jié)構元件的側(cè)壁處的所有柵是相同的，與兩個鄰近結(jié)構元件之間的距離無關。依照各個實施例，可以使用如本文所描述的方法100或方法200至少部分地形成的FinFET的電特性可以對于所述多個FinFET中的所有FinFET是相同的，與兩個鄰近鰭狀物之間的距離無關(例如由于所有FinFET可以具有相同的柵高度)。依照各個實施例，可以部分地移除第一層(例如第一層308或第一層408)以便部分地暴露所述多個鰭狀物的側(cè)壁，其中在鄰近鰭狀物之間的區(qū)塊中移除第一層的部分可以使用像例如反應離子蝕刻或等離子體蝕刻那樣的蝕刻工藝執(zhí)行。依照各個實施例，由于因為應用如本文所描述的方法100或方法200而引起的結(jié)構元件的側(cè)壁處的第一層的開放區(qū)域可以與鄰近結(jié)構元件之間的距離無關，因而可以使用像例如反應離子蝕刻或等離子體蝕刻那樣的蝕刻工藝，而沒有或者具有降低的典型地在等離子體蝕刻或者反應離子蝕刻期間出現(xiàn)的載荷機制效應。
[0108]依照各個實施例，可以在230中(或者也在130中)在第一層上方形成超過一個附加層，其中所述多個附加層可以覆蓋第一層的暴露表面。依照各個實施例，形成超過一個附加層可以包括在第一層上方形成第二層，并且隨后在第二層上方形成第三層，其中第二層和第三層中的至少一個可以填充所述至少兩個鄰近結(jié)構元件之間的剩余空間。
[0109]如圖7A中所示，依照各個實施例，第一剩余空間，例如如圖4A中所示的結(jié)構元件402a和402b之間的剩余空間410a可以由覆蓋第一層408的第二層712填充，其中第二剩余空間，例如如圖4A中所示的結(jié)構元件402b和402c之間的剩余空間410b可以不完全被第二層712填充。此外，在形成第二層712之后，可以未完全被第二層712填充的剩余空間(例如如圖7A中所示的剩余空間710)可以由覆蓋第二層712的第三層714填充。依照各個實施例，第一層408可以例如通過使用共形沉積工藝而形成為具有小的厚度(例如從大約1nm到大約10nm的范圍內(nèi)的厚度，例如從大約20nm到大約50nm的范圍內(nèi)的厚度)。依照各個實施例，第二層712可以例如通過使用CVD工藝(如上面所描述的)而形成為具有更大的厚度(例如從10nm到IMm的范圍內(nèi)，例如從大約40nm到大約200nm,例如從大約80nm到大約160nm的范圍內(nèi)的厚度，例如依照一個實施例大約10nm或者依照另一個實施例大于10nm的層厚度)。依照各個實施例，第二層712可以通過第一層408的熱氧化，例如通過形成高溫氧化物，例如在第一層408包括硅(例如多晶體硅)的情況下通過形成高溫氧化硅而生長。依照各個實施例，第二層712和第三層714可以包括電絕緣材料。依照各個實施例，第二層712和第三層714可以氧化物層，例如氧化硅層，或者氮化物層，例如氮化硅層。
[0110]依照各個實施例，形成附加層(例如附加層312，例如附加層412)或者所述多個附加層，例如第二層(例如第二層712)和第三層(例如第三層714)的一種或多種材料可以選自適當材料組，使得第一層(例如第一層308或408)可以在150和250中選擇性地蝕刻，其中可以部分地移除第一層，部分地暴露至少兩個鄰近結(jié)構元件的側(cè)壁。例如，依照各個實施例，第一層可以包括硅，并且所述至少一個附加層可以包括氧化硅。依照各個實施例，所述多個結(jié)構元件的表面層(例如表面層502，例如表面層602)或者所述多個結(jié)構元件(例如結(jié)構元件302a、302b和302c，例如結(jié)構元件402a、402b和402c)可以包括氧化硅，使得第一層(例如第一層308或408)可以關于結(jié)構元件和所述至少一個附加層(例如附加層312，例如附加層412，例如第二層712和第三層714)選擇性地蝕刻。
[0111]依照各個實施例，如參照圖7A所描述的第一層408的選擇性蝕刻工藝可以類似于參照前面描述的方法100和方法200的工藝得到如圖7B中所示的結(jié)構701。
[0112]依照各個實施例，由于開口(例如孔、凹口或溝槽)通常也可以稱為結(jié)構元件(例如孔陣列可以分別生成兩個鄰近孔之間的剩余材料的復雜結(jié)構)，因而必須指出的是，在參照方法100和方法200的描述中，開口(例如孔、凹口或溝槽)本身不可以被看作結(jié)構元件，但是至少一個開口(例如至少一個孔、至少一個凹口或至少一個溝槽)可以生成至少一個結(jié)構元件，其中所述至少一個結(jié)構元件可以通過鄰近開口(例如鄰近孔、鄰近凹口或鄰近溝槽)之間的剩余材料形成。在這種情況下，兩個鄰近結(jié)構元件之間的距離可以由開口(例如孔、凹口或溝槽)的橫向延伸限定，并且生成的結(jié)構元件的寬度可以由鄰近開口(例如孔、凹口或溝槽)的對應側(cè)壁之間的距離限定。依照各個實施例，如圖1中所示的110中所包括的，在載體上方和在載體中的至少一個中形成多個結(jié)構元件可以包括通過形成開口(例如孔、溝槽和凹口中的至少一個)而生成至少一個結(jié)構元件。
[0113]依照各個實施例，如參照方法100和方法200所描述的在載體上方和在載體中的至少一個中形成的多個結(jié)構元件可以包括如圖8中示例性地示出的形成多個孔。依照各個實施例，圖8示出了包括多個孔804a、804b的載體302的頂視圖801和截面802 (兩個孔804a和804b作為實例而被示出，然而，孔的數(shù)量可以大于2，并且通?？梢詾榇笥诨虻扔?的任何整數(shù))(例如在第一加工階段，如例如在方法100和200中的110或210分別被執(zhí)行之后)，其中至少一個孔(例如孔804a)可以具有第一直徑803，并且至少一個孔(例如孔804b)可以具有比第一直徑803更大的直徑805。
[0114]如圖8中所示，依照各個實施例，如上面參照方法100和方法200所描述的兩個鄰近結(jié)構元件之間的距離在這種情況下可以由孔的橫向延伸(例如如圖8中所示對應孔的直徑)限定，并且生成的結(jié)構元件(例如生成的結(jié)構元件807)的寬度可以由兩個鄰近孔的對應側(cè)壁之間的距離，例如最小距離(例如距離807a)限定(例如由第一孔804a的側(cè)壁806a與第二孔804b的側(cè)壁806b之間的距離807a限定)。依照各個實施例，如圖1中所示的方法100和圖2中所示的方法200中所包括的，在載體上方和在載體中的至少一個中形成多個結(jié)構元件可以包括通過形成至少一個孔而生成至少一個結(jié)構元件。
[0115]如通過圖8中所示的實例可以看出的，方法100和方法200也可以應用到包括多個孔的載體302上，其中至少一個孔804a可以具有第一直徑803，并且至少一個孔804b可以具有比第一直徑更大的直徑805 (例如參照方法200)，或者其中至少一個孔804a可以具有第一直徑803，并且至少一個孔804b可以具有比第一直徑803的二倍更大的直徑805(例如參照方法100)。類似地，如果如上面所描述的執(zhí)行方法100或方法200，則所述多個孔的側(cè)壁(如圖8中所示的側(cè)壁806a和806b)處的第一層的剩余材料的高度可以對于所有孔具有相同的高度，與孔的各自直徑(例如直徑803和805)無關。關于這點，依照各個實施例，通過使用如上面所描述的方法100或方法200，可以降低或者可以避免部分地覆蓋多個孔的各自側(cè)壁的結(jié)構(例如部分地移除的第一層)的形成期間的載荷效應(例如依賴于寬高比的蝕刻)。
[0116]依照各個實施例，孔(例如804a或804b)的直徑可以處于從大約5nm到大約200nm,例如大約20nm到大約150nm,例如大約60nm到大約120nm的范圍內(nèi)，或者依照一個實施例可以為大約90nm (或者依照另一個實施例大于200nm)。
[0117]依照各個實施例，如圖9中示例性地示出的，如參照方法100和方法200所描述的在載體上方和在載體中的至少一個中形成的多個結(jié)構元件可以包括形成多個凹口(或溝槽)。依照各個實施例，圖9示出了包括多個凹口(或溝槽)(如例如凹口 904a和凹口 904b)的載體302 (例如在第一加工階段，如例如在執(zhí)行了 110或210之后)的頂視圖901和截面圖902，其中至少一個凹口(例如凹口 904a)可以具有第一延伸903，并且至少一個凹口(例如凹口 904b)可以具有比第一延伸903更大的延伸905。依照各個實施例，凹口 904a的第一延伸903可以限定兩個鄰近結(jié)構元件之間的第一距離(例如結(jié)構元件302a與結(jié)構元件302b之間的第一距離903)，并且凹口 904b的延伸905 (大于第一延伸903)可以限定兩個鄰近結(jié)構元件之間的距離(例如結(jié)構元件302b與結(jié)構元件302c之間的距離905)，該距離大于第一距離(例如結(jié)構元件302a與結(jié)構元件302b之間的第一距離903)。
[0118]如圖9中所示，依照各個實施例，如上面參照方法100和方法200所描述的兩個鄰近結(jié)構元件之間的距離在這種情況下可以由凹口的橫向延伸來限定，并且相應結(jié)構元件(例如生成的結(jié)構元件302b)的寬度可以由兩個鄰近凹口的對應側(cè)壁之間的距離(例如距離907a)限定(例如由凹口 904b的側(cè)壁906a與凹口 904c的側(cè)壁906b之間的距離907a限定)。依照各個實施例，如圖1中所示的方法100和圖2中所示的方法200中包括的在載體上方和在載體中的至少一個中形成多個結(jié)構元件可以包括通過形成至少一個凹口(或溝槽)而生成至少一個結(jié)構元件。
[0119]如通過圖9中所示的實例可以看出的，方法100和方法200也可以應用到包括多個凹口(或溝槽)的載體302，其中至少一個凹口(或溝槽)可以具有第一延伸，并且至少一個凹口(或溝槽)可以具有比第一延伸更大的延伸(例如參照方法200)，或者其中至少一個凹口(或溝槽)可以具有第一延伸，并且至少一個凹口(或溝槽)可以具有比第一延伸的二倍更大的延伸(例如參照方法100)。類似地，如果如上面所描述的執(zhí)行方法100或方法200，則所述多個凹口(或溝槽)的側(cè)壁(例如側(cè)壁906a和906b)處的第一層的剩余材料的高度可以對于所有凹口(或溝槽)具有相同的高度，與凹口(或溝槽)的各自延伸(例如延伸903和905)無關。關于這點，依照各個實施例，通過使用如上面所描述的方法100或方法200，可以降低或者可以避免部分地覆蓋多個凹口(或溝槽)的各自側(cè)壁的結(jié)構(例如分別在方法100或200中的150或250之后部分地移除的第一層308或408)的形成期間的載荷效應(例如依賴于寬高比的蝕刻)。
[0120]此外，依照各個實施例，第一距離(例如距離303、403、803、903)可以處于從大約1nm到大約300nm,例如從大約20nm到大約200nm,例如從大約70nm到大約IlOnm,例如從大約80nm到大約10nm,例如大約90nm,或者例如小于90nm或者例如大于90nm的范圍內(nèi)。依照各個實施例，至少兩個鄰近結(jié)構元件可以具有比相應第一距離(例如距離303、403、803,903)更大的彼此之間的距離(例如距離305、405、805、905)，例如距離305、405、805、905可以處于從大約1nm到大約600nm,例如從大約50nm到大約500nm,例如從大約90nm到大約300nm,例如從大約170nm到大約300nm,例如小于180nm或者例如大于180nm的范圍內(nèi)。
[0121]依照各個實施例，至少兩個鄰近結(jié)構元件可以具有彼此之間的距離，該距離是兩個鄰近結(jié)構元件之間的第一距離的倍數(shù)(例如依照一些實施例三倍、五倍或者七倍于第一距離，或者依照其他實施例為第一距離的其他倍數(shù))。依照各個實施例，至少兩個鄰近結(jié)構元件可以具有彼此之間的距離，該距離是兩個鄰近結(jié)構元件之間的第一距離的三倍(例如，第一距離可以為大約90nm，并且兩個鄰近結(jié)構元件可以具有大約270nm的彼此之間的距離)。
[0122]依照各個實施例，結(jié)構元件的寬度(或者橫向延伸)可以處于從大約1nm到200nm,例如大約20nm到大約170nm,例如大約70nm到大約IlOnm,例如大約80nm到大約10nm的范圍內(nèi)，例如大約90nm。
[0123]依照各個實施例，所述多個結(jié)構元件中的至少一個結(jié)構元件可以具有與其他結(jié)構元件不同的高度。此外,依照各個實施例,至少一個開口，例如至少一個凹口、至少一個溝槽或者至少一個孔(如圖8和圖9中所示)可以具有與其他開口，例如凹口、溝槽或者孔不同的深度。結(jié)果，依照各個實施例，結(jié)構元件的側(cè)壁可以不必具有相同的大小(或者相同的面積)。
[0124]依照各個實施例，所述多個結(jié)構元件中的至少一個結(jié)構元件可以為偽結(jié)構元件，其可以在集成電路中沒有電氣功能。依照各個實施例，所述多個結(jié)構元件中的至少一個結(jié)構元件可以相對于其他結(jié)構元件不同地設計。
[0125]依照另一個實施例，第一層(例如第一層308或第一層408)可以不覆蓋至少一對鄰近結(jié)構元件之間的區(qū)塊的底部表面(例如如圖3C中所示結(jié)構元件302c和302e之間的區(qū)塊311的底部表面，或者如圖4A中所示結(jié)構元件402c和402e之間的區(qū)塊411的底部表面)。依照另一個實施例，可以在結(jié)構元件上方沉積第一層(例如第一層308或第一層408)(例如通過使用圖案化工藝)之后，將第一層(例如第一層308或第一層408)部分地從結(jié)構元件之間的區(qū)塊的底部表面(例如從如圖3C中所示結(jié)構元件302c和302e之間的區(qū)塊311的底部表面，或者從如圖4A中所示結(jié)構元件402c和402e之間的區(qū)塊411的底部表面)移除。依照另一個實施例，第一層(例如第一層308或第一層408)可以至少部分地覆蓋結(jié)構元件的側(cè)壁(例如結(jié)構元件302a-302e的側(cè)壁306a、306b，或者結(jié)構元件402a_402e的側(cè)壁406a、406b)，其中各結(jié)構元件的側(cè)壁處由第一層308的材料形成的區(qū)塊(或者至少兩個區(qū)塊)不經(jīng)由第一層308的材料彼此電連接。
[0126]依照各個實施例，如上文中關于結(jié)構元件的“表面層或者表面疊層”或者多個結(jié)構元件的“表面層”所使用的術語“表面層”可以涉及至少所述多個結(jié)構元件中的每個結(jié)構元件的上表面和側(cè)壁。
[0127]依照各個實施例，兩個鄰近結(jié)構元件的鄰近側(cè)壁處的導電第一層提供的兩個控制柵(例如兩個鄰近FinFETS的兩個鄰近控制柵)可以由于這兩個鄰近結(jié)構元件之間的第一層的剩余材料的原因而彼此電連接(例如，如例如圖5A和圖5B中所示的結(jié)構元件302b和302c之間的底部區(qū)506b可以電連接由第一層308提供的對應控制柵)。
[0128]依照另一個實施例(圖中未示出)，(例如FinFETS的)結(jié)構元件的各自側(cè)壁處的導電第一層提供的控制柵可以不通過兩個鄰近結(jié)構元件之間的第一層的剩余材料(例如如例如圖5A和圖5B中所示的通過結(jié)構元件302b和302c之間的底部區(qū)506b中的剩余材料)彼此電連接。因此，依照各個實施例，例如在可以在第一層上方形成所述至少一個附加層(例如在層308上方形成層312)之前，可以移除電連接兩個鄰近結(jié)構元件的各側(cè)壁處的兩個鄰近控制柵的兩個鄰近結(jié)構元件之間的底部區(qū)中的剩余材料(例如如例如圖5A和圖5B中所示的結(jié)構元件302b和302c之間的底部區(qū)506b中的第一層308的剩余材料)。
[0129]依照各個實施例，可以在第一層上方形成所述至少一個附加層之前，可以移除第一層的部分，使得FinFETS的柵可以彼此分開。
[0130]依照各個實施例，一種用于加工載體的方法可以包括:在載體上方和在載體中的至少一個中形成多個結(jié)構元件，其中所述多個結(jié)構元件中的至少兩個鄰近結(jié)構元件具有彼此之間的第一距離；在所述多個結(jié)構元件上方沉積第一層，該第一層具有等于所述至少兩個鄰近結(jié)構元件之間的第一距離的厚度；在第一層上方形成至少一個附加層，其中所述至少一個附加層可以覆蓋第一層的暴露表面；移除所述至少一個附加層的部分以便部分地暴露第一層；部分地移除第一層，其中所述至少兩個鄰近結(jié)構元件的至少一個側(cè)壁可以部分地暴露。
[0131]依照各個實施例，一種用于加工載體的方法可以包括:在載體上方和在載體中的至少一個中形成多個結(jié)構元件，其中所述多個結(jié)構元件中的至少兩個鄰近結(jié)構元件具有彼此之間的第一距離；在所述多個結(jié)構元件上方沉積第一層，該第一層具有小于所述至少兩個鄰近結(jié)構元件之間的第一距離的一半的厚度；在第一層上方形成至少一個附加層，其中所述至少一個附加層可以覆蓋第一層的暴露表面；移除所述至少一個附加層的部分以便部分地暴露第一層；以及部分地移除第一層，其中所述至少兩個鄰近結(jié)構元件的至少一個側(cè)壁部分地暴露。
[0132]依照各個實施例，所述多個結(jié)構元件可以在載體的主要加工表面上方形成。
[0133]依照各個實施例，所述多個結(jié)構元件可以在所述多個結(jié)構元件中的至少一個結(jié)構元件的表面處包括至少一個電絕緣層。
[0134]依照各個實施例，所述至少一個電絕緣層可以包括氧化物層。
[0135]依照各個實施例，所述多個結(jié)構元件中的至少一個結(jié)構元件可以具有鰭狀物的形狀。
[0136]依照各個實施例，所述多個結(jié)構元件中的至少一個結(jié)構元件可以為FinFET的部分。
[0137]依照各個實施例，在所述多個結(jié)構元件上方沉積第一層可以包括在所述多個結(jié)構元件上方共形地沉積第一層。
[0138]依照各個實施例，第一層可以包括至少一種導電材料。
[0139]依照各個實施例，第一層可以包括導電多晶體娃。
[0140]依照各個實施例，在第一層上方形成所述至少一個附加層可以包括使用共形沉積工藝沉積至少一層。
[0141]依照各個實施例，在第一層上方形成所述至少一個附加層可以包括使用熱氧化生長至少一層。
[0142]依照各個實施例，所述至少一個附加層可以包括與第一層的材料不同的材料。
[0143]依照各個實施例，在第一層上方形成所述至少一個附加層可以包括:在第一層上方形成至少第二層，其中第二層可以填充所述多個結(jié)構元件中的鄰近結(jié)構元件之間的剩余空間。
[0144]依照各個實施例，所述多個結(jié)構元件中的至少兩個鄰近結(jié)構元件可以具有比第一距離的二倍更大的彼此之間的距離。
[0145]依照各個實施例，所述多個結(jié)構元件中的至少兩個鄰近結(jié)構元件可以具有比第一距離的二倍更大的彼此之間的距離，其中第一層可以具有等于第一距離的厚度。
[0146]依照各個實施例，所述多個結(jié)構元件中的至少兩個鄰近結(jié)構元件(例如至少一對鄰近結(jié)構元件)可以具有彼此之間的第一距離，并且所述多個結(jié)構元件中的至少兩個鄰近結(jié)構元件(例如至少另一對鄰近結(jié)構元件)可以具有比第一距離的二倍更大的彼此之間的距離，其中第一層可以在所述多個結(jié)構元件上方形成，第一層具有等于第一距離的厚度。
[0147]依照各個實施例，形成所述至少一個附加層可以包括:在第一層上方形成第二層并且在第二層上方形成第三層，其中第二層和第三層中的至少一個可以填充所述多個結(jié)構元件中的至少兩個鄰近結(jié)構元件之間的剩余空間。
[0148]依照各個實施例，所述多個結(jié)構元件中的至少兩個鄰近結(jié)構元件可以具有彼此之間的第一距離，并且所述多個結(jié)構元件中的至少兩個鄰近結(jié)構元件可以具有比第一距離更大的彼此之間的距離。
[0149]依照各個實施例，所述多個結(jié)構元件中的至少兩個鄰近結(jié)構元件可以具有比第一距離更大的彼此之間的距離。
[0150]依照各個實施例，所述多個結(jié)構元件中的至少兩個鄰近結(jié)構元件可以具有比第一距離更大的彼此之間的距離，其中第一層可以在所述多個結(jié)構元件上方形成，第一層具有小于第一距離的一半的厚度。
[0151]依照各個實施例，所述多個結(jié)構元件中的至少兩個鄰近結(jié)構元件(例如至少一對鄰近結(jié)構元件)可以具有彼此之間的第一距離，并且所述多個結(jié)構元件中的至少兩個鄰近結(jié)構元件(例如至少另一對鄰近結(jié)構元件)可以具有比第一距離更大的彼此之間的距離，其中第一層可以在所述多個結(jié)構元件上方形成，第一層具有小于第一距離的一半的厚度。
[0152]依照各個實施例，移除所述至少一個附加層的部分以便部分地暴露第一層可以包括部分地移除所述至少一個附加層并且移除第一層的部分，使得共同的表面暴露，其中該共同的表面可以至少由所述多個結(jié)構元件的上表面(例如如參照圖3B所描述的附加地也由載體的表面)形成。依照各個實施例，通過部分地移除所述至少一個附加層并且移除第一層的部分而暴露共同的表面可以包括CMP工藝，該工藝對于所述至少一個附加層和第一層的特定材料可以是選擇性的或者非選擇性的。
[0153]依照各個實施例，一種用于加工載體的方法可以包括:在載體上方和在載體中的至少一個中形成多個結(jié)構元件，其中至少兩個鄰近結(jié)構元件可以具有彼此之間的第一距離，并且至少兩個鄰近結(jié)構元件可以具有比第一距離更大的彼此之間的距離；在載體上方沉積第一層，該第一層具有小于第一距離的一半的厚度；在沉積第一層之后利用填充材料填充鄰近結(jié)構元件之間的剩余空間；以及部分地移除第一層，其中所述多個結(jié)構元件中的至少一個結(jié)構元件的至少一個側(cè)壁可以部分地暴露。
[0154]依照各個實施例,一種用于加工載體的方法可以包括:在載體上方和在載體中的至少一個中形成多個結(jié)構元件，其中至少兩個鄰近結(jié)構元件可以具有彼此之間的第一距離，并且至少兩個鄰近結(jié)構元件可以具有比第一距離的二倍更大的彼此之間的距離；在載體上方沉積第一層，該第一層具有等于第一距離的厚度；在沉積第一層之后利用填充材料填充鄰近結(jié)構元件之間的剩余空間；以及部分地移除第一層，其中所述多個結(jié)構元件中的至少一個結(jié)構元件的至少一個側(cè)壁可以部分地暴露。
[0155]依照各個實施例，所述多個結(jié)構元件可以在所述多個結(jié)構元件中的至少一個結(jié)構元件的表面處包括至少一個電絕緣層。
[0156]依照各個實施例，填充鄰近結(jié)構元件之間的剩余空間可以包括:在第一層上方形成第二層，在第二層上方沉積第三層，其中第二層和第三層中的至少一個可以填充鄰近結(jié)構元件之間的剩余空間；以及部分地移除至少第二層和第三層的材料以便部分地暴露第一層。
[0157]依照各個實施例，在第一層上方形成第二層可以包括使用共形沉積工藝在第一層上方形成第二層。
[0158]依照各個實施例，在第二層上方形成第三層可以包括使用共形沉積工藝在第二層上方形成第三層。
[0159]依照各個實施例，第二層和第三層中的至少一個可以包括與第一層的材料不同的材料。
[0160]依照各個實施例，在第一層上方形成第二層可以包括使用高溫氧化形成第二層。
[0161]依照各個實施例，填充鄰近結(jié)構元件之間的剩余空間可以包括:在第一層上方形成第二層，其可以填充鄰近結(jié)構元件之間的剩余空間；以及部分地移除至少第二層的材料以便至少部分地暴露第一層。
[0162]依照各個實施例，在載體上方沉積第一層可以包括共形地沉積第一層。
[0163]依照各個實施例，第一層可以包括導電材料。
[0164]依照各個實施例，第一層可以包括多晶體硅。
[0165]依照各個實施例，所述多個結(jié)構元件中的至少一個結(jié)構元件可以為FinFET的至少一部分。
[0166]依照各個實施例，所述至少一個附加層可以用作用于部分地移除第一層的蝕刻掩模，其中部分地暴露所述多個結(jié)構元件的至少一個側(cè)壁。依照各個實施例，絕緣表面層(其可以是所述多個結(jié)構元件中的至少一個結(jié)構元件的部分)可以用作用于部分地移除第一層的蝕刻掩模，其中部分地暴露所述多個結(jié)構元件的至少一個側(cè)壁。
[0167]盡管特別地參照特定實施例示出并且描述了本發(fā)明，但是本領域技術人員應當理解的是，可以在不脫離如所附權利要求書所限定的本發(fā)明的精神和范圍的情況下對其做出形式和細節(jié)方面的各種變化。因此，本發(fā)明的范圍由所附權利要求書指明，并且進入權利要求書等效物的含義和范圍內(nèi)的所有變化因此都預期包含在內(nèi)。
【權利要求】
1.一種用于加工載體的方法，該方法包括: 在載體上方和在載體中的至少一個中形成多個結(jié)構元件，其中所述多個結(jié)構元件中的至少兩個鄰近結(jié)構元件具有彼此之間的第一距離； 在所述多個結(jié)構元件上方沉積第一層，該第一層具有等于所述至少兩個鄰近結(jié)構元件之間的第一距離的厚度； 在第一層上方形成至少一個附加層，其中所述至少一個附加層覆蓋第一層的暴露表面； 移除所述至少一個附加層的部分以便部分地暴露第一層； 部分地移除第一層，其中部分地暴露所述至少兩個鄰近結(jié)構元件的至少一個側(cè)壁。
2.權利要求1的方法，其中 所述多個結(jié)構元件中的至少兩個鄰近結(jié)構元件具有比第一距離的二倍更大的彼此之間的距離。
3.權利要求1的方法， 所述多個結(jié)構元件在所述多個結(jié)構元件中的至少一個結(jié)構元件的表面處包括至少一個電絕緣層。
4.權利要求3的方法，其中 所述至少一個電絕緣層包括氧化物層。
5.權利要求1的方法，其中 所述多個結(jié)構元件中的至少一個結(jié)構元件具有鰭狀物的形狀。
6.權利要求1的方法，其中 所述多個結(jié)構元件中的至少一個結(jié)構元件為FinFET的部分。
7.權利要求1的方法，其中在所述多個結(jié)構元件上方沉積第一層包括在所述多個結(jié)構元件上方共形地沉積第一層。
8.權利要求1的方法，其中 第一層包括導電材料。
9.權利要求1的方法，其中 第一層包括導電多晶體娃。
10.權利要求1的方法，其中 形成所述至少一個附加層包括使用共形沉積工藝沉積至少一層。
11.權利要求1的方法，其中 形成所述至少一個附加層包括使用高溫氧化生長至少一層。
12.權利要求1的方法，其中 所述至少一個附加層包括與第一層的材料不同的材料。
13.權利要求1的方法，其中 形成所述至少一個附加層包括: 在第一層上方形成至少第二層， 其中第二層填充所述多個結(jié)構元件中的鄰近結(jié)構元件之間的剩余空間。
14.一種用于加工載體的方法，該方法包括: 在載體上方和在載體中的至少一個中形成多個結(jié)構元件，其中所述多個結(jié)構元件中的至少兩個鄰近結(jié)構元件具有彼此之間的第一距離； 在所述多個結(jié)構元件上方沉積第一層，該第一層具有小于所述至少兩個鄰近結(jié)構元件之間的第一距離的一半的厚度； 在第一層上方形成至少一個附加層，其中所述至少一個附加層覆蓋第一層的暴露表面； 移除所述至少一個附加層的部分以便部分地暴露第一層； 部分地移除第一層，其中部分地暴露所述至少兩個鄰近結(jié)構元件的至少一個側(cè)壁。
15.權利要求14的方法，其中 所述多個結(jié)構元件中的至少兩個鄰近結(jié)構元件具有比第一距離更大的彼此之間的距離。
16.權利要求14的方法， 所述多個結(jié)構元件在所述多個結(jié)構元件中的至少一個結(jié)構元件的表面處包括至少一個電絕緣層。
17.權利要求16的方法，其中 所述至少一個電絕緣層包括氧化物層。
18.權利要求14的方法，其中 所述多個結(jié)構元件中的至少一個結(jié)構元件具有鰭狀物的形狀。
19.權利要求14的方法，其中 所述多個結(jié)構元件中的至少一個結(jié)構元件為FinFET的部分。
20.權利要求14的方法，其中 在所述多個結(jié)構元件上方沉積第一層包括在所述多個結(jié)構元件上方共形地沉積第一層。
21.權利要求14的方法，其中 第一層包括導電材料。
22.權利要求14的方法，其中 形成所述至少一個附加層包括使用共形沉積工藝沉積至少一層。
23.權利要求14的方法，其中 形成所述至少一個附加層包括使用高溫氧化生長至少一層。
24.權利要求14的方法，其中 所述至少一個附加層包括與第一層的材料不同的材料。
25.權利要求14的方法，其中 形成所述至少一個附加層包括: 在第一層上方形成第二層， 在第二層上方形成第三層， 其中第二層和第三層中的至少一個填充所述多個結(jié)構元件中的鄰近結(jié)構元件之間的剩余空間。
【文檔編號】H01L21/336GK104051274SQ201410096705
【公開日】2014年9月17日 申請日期:2014年3月17日 優(yōu)先權日:2013年3月15日
【發(fā)明者】M.倫克, S.特根 申請人:英飛凌科技德累斯頓有限責任公司