一種多晶硅發(fā)射極BiCMOS工藝中減小發(fā)射極電阻的NPN管結(jié)構(gòu)的制作方法
【專利摘要】本實(shí)用新型公開了一種多晶硅發(fā)射極BiCMOS工藝中減小發(fā)射極電阻的NPN管結(jié)構(gòu)，在已經(jīng)成形的縱向NPN管發(fā)射極的復(fù)合柵結(jié)構(gòu)多晶硅表面，注入N+擴(kuò)散區(qū)的摻雜雜質(zhì)，注入?yún)^(qū)的尺寸大于等于BiCMOS工藝的光刻特征尺寸。本實(shí)用新型在不增加制造成本和犧牲器件性能的前提下，大大減小多晶硅發(fā)射極縱向NPN三極管的發(fā)射極電阻，且能夠讓發(fā)射極電阻隨著發(fā)射區(qū)面積的增加而呈線性降低。本實(shí)用新型可以有效的起到簡(jiǎn)化模擬電路設(shè)計(jì)，提高電路性能，提高產(chǎn)品競(jìng)爭(zhēng)力的作用。
【專利說明】—種多晶硅發(fā)射極B i CMOS工藝中減小發(fā)射極電阻的NPN管結(jié)構(gòu)
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型公開了一種多晶硅發(fā)射極BiCMOS工藝中減小發(fā)射極電阻的NPN管結(jié)構(gòu)，涉及半導(dǎo)體制造【技術(shù)領(lǐng)域】。
【背景技術(shù)】
[0002]目前在主流的高速高性能BiCMOS工藝中，廣泛使用了多晶硅發(fā)射極縱向NPN三極管，以滿足對(duì)高工作頻率、高增益、低噪聲特性的器件需求。在這些BiCMOS工藝中，多晶硅不僅僅做縱向NPN三極管的發(fā)射極，也做為CMOS器件的柵極。多晶硅通常采用多晶硅一硅化物一多晶硅的復(fù)合柵結(jié)構(gòu)，以實(shí)現(xiàn)更小的多晶連線電阻。
[0003]多晶硅發(fā)射極縱向NPN三極管相對(duì)于常規(guī)注入發(fā)射極縱向NPN三極管，在提高工作頻率、增益、噪聲特性的同時(shí)，由于其發(fā)射區(qū)多晶硅和單晶硅界面間薄自然氧化層和多晶硅一硅化物一多晶硅間界面態(tài)的存在，使其發(fā)射極電阻相比常規(guī)注入發(fā)射極結(jié)構(gòu)會(huì)有f 2倍的增加。例如當(dāng)發(fā)射區(qū)面積為2 um X 2um時(shí)，常規(guī)注入發(fā)射極縱向NPN三極管的發(fā)射極電阻約為20-50歐姆，而典型的0.5um BiCMOS工藝中多晶硅發(fā)射極縱向NPN三極管的發(fā)射極電阻約為200-300歐姆，且當(dāng)發(fā)射區(qū)面積增加時(shí)，發(fā)射極電阻并不減小，這將給電路設(shè)計(jì)帶來極大的困難。
實(shí)用新型內(nèi)容
[0004]本實(shí)用新型所要解決的技術(shù)問題是:針對(duì)現(xiàn)有技術(shù)的缺陷，提供一種多晶硅發(fā)射極BiCMOS工藝中減小發(fā)射極電阻的NPN管結(jié)構(gòu)，對(duì)NPN三極管結(jié)構(gòu)稍作改動(dòng)，通過對(duì)已經(jīng)成形的縱向NPN管發(fā)射極的復(fù)合柵結(jié)構(gòu)多晶硅表面，用N+擴(kuò)散區(qū)的摻雜雜質(zhì)注入的方式，將發(fā)射極電阻減小到原來的的 1/4左右，且發(fā)射極電阻隨著發(fā)射區(qū)面積的增加而呈線性降低。
[0005]本實(shí)用新型為解決上述技術(shù)問題采用以下技術(shù)方案:
[0006]一種多晶硅發(fā)射極BiCMOS工藝中減小發(fā)射極電阻的NPN管結(jié)構(gòu)，最底層為P襯底片，P襯底片上端為N埋層和P埋層，P埋層設(shè)置于N埋層的左右兩端，P埋層的上端為P阱，N埋層的上端為NPN三極管區(qū)域，P阱的上端與NPN三極管區(qū)域之間設(shè)置為場(chǎng)區(qū)；在NPN三極管區(qū)域上，N sinker擴(kuò)散區(qū)、第一 N+擴(kuò)散區(qū)、第一接觸孔依次連接，作為NPN三極管集電極的引出端；在NPN三極管區(qū)域上還設(shè)置有作為NPN三極管基區(qū)的P base擴(kuò)散區(qū)，P base擴(kuò)散區(qū)的一端設(shè)置有P+擴(kuò)散區(qū)，P+擴(kuò)散區(qū)和第二接觸孔相連作為NPN三極管基極的引出端；P base擴(kuò)散區(qū)上端還設(shè)置有復(fù)合柵結(jié)構(gòu)的N型摻雜多晶硅，N型摻雜多晶硅的兩端為SPACE側(cè)墻，所述N型摻雜多晶硅由下至上依次包括重?fù)诫s多晶硅、鎢硅、多晶硅，在重?fù)诫s多晶硅的下端和Pbase擴(kuò)散區(qū)之間設(shè)置有發(fā)射區(qū)窗口，在復(fù)合柵結(jié)構(gòu)的N型摻雜多晶硅的上端注入N型雜質(zhì)，形成一層第二 N+擴(kuò)散區(qū)，復(fù)合柵結(jié)構(gòu)的N型摻雜多晶硅和第三接觸孔相連，作為NPN三極管發(fā)射極的引出端。[0007]作為本實(shí)用新型的進(jìn)一步優(yōu)選方案，所述第二 N+擴(kuò)散區(qū)被復(fù)合柵結(jié)構(gòu)的N型摻雜多晶娃的上表面所包裹。
[0008]作為本實(shí)用新型的進(jìn)一步優(yōu)選方案，所述第二 N+擴(kuò)散區(qū)的面積尺寸大于或等于BiCMOS工藝的光刻特征尺寸。
[0009]作為本實(shí)用新型的進(jìn)一步優(yōu)選方案，所述第一、第二、第三接觸孔內(nèi)均設(shè)置金屬布線，集電極、基極、發(fā)射極的引出端與金屬布線形成歐姆接觸。
[0010]作為本實(shí)用新型的進(jìn)一步優(yōu)選方案，所述NPN三極管區(qū)域的外形結(jié)構(gòu)為隔離的N型外延島。
[0011]本實(shí)用新型采用以上技術(shù)方案與現(xiàn)有技術(shù)相比，具有以下技術(shù)效果:在不增加制造成本和犧牲器件性能的前提下，使用本實(shí)用新型所公開的結(jié)構(gòu)可以大大減小多晶硅發(fā)射極縱向NPN三極管的發(fā)射極電阻，簡(jiǎn)化模擬電路設(shè)計(jì)，提高電路性能，提高產(chǎn)品競(jìng)爭(zhēng)力。
【專利附圖】

【附圖說明】
[0012]圖1是本實(shí)用新型所公開的多晶硅發(fā)射極BiCMOS工藝中減小發(fā)射極電阻的NPN管結(jié)構(gòu)的示意圖，
[0013]其中:1.Ρ襯底片，2.N埋層，3.P埋層，4.P阱，5.場(chǎng)區(qū)，6.N sinker擴(kuò)散區(qū)，7.Pbase擴(kuò)散區(qū)，8.發(fā)射區(qū)窗口，9-1.重?fù)诫s多晶硅，9-2.鎢硅，9-3.多晶硅，10.SPACE側(cè)墻，
11.第一 N+擴(kuò)散區(qū)，12.P+擴(kuò)散區(qū)，13.接觸孔，14.復(fù)合柵結(jié)構(gòu)N型摻雜多晶硅表面的第二N+擴(kuò)散區(qū)。
【具體實(shí)施方式】
[0014]本實(shí)用新型實(shí)施例之一的具體結(jié)構(gòu)為:在P襯底片上表面的NPN三極管區(qū)域是一個(gè)隔離的N型外延島，外延島下面是N型埋層，一起構(gòu)成NPN三極管的集電極。N型外延上表面有兩個(gè)有源區(qū):一個(gè)由N sinker擴(kuò)散區(qū)、N+擴(kuò)散區(qū)和N型埋層相連，N+擴(kuò)散區(qū)通過接觸孔和金屬布線形成歐姆接觸，做為集電極的引出端。另外一個(gè)有源區(qū)包括一層很淡的Pbase擴(kuò)散區(qū)，形成NPN三極管的基區(qū)。第二有源區(qū)內(nèi)部有一小塊區(qū)域(發(fā)射區(qū)窗口)表面的二氧化硅是被去掉的，并被復(fù)合柵結(jié)構(gòu)N型摻雜多晶硅包圍。復(fù)合柵結(jié)構(gòu)N型摻雜多晶硅中所摻雜的N型雜質(zhì)透過薄的多晶硅自然氧化層擴(kuò)散到下面的有源區(qū)中形成很薄的N+擴(kuò)散區(qū)，復(fù)合柵結(jié)構(gòu)N型摻雜多晶硅、薄的多晶硅自然氧化層和很薄的N+擴(kuò)散區(qū)共同組成NPN三極管的發(fā)射區(qū)；復(fù)合柵結(jié)構(gòu)N型摻雜多晶硅通過接觸孔和金屬布線形成歐姆接觸，做為發(fā)射極的引出端。在P base擴(kuò)散區(qū)的一端設(shè)置P+擴(kuò)散區(qū)，P+擴(kuò)散區(qū)通過接觸孔和金屬布線形成歐姆接觸，做為基極的引出端。
[0015]本實(shí)用新型中，P+擴(kuò)散區(qū)同時(shí)形成了 BiCMOS工藝中PMOS器件的源、漏。N+擴(kuò)散區(qū)同時(shí)形成了 BiCMOS工藝中NMOS器件的源、漏和縱向NPN三極管集電極所需要的N+擴(kuò)散區(qū)。復(fù)合柵結(jié)構(gòu)N型摻雜多晶硅的上表面區(qū)域注入N型雜質(zhì)的面積越大，發(fā)射極電阻減小的效果越大，基極一端的P+擴(kuò)散區(qū)注入到復(fù)合柵結(jié)構(gòu)N型摻雜多晶硅表面的區(qū)域需要盡量小。
[0016]下面結(jié)合附圖對(duì)本實(shí)用新型的技術(shù)方案做進(jìn)一步的詳細(xì)說明:
[0017]本實(shí)用新型的結(jié)構(gòu)示意圖如圖1所示，一種多晶硅發(fā)射極BiCMOS工藝中減小發(fā)射極電阻的NPN管結(jié)構(gòu)，最底層為P襯底片，P襯底片上端為N埋層和P埋層，P埋層設(shè)置于N埋層的左右兩端，P埋層的上端為P阱，N埋層的上端為NPN三極管區(qū)域，P阱的上端與NPN三極管區(qū)域之間設(shè)置為場(chǎng)區(qū)；在NPN三極管區(qū)域上，N sinker擴(kuò)散區(qū)、第一 N+擴(kuò)散區(qū)、第一接觸孔依次連接，作為集電極的引出端；在NPN三極管區(qū)域上還設(shè)置有P base擴(kuò)散區(qū)，Pbase擴(kuò)散區(qū)作為NPN三極管的基區(qū)，P base擴(kuò)散區(qū)的一端設(shè)置有P+擴(kuò)散區(qū)，P+擴(kuò)散區(qū)和第二接觸孔相連作為基極的引出端；P base擴(kuò)散區(qū)上端還設(shè)置有復(fù)合柵結(jié)構(gòu)的N型摻雜多晶硅，復(fù)合柵結(jié)構(gòu)的N型摻雜多晶硅的兩端為SPACE側(cè)墻，復(fù)合柵結(jié)構(gòu)的N型摻雜多晶硅由下至上依次包括重?fù)诫s多晶硅、鎢硅、多晶硅，重?fù)诫s多晶硅的下端和Pbase擴(kuò)散區(qū)之間設(shè)置發(fā)射區(qū)窗口，多晶硅的上端部分區(qū)域注入N型雜質(zhì)，形成一層第二 N+擴(kuò)散區(qū)，復(fù)合柵結(jié)構(gòu)的N型摻雜多晶硅和第三接觸孔相連，作為發(fā)射極的引出端。
[0018]在實(shí)際的制造過程中，為了使本實(shí)用新型所公開的NPN三極管結(jié)構(gòu)不影響現(xiàn)有的縱向NPN三極管器件性能，所述第二 N+擴(kuò)散區(qū)被復(fù)合柵結(jié)構(gòu)的N型摻雜多晶硅的上表面所包裹。所述第二 N+擴(kuò)散區(qū)的面積尺寸大于或等于BiCMOS工藝的光刻特征尺寸，N型摻雜多晶硅包住第二 N+擴(kuò)散區(qū)的尺寸大于或等于光刻套準(zhǔn)精度。
[0019]經(jīng)過實(shí)際數(shù)據(jù)測(cè)試，本實(shí)用新型可以將發(fā)射極電阻減小到原來的的1/4左右。例如，對(duì)一發(fā)射區(qū)面積為0.6 umX 0.6um多晶硅發(fā)射極縱向NPN，采用本實(shí)用新型可以使發(fā)射極電阻從原來 的約200-300歐姆減小到50-80歐姆。
【權(quán)利要求】
1.一種多晶硅發(fā)射極BiCMOS工藝中減小發(fā)射極電阻的NPN管結(jié)構(gòu)，最底層為P襯底片，P襯底片上端為N埋層和P埋層，P埋層設(shè)置于N埋層的左右兩端，P埋層的上端為P阱，N埋層的上端為NPN三極管區(qū)域，P阱的上端與NPN三極管區(qū)域之間設(shè)置為場(chǎng)區(qū)； 在NPN三極管區(qū)域上，N sinker擴(kuò)散區(qū)、第一 N+擴(kuò)散區(qū)、第一接觸孔依次連接，作為NPN三極管集電極的引出端；在NPN三極管區(qū)域上還設(shè)置有作為NPN三極管基區(qū)的P base擴(kuò)散區(qū)，P base擴(kuò)散區(qū)的一端設(shè)置有P+擴(kuò)散區(qū)，P+擴(kuò)散區(qū)和第二接觸孔相連作為NPN三極管基極的引出端；P base擴(kuò)散區(qū)上端還設(shè)置有復(fù)合柵結(jié)構(gòu)的N型摻雜多晶硅，N型摻雜多晶硅的兩端為SPACE側(cè)墻，所述N型摻雜多晶硅由下至上依次包括重?fù)诫s多晶硅、鎢硅、多晶硅，在重?fù)诫s多晶硅的下端和Pbase擴(kuò)散區(qū)之間設(shè)置有發(fā)射區(qū)窗口，其特征在于:在復(fù)合柵結(jié)構(gòu)的N型摻雜多晶硅的上端注入N型雜質(zhì)，形成一層第二 N+擴(kuò)散區(qū)，復(fù)合柵結(jié)構(gòu)的N型摻雜多晶硅和第三接觸孔相連，作為NPN三極管發(fā)射極的引出端。
2.如權(quán)利要求1所述的一種多晶硅發(fā)射極BiCMOS工藝中減小發(fā)射極電阻的NPN管結(jié)構(gòu)，其特征在于:所述第二 N+擴(kuò)散區(qū)被復(fù)合柵結(jié)構(gòu)的N型摻雜多晶硅的上表面所包裹。
3.如權(quán)利要求1所述的一種多晶硅發(fā)射極BiCMOS工藝中減小發(fā)射極電阻的NPN管結(jié)構(gòu)，其特征在于:所述第二 N+擴(kuò)散區(qū)的面積尺寸大于或等于BiCMOS工藝的光刻特征尺寸。
4.如權(quán)利要求1所述的一種多晶硅發(fā)射極BiCMOS工藝中減小發(fā)射極電阻的NPN管結(jié)構(gòu)，其特征在于:所述第一、第二、第三接觸孔內(nèi)均設(shè)置金屬布線，集電極、基極、發(fā)射極的引出端與金屬布線形成歐姆接觸。
5.如權(quán)利要求1所述的一種多晶硅發(fā)射極BiCMOS工藝中減小發(fā)射極電阻的NPN管結(jié)構(gòu)，其特征在于:所述NPN三極管區(qū)域的外形結(jié)構(gòu)為隔離的N型外延島。
【文檔編號(hào)】H01L29/732GK203589039SQ201320638491
【公開日】2014年5月7日 申請(qǐng)日期:2013年10月16日 優(yōu)先權(quán)日:2013年10月16日
【發(fā)明者】朱光榮, 張煒 申請(qǐng)人:無錫市晶源微電子有限公司