硅鐿量子級聯(lián)和pin混合發(fā)光管的制作方法
【專利摘要】本實(shí)用新型公開了一種硅鐿量子級聯(lián)和PIN混合發(fā)光管，包括單晶硅基層，在單晶硅基層上設(shè)有P型Si層或N型Si層，在P型Si層上設(shè)有硅鐿量子級聯(lián)薄膜，硅鐿量子級聯(lián)薄膜是由兩層以上的鐿膜，并在鐿膜之間交替硅層組成；在硅鐿量子級聯(lián)薄膜的最頂部設(shè)有N型Si層，在頂部的N型Si層上設(shè)有透明電極薄膜；P型Si層通過電極引出后與電源的正極連接，N型Si層通過電極膜層引出后與電源的負(fù)極連接。本實(shí)用新型形成硅半導(dǎo)體能帶中的局域態(tài)子帶結(jié)構(gòu)，構(gòu)成四能級系統(tǒng)，其中的兩組局域態(tài)子帶能級之間可以形成粒子數(shù)反轉(zhuǎn)，產(chǎn)生強(qiáng)發(fā)光乃至激射，能在1400nm到1600nm光通信波段實(shí)現(xiàn)了LED發(fā)光，并且成本低廉，使用效果好。
【專利說明】硅鐿量子級聯(lián)和PIN混合發(fā)光管
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及一種納米光子材料與器件【技術(shù)領(lǐng)域】，尤其是一種硅鐿量子級聯(lián)和PIN混合發(fā)光管。
【背景技術(shù)】
[0002]目前，我們正處于后信息時代，其特點(diǎn)是由電子信息階段過渡到光子信息階段，現(xiàn)在已經(jīng)完成以光子為信息載體的轉(zhuǎn)換過程，如已經(jīng)實(shí)現(xiàn)全光的光纖通信和光通信。當(dāng)今的發(fā)展進(jìn)入芯片上的光電子集成與芯片級的全光化，這是實(shí)現(xiàn)光量子信息處理和光量子信息計(jì)算的關(guān)鍵，而作出硅芯片上的用于光互聯(lián)的光源與傳播節(jié)點(diǎn)是一項(xiàng)瓶頸性的工作。
[0003]眾所周知，建立在硅基上的微電子信息產(chǎn)業(yè)高度發(fā)達(dá)，但是受尺寸與功耗的限制，摩爾定律已經(jīng)到了適用范圍的極限。科學(xué)家們試圖在硅基上建立起全新的光量子信息處理系統(tǒng)，取代現(xiàn)在的微電子信息系統(tǒng)，實(shí)現(xiàn)信息時代革命性的跨越。這里，我們要解決幾個關(guān)鍵性的問題，一是在什么材料上建立光量子信息處理系統(tǒng)，有些材料特別是半導(dǎo)體材料的光學(xué)性質(zhì)很好(例如砷化鎵半導(dǎo)體材料)，但是硅材料有很好的基礎(chǔ)且屬于環(huán)保材料，所以最終選擇在硅基上建立光量子信息處理系統(tǒng)。二是需要改進(jìn)硅材料的光學(xué)性質(zhì)，我們知道單晶硅的間接帶隙結(jié)構(gòu)致使硅材料的發(fā)光效率很低，而改進(jìn)硅材料的光學(xué)性質(zhì)的途徑主要是采用能帶工程，制備硅的低維納米結(jié)構(gòu)獲取準(zhǔn)直接帶隙結(jié)構(gòu)，如納米硅、多孔硅、鍺硅應(yīng)變層和納米氧化娃等材料。
[0004]令人振奮的是2000年L.Pavesi研究小組的工作實(shí)現(xiàn)了氧化硅中鑲嵌納米硅結(jié)構(gòu)的光致發(fā)光的光學(xué)增益，這奠定了電泵浦和光泵浦全硅基相干光源的基礎(chǔ)。但是，歸納起來，國內(nèi)外近十年的研究工作仍存在問題:在上述材料的制備中存在諸多的不足，如多孔硅不易保存、發(fā)光不穩(wěn)定，納米硅和鍺硅應(yīng)變層的制備成本高(傳統(tǒng)的分子束外延(MBE)方法和化學(xué)氣相沉積(CVD)方法)、不易產(chǎn)業(yè)化等。
實(shí)用新型內(nèi)容
[0005]本實(shí)用新型的目的是:提供一種硅鐿量子級聯(lián)和PIN混合發(fā)光管，它在1400nm到1600nm光通信波段實(shí)現(xiàn)了 LED發(fā)光，以克服現(xiàn)有技術(shù)的不足。
[0006]本實(shí)用新型是這樣實(shí)現(xiàn)的:硅鐿量子級聯(lián)和PIN混合發(fā)光管，包括單晶硅基層，在單晶硅基層上設(shè)有P型Si層或N型Si層，在P型Si層上設(shè)有硅鐿量子級聯(lián)薄膜，硅鐿量子級聯(lián)薄膜是由兩層以上的鐿膜，并在鐿膜之間交替硅層組成；在硅鐿量子級聯(lián)薄膜的最頂部設(shè)有N型Si層，在頂部的N型Si層上設(shè)有透明電極ITO薄膜；P型Si層通過金屬電極引出后與電源的正極連接，N型Si層通過電極ITO膜層引出后與電源的負(fù)極連接。
[0007]所述硅鐿量子級聯(lián)薄膜的厚度為10?lOOnm。
[0008]金屬電極處于P型Si層頂部的一側(cè)。金屬電極采用同側(cè)引出的結(jié)構(gòu)。
[0009]用于加工硅鐿量子級聯(lián)薄膜的脈沖激光刻蝕的激光參數(shù)是，波長1064nm、脈寬60?100納秒、重復(fù)率800?1200次/秒；用于加工硅鐿量子級聯(lián)薄膜的脈沖激光淀積的激光參數(shù)是，波長355nm、脈寬80?100納秒、重復(fù)率1000?2000次/秒。
[0010]本實(shí)用新型提出與設(shè)計(jì)一種硅鐿量子級聯(lián)與PIN混合結(jié)構(gòu)，它能夠形成硅半導(dǎo)體能帶中的局域態(tài)子帶結(jié)構(gòu)，構(gòu)成四能級系統(tǒng)，其中的兩組局域態(tài)子帶能級之間可以形成粒子數(shù)反轉(zhuǎn)，產(chǎn)生強(qiáng)發(fā)光乃至激射。根據(jù)該方法制備獲得的硅鐿量子級聯(lián)和PIN混合發(fā)光管能在1400nm到1600nm光通信波段實(shí)現(xiàn)了 LED發(fā)光，并且其制備方法簡單，易于產(chǎn)業(yè)化，成本低廉，使用效果好。
【專利附圖】

【附圖說明】
[0011]圖1為實(shí)施例的產(chǎn)品結(jié)構(gòu)示意圖；
[0012]圖2為實(shí)施例的產(chǎn)品發(fā)光譜圖；
[0013]圖3為實(shí)施例的硅鐿量子級聯(lián)和PIN混合結(jié)構(gòu)對應(yīng)的能級圖。
【具體實(shí)施方式】
[0014]本實(shí)用新型的實(shí)施例:硅鐿量子級聯(lián)和PIN混合發(fā)光管的結(jié)構(gòu)如圖1所示，包括單晶硅基層I，在單晶硅基層I上設(shè)有P型Si層2，在P型Si層2上設(shè)有硅鐿量子級聯(lián)薄膜，硅鐿量子級聯(lián)薄膜的厚度為50nm，硅鐿量子級聯(lián)薄膜是由兩層鐿層4，并在鐿層4之間交替一層硅層5組成；在硅鐿量子級聯(lián)薄膜的最頂部設(shè)有N型Si層3，在頂部的N型Si層3上設(shè)有透明電極薄膜6 ;P型Si層2通過金屬電極8 (采用金Au作為電極)引出后與電源7的正極連接，金屬電極8處于P型Si層2頂部的一側(cè)，N型Si層3通過透明薄膜ITO電極6引出后與電源7的負(fù)極連接。
[0015]硅鐿量子級聯(lián)和PIN混合發(fā)光管的制備:對單晶硅片進(jìn)行P型摻雜，使其形成電阻率2?20歐.厘米的摻雜硅片，用氫氟酸除去表面在空氣中形成的氧化硅層，并用酒精和去離子水清潔表面；采用脈沖激光刻蝕與脈沖激光淀積的全光子方法對摻雜硅片進(jìn)行加工，在單晶硅基層I上制備P型Si層2 ;在單晶硅基層I上的P型Si層2上制備硅鐿量子級聯(lián)薄膜；硅鐿量子級聯(lián)薄膜的制備具體步驟是，a)采用脈沖激光淀積的方法在單晶硅基層I上的P型Si層2上制備一層鐿層4 ;b)采用脈沖激光刻蝕與脈沖激光淀積的全光子方法對單晶硅片進(jìn)行加工，在鐿層4上制備一層硅層5 ；c)在硅層5上采用脈沖激光淀積的方法制備一層鐿層4，如此往復(fù)制備獲得硅鐿量子級聯(lián)薄膜；在硅鐿量子級聯(lián)薄膜的頂部制備獲得N型Si層3 ;將在硅鐿量子級聯(lián)薄膜的頂部制備好N型Si層3的產(chǎn)品放入高溫退火爐，在氮?dú)夥諊?，保?000°C高溫退火300秒，自然冷卻至室溫后再次放入高溫退火爐，在氧氣氛圍條件下，保持1000°C高溫退火150秒；在頂部的N型Si層3上采用脈沖激光淀積的方法制備一層透明電極薄膜6 ;在P型Si層2及N型Si層3上分別引出電極，將P型Si層2通過金屬電極8連接在電源7的正極上，將N型Si層3通過電極連接在電源7的負(fù)極上；上述各步驟中，采用脈沖激光刻蝕與脈沖激光淀積的全光子方法具體是，用1064nm、脈寬60?100納秒、重復(fù)率800?1200次/秒的脈沖激光束作為脈沖激光刻蝕的激光，調(diào)節(jié)其功率密度至產(chǎn)生白色等離子體輝光，在氮?dú)夥諊杏谜{(diào)節(jié)好的脈沖激光束作用樣品5?9秒；再用355nm、脈寬80?100納秒、重復(fù)率1000?2000次/秒的脈沖激光束作為脈沖激光淀積的激光，在氮?dú)夥諊凶髅}沖激光淀積；
[0016]實(shí)施例中，硅鐿量子級聯(lián)和PIN混合發(fā)光管在1400nm到1600nm光通信波段的LED發(fā)光，電泵浦參量范圍:電壓:3-10V，電流:0.6A-1.6A。LED發(fā)光最大功率:100mW。其發(fā)光譜如圖2所示。
[0017]實(shí)施例中實(shí)現(xiàn)脈沖激光刻蝕與脈沖激光淀積的全光子方法所采用的儀器為 申請人:之前已獲專利授權(quán)(專利號為:ZL.201220093380.4)的設(shè)備。
[0018]實(shí)施例的方案是P型Si層2在底部，N型Si層3在頂部，但本領(lǐng)域的技術(shù)人員都知道，將P型Si層2與N型Si層3的位置交換也是可以實(shí)現(xiàn)的，但是，無論P(yáng)型Si層2與N型Si層3的位置如何排布，P型Si層2都是連接電源7的正極，而N型Si層3則都是連接在電源7的負(fù)極上。
【權(quán)利要求】
1.一種硅鐿量子級聯(lián)和PIN混合發(fā)光管，包括單晶硅基層(1)，其特征在于:在單晶硅基層(I)上設(shè)有P型Si層(2)或N型Si層(3)，在P型Si層(2)上設(shè)有硅鐿量子級聯(lián)薄膜，硅鐿量子級聯(lián)薄膜是由兩層以上的鐿膜(4)，并在鐿膜(4)之間交替硅層(5)組成；在硅鐿量子級聯(lián)薄膜的最頂部設(shè)有N型Si層(3)，在頂部的N型Si層(3)上設(shè)有透明電極ITO薄膜(6) ；P型Si層(2)通過金屬電極(8)引出后與電源(7)的正極連接，N型Si層(3)通過電極ITO膜層(6)引出后與電源(7)的負(fù)極連接。
2.根據(jù)權(quán)利要求1所述的硅鐿量子級聯(lián)和PIN混合發(fā)光管，其特征在于:所述的硅鐿量子級聯(lián)薄膜的厚度為10?lOOnm。
3.根據(jù)權(quán)利要求1所述的硅鐿量子級聯(lián)和PIN混合發(fā)光管，其特征在于:金屬電極(8)處于P型Si層(2)頂部的一側(cè)。
【文檔編號】H01L33/42GK203631585SQ201320516723
【公開日】2014年6月4日 申請日期:2013年8月23日 優(yōu)先權(quán)日:2013年8月23日
【發(fā)明者】黃偉其 申請人:貴州大學(xué)