半導體裝置的硅穿孔雙向修補電路的制作方法
【專利摘要】一種半導體裝置的硅穿孔雙向修補電路。硅穿孔雙向修補電路包括：第一及第二雙向開關以及至少兩個傳輸路徑模塊。第一及第二雙向開關依據切換信號或反相切換信號以決定導引第一芯片或第二芯片的輸入信號到各個傳輸路徑模塊的兩端的其中一個。每個傳輸路徑模塊包括至少兩個數據路徑電路及對應的硅穿孔。各個數據路徑電路包括：輸入驅動電路、短路偵測電路以及漏電流消除電路。短路偵測電路偵測直通硅晶穿孔是否與硅基板發(fā)生短路，并產生短路偵測輸出信號。漏電流消除電路依據短路偵測輸出信號以避免由第一準位電壓所產生的漏電流流入硅基板。
【專利說明】半導體裝置的硅穿孔雙向修補電路
【技術領域】
[0001]本發(fā)明涉及一種芯片堆迭技術，且特別涉及一種半導體裝置的硅穿孔(ThroughSilicon Via ；TSV)雙向修補電路。
【背景技術】
[0002]由于集成電路(Integrated Circuit ;IC)中晶體管數量的不斷增加，因而增加了芯片的使用面積，使得信號的延遲時間(Delay Time)和功率消耗(Power Consumption)變得更加嚴重。為了改善嚴重的延遲與功率消耗等問題，三維芯片(Three Dimension IC;3DIC)堆迭技術是有效且目前正積極研發(fā)的解決方法，其將多顆芯片進行立體空間的垂直迭合，不同芯片之間利用貫穿硅基板的直通硅晶穿孔(TSV)結構以傳遞信號與電源電壓，達到尺寸精簡的最佳效益。
[0003]3DIC的制程技術主要著重在三個步驟，第一步驟為TSV通道的形成與導電金屬的填入；第二步驟是晶圓薄化制程；第三步驟則為芯片堆迭與結合。在第一步驟中，受限于現階段的制程技術，作為TSV導孔側壁(Sidewall)的絕緣層薄膜(如Si02)有可能在制程中破損(break)或是受到外來雜質(Impurity)的侵入，因而造成TSV的開路或娃基板(Silicon Substrate)的短路。并且，在第三步驟以迭合數顆IC時，往往因為小小的位置偏移量(offset)而造成TSV之間無法正確導通而開路，亦即此TSV無法在不同芯片之間提供有效路徑來傳遞信號。
[0004]雖然傳統(tǒng)的平面IC在設計時可以采用多條路徑同時傳輸同一信號，來預防數據傳輸不良的問題。但是，在3DIC技術中，只要其中一個TSV與硅基板發(fā)生短路，電源電壓所產生的漏電流將會經由TSV流入硅基板，造成硅基板中整體的電壓準位發(fā)生漂移而不穩(wěn)定，使得在其他TSV中傳輸的信號也可能會因為硅基板的電壓準位漂移而發(fā)生傳送錯誤。因此，許多3DIC領域的廠商皆在尋求能夠自動偵測TSV的短路缺陷，并且具備數據自我修復功能的雙向數據傳輸電路。

【發(fā)明內容】

[0005]本申請實施例提供一種適用于半導體裝置的硅穿孔(TSV)雙向修補電路，其可控制兩個芯片之間的數據流向，并自動偵測TSV是否發(fā)生短路以避免漏電流流入硅基板，還可依據已傳輸的信號而自我修復為正確的輸出信號，讓三維芯片(3DIC)能夠正確且雙向地傳輸數據。
[0006]本申請實施例提出一種半導體裝置的硅穿孔雙向修補電路，其包括第一芯片以及第二芯片、第一雙向開關及第二雙向開關、至少兩個傳輸路徑模塊、第一輸出邏輯電路以及第二輸出邏輯電路。所述第一芯片與第二芯片相互上下堆迭。第一雙向開關及第二雙向開關分別設置于第一芯片以及第二芯片。第一雙向開關及第二雙向開關分別接收切換信號及反相切換信號以決定導引所述第一芯片或是第二芯片的輸入信號到其輸出端。各個傳輸路徑模塊的兩端分別連接第一雙向開關以及第二雙向開關的輸出端，且每個傳輸路徑模塊包括至少一直通硅晶穿孔。第一輸出邏輯電路以及第二輸出邏輯電路分別設置于所述第二芯片以及第一芯片。第一輸出邏輯電路以及第二輸出邏輯電路的輸入端分別連接直通硅晶穿孔的第二端以及第一端，藉以分別接收至少兩個第一傳輸信號以及至少兩個第二傳輸信號，從而分別產生第一輸出信號以及第二輸出信號。
[0007]承上所述，每個傳輸路徑模塊包括至少一直通硅晶穿孔、以及第一與第二數據路徑電路。各個直通硅晶穿孔分別穿透硅基板以相互傳遞第一芯片與第二芯片之間的信號。第一數據路徑電路以及第二數據路徑電路分別設置于所述第一芯片以及第二芯片。第一數據路徑電路以及第二數據路徑電路的輸入端分別連接所述第一雙向開關以及第二雙向開關的輸出端，藉以接收第一芯片或第二芯片的輸入信號。第一數據路徑電路以及第二數據路徑電路的輸出端分別連接直通硅晶穿孔的第一端以及第二端，以透過所述直通硅晶穿孔且依據切換信號或反相切換信號而傳遞數據。
[0008]承上所述，第一數據路徑電路以及第二數據路徑電路分別包括輸入驅動電路、短路偵測電路以及漏電流消除電路。輸入驅動電路接收所述輸入信號，依據第一準位電壓與第二準位電壓以轉換所述輸入信號為待傳信號，并將待傳信號傳送至直通硅晶穿孔的對應端點。短路偵測電路連接所述直通硅晶穿孔的對應端點，依據所述輸入信號、所述反相切換信號或切換信號以及所述直通硅晶穿孔對應端點的電位，藉以偵測所述直通硅晶穿孔是否與硅基板發(fā)生短路，并產生短路偵測輸出信號。漏電流消除電路連接所述短路偵測電路以及輸入驅動電路，其依據所述短路偵測輸出信號，藉以避免由第一準位電壓所產生的漏電流流入所述硅基板。
[0009]另一角度而言，本申請實施例提出一種半導體裝置的硅穿孔雙向修補電路，其包括多個芯片、第一雙向開關以及第二雙向開關、至少兩個直通硅晶穿孔、至少兩個數據路徑模塊以及多個輸出邏輯電路。多個芯片相互堆迭，且這些芯片中包括第一芯片以及第二芯片。第一雙向開關以及第二雙向開關分別設置于第一芯片以及第二芯片。第一及第二雙向開關分別接收切換信號及反相切換信號，藉以決定導引第一芯片或第二芯片的輸入信號到其輸出端。直通硅晶穿孔分別穿透硅基板以相互傳遞所述芯片之間的信號。
[0010]承上所述，每個數據路徑模塊包括至少兩個具相同輸入端的數據路徑電路，各個數據路徑模塊的輸入端分別連接所述第一以及第二雙向開關的輸出端以接收所述輸入信號。各個數據路徑模塊中各該數據路徑電路的輸出端分別連接所在的對應芯片中通往下一級芯片的至少兩個直通硅晶穿孔的端點，以透過所述直通硅晶穿孔且依據所述切換信號或反相切換信號而傳遞數據。多個輸出邏輯電路分別設置于任一芯片。各該輸出邏輯電路的輸入端連接任一芯片中所述直通硅晶穿孔在同一側的端點，以接收至少兩個傳輸信號，從而分別產生輸出信號。
[0011 ] 承上所述，各該數據路徑電路分別包括輸入驅動電路、短路偵測電路以及漏電流消除電路。輸入驅動電路接收所述輸入信號，依據第一準位電壓與第二準位電壓以轉換所述輸入信號為待傳信號，并將待傳信號傳送至直通硅晶穿孔的對應端點。短路偵測電路連接所述直通硅晶穿孔的對應端點，依據所述輸入信號、所述反相切換信號或切換信號以及所述直通硅晶穿孔對應端點的電位，藉以偵測所述直通硅晶穿孔是否與硅基板發(fā)生短路，并產生短路偵測輸出信號。漏電流消除電路連接所述短路偵測電路以及輸入驅動電路，其依據所述短路偵測輸出信號，藉以避免由第一準位電壓所產生的漏電流流入所述硅基板。[0012]再一觀點而言，本申請實施例提出一種直通硅晶穿孔的雙向自我修補裝置，其包括多個芯片、第一雙向開關以及第二雙向開關、至少兩個直通硅晶穿孔、至少兩個數據路徑模塊以及多個輸出邏輯電路。多個芯片相互堆迭，且這些芯片中包括第一芯片以及第二芯片。第一雙向開關以及第二雙向開關分別設置于第一芯片以及第二芯片。第一及第二雙向開關分別接收切換信號及反相切換信號，藉以決定導引第一芯片或第二芯片的輸入信號到其輸出端。直通硅晶穿孔分別穿透硅基板以相互傳遞所述芯片之間的信號。
[0013]所述多個數據路徑模塊設置于每一芯片中。每個數據路徑模塊包括至少兩個具相同輸入端的數據路徑電路。各個數據路徑模塊的輸入端分別連接第一雙向開關以及第二雙向開關的輸出端以接收所述輸入信號或是接收上一級芯片的輸出信號，且各個數據路徑模塊中各個數據路徑電路的輸出端分別連接所在的對應芯片中通往下一級芯片的至少兩個直通硅晶穿孔的端點，以透過所述直通硅晶穿孔且依據所述切換信號或反相切換信號而傳遞數據。多個輸出邏輯電路則分別設置于每一芯片。這些輸出邏輯電路的輸入端連接每一芯片中所述直通硅晶穿孔在同一側的端點，以接收至少兩個傳輸信號，從而分別產生輸出信號。
[0014]承上所述，各該數據路徑電路分別包括輸入驅動電路、短路偵測電路以及漏電流消除電路。輸入驅動電路接收所述輸入信號，依據第一準位電壓與第二準位電壓以轉換所述輸入信號為待傳信號，并將待傳信號傳送至對應的直通硅晶穿孔的對應端點。短路偵測電路連接對應的所述直通硅晶穿孔的對應端點，依據所述輸入信號、所述反相切換信號或切換信號以及所述直通硅晶穿孔對應端點的電位，藉以偵測所述直通硅晶穿孔是否與硅基板發(fā)生短路，并產生短路偵測輸出信號。漏電流消除電路連接所述短路偵測電路以及輸入驅動電路，其依據所述短路偵測輸出信號，藉以避免由第一準位電壓所產生的漏電流流入所述娃基板。
[0015]基于上述，本申請實施例所述的硅穿孔雙向修補電路利用兩個雙向開關以及切換信號或反相切換信號以在多個芯片中雙向地傳輸數據，并依據輸入信號、切換信號或反相切換信號、以及TSV的電位來偵測TSV是否與硅基板發(fā)生短路。并且，在TSV發(fā)生短路時，硅穿孔雙向修補電路利用關閉電源電壓和/或將TSV連接至接地電壓等方式，避免漏電流流入硅基板，從而防止硅基板中的電壓準位發(fā)生漂移。每個輸出邏輯電路還可依據已傳輸的多個傳輸信號來自我修復為正確的輸出信號，讓半導體裝置(如，三維芯片(3DIC))就算是已經有部分TSV發(fā)生短路的情況下，仍然能夠正確且雙向地傳輸數據。
[0016]為讓本發(fā)明的上述特征和優(yōu)點能更明顯易懂，下文特舉實施例，并配合附圖作詳細說明如下。
【專利附圖】

【附圖說明】
[0017]圖1是本申請第一實施例說明半導體裝置的硅穿孔雙向修補電路的示意圖。
[0018]圖2是圖1中第一雙向控制開關及第一數據路徑電路的功能方塊圖。
[0019]圖3是圖2中第一數據路徑電路的電路圖。
[0020]圖4A及圖4B是圖3的偏壓電路在其他實施例的電路圖。
[0021]圖5是本申請第一實施例說明半導體裝置的硅穿孔雙向修補電路的電路圖。
[0022]圖6是本申請第二實施例說明半導體裝置的硅穿孔雙向修補電路的電路圖。[0023]圖7是本申請第三實施例說明半導體裝置的硅穿孔雙向修補電路的示意圖。
[0024]圖8是本申請第四實施例說明半導體裝置的硅穿孔雙向修補電路的示意圖。
[0025]圖9是本申請第五實施例說明半導體裝置的硅穿孔雙向修補電路的示意圖。
[0026]圖10是本申請第六實施例說明半導體裝置的硅穿孔雙向修補電路的示意圖。
[0027]【主要元件符號說明】
[0028]100、700、800、900、1000:半導體裝置的硅穿孔雙向修補電路
[0029]110:第一雙向控制開關[0030]112:第二雙向控制開關
[0031]120、122、124、720、721:第一數據路徑電路
[0032]130、132、710、711、712:硅穿孔(TSV)
[0033]140、740:第一輸出邏輯電路
[0034]142、742:第二輸出邏輯電路
[0035]150:娃基板
[0036]160、162、164、722、723:第二數據路徑電路
[0037]CHIPl ~CHIP4:芯片
[0038]TPMl~TPM3:傳輸路徑模塊
[0039]SDPl ~SDP3、SDPBl ~SDPB3:數據路徑模塊
[0040]N11、N12、N21、N22、A、B、C、D:端點
[0041]sw:切換信號
[0042]swb:反相切換信號
[0043]StlU stl2、stl3、st21、st22、st23:傳輸信號
[0044]Voutl、Vout2:輸出信號
[0045]210:輸入驅動電路
[0046]220:短路偵測電路
[0047]230:漏電流消除電路
[0048]240、240_11、240_12、240_21、240_22:電源控制電路
[0049]250:短路保護電路
[0050]260:偏壓電路
[0051]310:信號反相器
[0052]320、320_11、320_12、320_21、320_22:或非門
[0053]340:第一開關
[0054]342、342_11、342_12、342_21、342_22:或門
[0055]350:第二開關
[0056]510、520、640、642:或非門
[0057]I1、12:漏電流
[0058]Vinl、Vin2:輸入信號
[0059]VDD:電源電壓
[0060]Va> Val ~Va2:待傳信號
[0061]Sds、Sdsl~Sds4:短路偵測輸出信號[0062]Pl?P9:P型晶體管
[0063]NI?N9:N型晶體管
[0064]Rl:電阻
【具體實施方式】
[0065]圖1是本申請第一實施例說明半導體裝置的硅穿孔雙向修補電路100的示意圖。如圖1所示，硅穿孔雙向修補電路100包括相互上下堆迭的至少兩個芯片CHIP1、CHIP2、第一雙向控制開關110及第二雙向控制開關112、至少兩個傳輸路徑模塊TPMl?TPM2、第一輸出邏輯電路140以及第二輸出邏輯電路142。
[0066]圖1中雖然揭示第一芯片CHIPl以及第二芯片CHIP2相互上下堆迭，但應用本申請實施例者應可由多個芯片相互上下堆迭而形成半導體裝置(例如，三維芯片)，并讓其中兩個想要傳遞數據的芯片分別作為第一芯片CHIPl以及第二芯片CHIP2，第一芯片CHIPl與第二芯片CHIP2之間也可包括一或多層層數的其他芯片。
[0067]第一雙向控制開關110設置于第一芯片CHIP1，且第二雙向控制開關112設置于第二芯片CHIP2。本申請實施例可透過選擇信號sw及反相的選擇信號swb來選擇信號的傳輸方向，也就是，本申請實施例可選擇將第一芯片CHIPl的輸入信號Vinl傳到第二芯片CHIP2的第一輸出邏輯電路140中，或是將第二芯片CHIP2的輸入信號Vin2傳到第一芯片CHIPl的第二輸出邏輯電路142中。硅穿孔雙向修補電路100不能同時雙向傳輸輸入信號Vinl以及輸入信號Vin2,因此,當選擇要傳輸輸入信號Vinl時,第一雙向控制開關110便會導通(turned on),以將輸入信號Vinl導引到第一雙向控制開關110的輸出端。第二雙向控制開關112則會關閉(turned off)，避免輸入信號Vin2傳送到第二雙向控制開關112的輸出端。相對地，當選擇要傳輸輸入信號Vin2時，第一雙向控制開關110便會關閉，而第二雙向控制開關112則會導通，以將輸入信號Vin2傳輸到第二雙向控制開關112的輸出端。
[0068]本申請實施例所述的至少兩個傳輸路徑模塊由圖1的傳輸路徑模塊TPM1、TPM2作為說明，然而，應用本實施例者也可額外擴充其他的傳輸路徑模塊來實現本申請實施例，藉以提升雙向數據傳輸的準確度。各個傳輸路徑模塊TPMl?TPM2兩端中的第一端N11、N21連接到第一雙向開關110的輸出端，傳輸路徑模塊TPMl?TPM2兩端中的另一端N12、N22則連接到第二雙向開關112的輸出端。每個傳輸路徑模塊TPM1、TPM2分別包括至少一個硅穿孔130、132。直通硅晶穿孔130、132分別穿透硅基板150以相互傳遞第一芯片CHIPl與第二芯片CHIP2之間的信號。如果本申請實施例是由多個芯片相互堆迭而成的半導體裝置(例如，三維芯片(3DIC))，TSV130、132則會穿透位于第一芯片CHIPl至第二芯片CHIP2之間相應層數的娃基板。各個傳輸路徑模塊TPMl?TPM2在透過切換信號sw而得知信號的傳輸方向后，便可將第一芯片CHIPl的輸入信號Vinl或是第二芯片CHIP2的輸入信號Vin2透過硅穿孔130、132傳送到另一個芯片。
[0069]本申請實施例在一般應用時是單個傳輸路徑模塊TPM1、TPM2分別包括單個TSV130、132來傳遞數據。由于制程良率的不同，單個TSV的導孔側壁(Sidewall)可能很容易破損和受外來雜質的侵入，使得數據在透過TSV時將會與硅基板150相互電性連接，導致數據傳輸不穩(wěn)定。因此，應用本實施例者可依照實際需求而采用單個傳輸路徑模塊TPM1、TPM2包括一至多個TSV(例如，兩條以上TSV)來實現，以使數據能夠順利傳輸。例如，傳輸路徑模塊TPMl中可以包括多個TSV130以同時傳輸數據。
[0070]第一輸出邏輯電路140以及第二輸出邏輯電路142分別設置于第二芯片CHIP2以及第一芯片CHIP1。第一輸出邏輯電路140以及第二輸出邏輯電路142的輸入端分別連接TSV130、132的第二端以及第一端，藉以分別接收至少兩個第一傳輸信號以及至少兩個第二傳輸信號，從而分別產生第一輸出信號以及第二輸出信號。詳細而言，第一輸出邏輯電路140的輸入端連接TSV130、132位于第二芯片CHIP2處的第二端，以在當輸入信號Vinl從第一芯片CHIPl傳輸到第二芯片CHIP2時,第一輸出邏輯電路140分別透過傳輸路徑模塊TPM1、TPM2中的TSV130、132而接收至少兩個第一傳輸信號(例如，第一傳輸信號stll、stl2),并依據此第一傳輸信號stll、stl2產生第一輸出信號Voutl。第二輸出邏輯電路142的輸入端連接TSV130、132位于第一芯片CHIPl處的第一端，以在當輸入信號Vin2從第二芯片CHIP2傳輸到第一芯片CHIPl時，第二輸出邏輯電路142分別透過傳輸路徑模塊TPM1、TPM2中的TSV130、132而接收至少兩個第二傳輸信號(例如，第二傳輸信號st21、st22)，并依據此第二傳輸信號st21、st22產生第二輸出信號Vout2。如果有擴充其他的傳輸路徑模塊來增加傳輸精確度時，此時第一輸出邏輯電路140的輸入端會相等于傳輸路徑模塊的總數，從這些傳輸路徑模塊中TSV位于第二芯片CHIP2處的第二端而分別接收相應數量的第一傳輸信號，藉以計算出第一傳輸信號Voutl ;第二輸出邏輯電路142則從這些傳輸路徑模塊中TSV位于第一芯片CHIPl處的第一端而分別接收相應數量的第二傳輸信號，藉以計算出第二傳輸信號Vout2。
[0071]在此詳述傳輸路徑模塊TPMl、TPM2及其內部元件。在圖1中，每個傳輸路徑模塊TPM1、TPM2分別包括至少一個直通硅晶穿孔130、132、第一數據路徑電路120、122以及第二數據路徑電路160、162。第一數據路徑電路120、122設置于第一芯片CHIP1，而第二數據路徑電路160、162則設置于第二芯片CHIP2。第一數據路徑電路120、122的輸入端Nil、N21連接第一雙向控制開關110的輸出端，以接收第一芯片CHIPl的輸入信號Vinl。第二數據路徑電路160、162的輸入端N12、N22則連接第二雙向控制開關112的輸出端，以接收第二芯片CHIP2的輸入信號Vin2。第一數據路徑電路120、122的輸出端分別連接TSV130、132于第一芯片CHIPl處的第一端，而第二數據路徑電路160、162的輸出端則分別連接TSV130、132于第二芯片CHIP2處的第二端。藉此，傳輸路徑模塊TPMl、TPM2中的第一數據路徑電路120、122以及第二數據路徑電路160、162可分別透過TSV130、132以及切換信號sw所決定的信號傳輸方向而雙向地傳遞數據。
[0072]圖1中的第一數據路徑電路120、122以及第二數據路徑電路160、162皆具備相似的電路結構，因此本申請實施例將詳述圖1的第一數據路徑電路120，應用本實施例者可參閱第一數據路徑電路120來實現其他的數據路徑電路122、160、162。圖2是圖1中第一雙向控制開關110及第一數據路徑電路120的功能方塊圖。
[0073]請參照圖2，第一雙向控制開關110接收切換信號sw以及反相切換信號swb，而決定是否將其輸入端的輸入信號Vinl導引到其輸出端。為了簡略描述，在本申請實施例中，如果信號的傳輸方向是使輸入信號Vinl從第一芯片CHIPl傳輸到第二芯片CHIP2時，稱為正向信號傳輸狀態(tài)；如果信號的傳輸方向是使輸入信號從第二芯片Vin2傳輸到第一芯片CHIPl時，稱為反向信號傳輸狀態(tài)。第一數據路徑電路120包括輸入驅動電路210、短路偵測電路220、漏電流消除電路230以及偏壓電路260。當位于正向信號傳輸狀態(tài)時，輸入驅動電路210透過輸入端Nll而接收輸入信號Vinl，依據第一準位電壓(如，電源電壓VDD)與第二準位電壓(如，接地電壓GND)以轉換輸入信號Vinl為待傳信號Va，同時增加待傳信號Va的驅動能力，并將待傳信號Va傳送至TSV130于第一芯片CHIPl處的對應端點(圖2的端點A)。所述增加待傳信號Va的驅動能力是為了避免待傳信號Va在傳輸過程中發(fā)生信號衰減而發(fā)生數據錯誤。此外，第一準位電壓(電源電壓VDD)的電壓準位應大于第二準位電壓(接地電壓GND)的電壓準位。
[0074]短路偵測電路220連接TSV130于第一芯片CHIPl處的對應端點A，其依據輸入信號Vinl、反相切換信號swb以及TSV130對應端點A的電位，藉以偵測TSV130是否與圖1的硅基板150發(fā)生短路，從而產生短路偵測輸出信號Sds。本發(fā)明實施例利用短路偵測電路220來自動偵測TSV130是否與硅基板150發(fā)生短路，并透過反向切換信號swb判斷信號的傳輸方向，而決定是否致能短路偵測輸出信號Sds。當位于正向信號傳輸狀態(tài)時,如果TSV130制作良好且TSV130與硅基板150并沒有相互短路時，則短路偵測輸出信號Sds將會禁能，使得電源電壓VDD能夠持續(xù)提供輸入驅動電路210。但是，如果TSV130的絕緣層在制程中破損或是受到外來雜質的侵入，導致TSV130與其所在的第一芯片CHIPl的硅基板150發(fā)生短路時，短路偵測輸出信號Sds將會致能，藉以通知漏電流消除電路230使其避免漏電流流入硅基板。
[0075]詳細來說，漏電流消除電路230連接短路偵測電路220以及輸入驅動電路210，其依據短路偵測輸出信號Sds，藉以避免由第一準位電壓(電源電壓VDD)所產生的漏電流流入硅基板150。也就是說，當短路偵測電路220判斷TSV130與硅基板發(fā)生短路而使短路偵測輸出信號Sds致能時，漏電流消除電路230便透過電源控制電路240而關閉電源電壓VDD流入輸入驅動電路210，從而避免產生漏電流11。漏電流消除電路230也可以透過短路保護電路250將TSV130的對應端點A迅速連接至接地電壓GND，將漏電流12導引到接地端以避免漏電流12流入硅基板，便可防止硅基板150中的電壓準位發(fā)生漂移。此外，偏壓電路260連接至短路偵測電路220以及漏電流消除電路230，以維持短路偵測輸出信號Sds的偏壓。
[0076]在本實施例中，圖2的漏電流消除電路230包括電源控制電路240和/或短路保護電路250，上述兩個電路在應用時可以同時實施，也可以擇一實施。圖1中第一數據路徑電路120、122的電源控制電路240連接短路偵測電路220以接收短路偵測輸出信號Sds，并依據短路偵測輸出信號Sds以及反相切換信號swb，從而決定是否停止提供第一準位電壓(電源電壓VDD)給輸入驅動電路210。也就是說，當位于正向信號傳輸狀態(tài)，且短路偵測電路220判斷對應的TSV130與硅基板發(fā)生短路時，電源控制電路240停止提供第一準位電壓(電源電壓VDD)至輸入驅動電路210，使得由電源電壓VDD以及輸入驅動電路210在傳輸信號時所產生的漏電流Il將會停止提供至TSV130。當電源控制電路240從反相切換信號swb得知此時位于反向信號傳輸狀態(tài),表不第一數據路徑電路120不需傳輸輸入信號Vinl,電源控制電路240也會因此停止提供第一準位電壓(電源電壓VDD)至輸入驅動電路210。
[0077]短路保護電路250則連接短路偵測電路220以及TSV130的對應端點A，其依據短路偵測輸出信號Sds以決定將TSV130的對應端點A導通至接地電壓GND。也就是說，位于正向信號傳輸狀態(tài)下，當短路偵測電路220判斷TSV130與硅基板發(fā)生短路時(短路偵測輸出信號Sds為致能)，短路保護電路250會使TSV130的對應端點A與接地電壓GND導通，以使由電源電壓VDD產生的漏電流12能夠透過短路保護電路250而導引至接地端，避免漏電流12流入TSVllO所在的娃基板150中。當位于反向信號傳輸狀態(tài)下,為避免輸入信號Vin2無法透過TSV130傳送到第一芯片CHIPl，因此短路偵測電路220將禁能短路偵測輸出信號Sds，短路保護電路250因而使TSV130的對應端點A與接地電壓GND關閉。
[0078]短路偵測電路220以及電源控制電路240更可依據反相切換信號swb或是切換信號sw來判斷信號的傳輸方向。第一數據路徑電路120、122中的短路偵測電路220及電源控制電路240是依據反相切換信號swb來判斷，而第二數據路徑電路160、162中的短路偵測電路220及電源控制電路240則是依據切換信號sw來判斷。以圖1中第一數據路徑電路120、122的短路偵測電路220而言，如果位于反向信號傳輸狀態(tài)，由于第一數據路徑電路120、122不需要傳送輸入信號Vinl，因此其電源控制電路240便不提供電源電壓VDD到輸入驅動電路210，且第一數據路徑電路120、122中的短路偵測電路220控制短路保護電路250以使TSV130、132的第一端與接地端關閉。相對地，以圖1中第二數據路徑電路160、162的短路偵測電路220而言，如果位于正向信號傳輸狀態(tài)，第二數據路徑電路160、162不需要傳送輸入信號Vin2，因此其電源控制電路240便不提供電源電壓VDD到輸入驅動電路210，且第二數據路徑電路160、162的短路偵測電路220將控制短路保護電路250以使TSV130、132的對應端(也就是，第二端)與接地端關閉。
[0079]圖3是圖2中第一數據路徑電路120的電路圖。也就是，圖3繪示圖2第一數據路徑電路120各個元件的電路架構。圖1中各個數據路徑電路120、122、160、162皆具有相同的電路結構，在此以第一數據路徑電路120中的內部元件作為范例詳細說明。請參照圖3，輸入驅動電路210包括用作輸入級電路的信號反相器310。此信號反相器310包括N型金屬氧化物半導體場效晶體管(MOSFET)Nl以及P型金屬氧化物半導體場效晶體管P1。晶體管NI以及Pl的控制端(閘極端)連接第一雙向控制開關110的輸出端以接收輸入信號Vinl，從而作為信號反相器310的第一端。P型晶體管Pl的第一端(源極端)接收來自電源控制電路240的第一準位電壓(例如，電源電壓VDD)作為信號反相器310的電源端。P型晶體管Pl的第二端(汲極端)連接N型晶體管NI的第一端(汲極端)以成為信號反相器310的輸出端。信號反相器310的輸出端連接TSV130的對應端，也就是圖3的端點A。N型晶體管NI的第二端(源極端)接收接地電壓GND。因此，待傳信號Va便是反相的輸入信號Vinl。
[0080]短路偵測電路220包括或非門(NOR gate) 320 (亦稱為第一或非門)，其第一輸入端連接TSV130的第一端(端點A)，或非門320的第二輸入端接收輸入信號Vinl，或非門320的第三輸入端接收反相切換信號swb，且或非門320的輸出端產生短路偵測輸出信號Sds。
[0081]偏壓電路260的第一端連接短路偵測電路220的輸出端，也就是或非門320的輸出端，以維持短路偵測輸出信號Sds的偏壓。本申請實施例的偏壓電路260包括偏壓電阻R1，偏壓電阻Rl的第一端分別連接至短路偵測電路220的輸出端，且偏壓電阻Rl的第二端接收第二準位電壓(接地電壓GND)。
[0082]偏壓電路260在其他實施例中也可以利用P型金屬氧化物半導體場效晶體管、N型金屬氧化物半導體場效晶體管來設置，或是不設置偏壓電路260。圖4A及圖4B是圖3的偏壓電路260在其他實施例的電路圖。圖4A的偏壓電路260包括N型晶體管N2，N型晶體管N2的汲極端及閘極端連接至圖3短路偵測電路220的輸出端，且N型晶體管N2的源極端接收接地電壓GND，以使偏壓電路260具備足夠的偏壓電阻。圖4B的偏壓電路260則包括P型晶體管P2，P型晶體管P2的源極端連接至圖3短路偵測電路220的輸出端，且P型晶體管P2的汲極端及閘極端接收接地電壓GND，以使偏壓電路260具備足夠的偏壓電阻。
[0083]請回到圖3，本實施例的電源控制電路240包括第一開關340以及或門(OR) 342?；蜷T342的第一輸入端接收反相切換信號swb，或門342的第二輸入端接收短路偵測輸出信號Sds，或門342的輸出端產生第一開關切換信號Vswl。另一方面，本申請實施例以P型金屬氧化物半導體場效晶體管(MOSFET) P3來實現第一開關340。P型晶體管P3的源極端接收電源電壓VDD，P型晶體管P3的汲極端連接輸入驅動電路210的電源端，且P型晶體管P3的閘極端接收第一開關切換信號Vswl。
[0084]短路保護電路250包括第二開關350，本實施例以N型金屬氧化物半導體場效晶體管N3來實現第二開關350。N型晶體管N3的汲極端連接TSV130的第一端(端點A)，N型晶體管N3的源極端連接接地電壓GND，且N型晶體管N3的閘極端接收短路偵測輸出信號Sds。第二開關350依據短路偵測輸出信號Sds以決定是否將TSV130的第一端導通至接地電壓GND。
[0085]由上所述，本申請圖3的第一數據路徑電路120中電路結構的動作方式可由下列真值表⑴來說明:
[0086]表⑴
[0087]
【權利要求】
1.一種半導體裝置的硅穿孔雙向修補電路，包括: 第一芯片以及第二芯片，該第一芯片與該第二芯片相互上下堆迭； 第一雙向開關以及第二雙向開關，分別設置于該第一芯片以及該第二芯片，該第一雙向開關及該第二雙向開關分別接收切換信號及反相切換信號以決定導引該第一芯片或該第二芯片的輸入信號到其輸出端； 至少兩個傳輸路徑模塊，各該傳輸路徑模塊的兩端分別連接該第一雙向開關以及該第二雙向開關的輸出端，且各該傳輸路徑模塊包括至少一硅穿孔；以及 第一輸出邏輯電路以及第二輸出邏輯電路，分別設置于該第二芯片以及該第一芯片，該第一輸出邏輯電路以及該第二輸出邏輯電路的輸入端分別連接該至少一硅穿孔的第二端以及第一端以分別接收至少兩個第一傳輸信號以及至少兩個第二傳輸信號，從而分別產生第一輸出信號以及第二輸出信號， 其中，每個傳輸路徑模塊包括: 該至少一硅穿孔，各該硅穿孔分別穿透硅基板以相互傳遞該第一芯片與該第二芯片之間的信號； 第一數據路徑電路以及第二數據路徑電路，分別設置于該第一芯片以及該第二芯片，該第一數據路徑電路以及該第二數據路徑電路的輸入端分別連接該第一雙向開關以及第二雙向開關的輸出端以接收該第一芯片或該第二芯片的輸入信號，且該第一數據路徑電路以及該第二數據路徑電 路的輸出端分別連接該至少一硅穿孔的第一端以及第二端，以透過該至少一硅穿孔且依據該切換信號或該反相切換信號傳遞數據；以及其中該第一數據路徑電路以及該第二數據路徑電路分別包括: 輸入驅動電路，接收該輸入信號，依據第一準位電壓與第二準位電壓以轉換該輸入信號為待傳信號，并將該待傳信號傳送至該至少一硅穿孔的對應端點； 短路偵測電路，連接該至少一硅穿孔的對應端點，依據該輸入信號、該反相切換信號或該切換信號以及該至少一硅穿孔對應端點的電位以偵測該至少一硅穿孔是否與該硅基板發(fā)生短路，并產生短路偵測輸出信號；以及 漏電流消除電路，連接該短路偵測電路以及該輸入驅動電路，依據該短路偵測輸出信號以避免由該第一準位電壓所產生的漏電流流入該硅基板。
2.如權利要求1所述的硅穿孔雙向修補電路，其中該至少兩個傳輸路徑模塊包括第一傳輸路徑模塊以及第二傳輸路徑模塊， 其中該第一傳輸路徑模塊以及該第二傳輸路徑模塊中的各該第一數據路徑電路分別經由對應的該至少一硅穿孔以傳送該第一傳輸路徑模塊的第一傳輸信號和該第二傳輸路徑模塊的第一傳輸信號至該第一輸出邏輯電路，且該第一傳輸路徑模塊以及該第二傳輸路徑模塊中的各該第二數據路徑電路分別經由對應的該至少一硅穿孔以傳送該第一傳輸路徑模塊的第二傳輸信號和該第二傳輸模塊的第二傳輸信號至該第二輸出邏輯電路。
3.如權利要求2所述的硅穿孔雙向修補電路，其中該第一輸出邏輯電路包括: 第二或非門，其第一輸入端以及第二輸入端分別透過該至少一硅穿孔的第二端接收兩個第一傳輸信號，該第二或非門的輸出端產生該第一輸出信號，并且， 該第二輸出邏輯電路包括: 第三或非門，其第一輸入端以及第二輸入端分別透過該至少一硅穿孔的第一端接收兩個第二傳輸信號，該第三或非門的輸出端產生該第二輸出信號。
4.如權利要求2所述的硅穿孔雙向修補電路，其中該至少兩個傳輸路徑模塊還包括第三傳輸路徑模塊，其中該第三傳輸路徑模塊中的該第一數據路徑電路經由對應的該至少一硅穿孔以傳送該第三傳輸路徑模塊的第一傳輸信號至該第一輸出邏輯電路，且該第三傳輸路徑模塊中的該第二數據路徑電路經由對應的該至少一硅穿孔以傳送該第三傳輸路徑模塊的第二傳輸信號至該第二輸出邏輯電路。
5.如權利要求4所述的硅穿孔雙向修補電路，其中該第一輸出邏輯電路包括: 第四或非門，其第一輸入端、第二輸入端以及第三輸入端分別透過該至少一硅穿孔的第二端接收三個第一傳輸信號，該第四或非門的輸出端產生第一輸出信號，并且， 該第二輸出邏輯電路包括: 第五或非門，其第一輸入端、第二輸入端以及第三輸入端分別透過該至少一硅穿孔的第一端接收三個第二傳輸信號，該第五或非門的輸出端產生該第二輸出信號。
6.如權利要求1所述的硅穿孔雙向修補電路，其中該漏電流消除電路包括: 電源控制電路，連接該短路偵測電路，依據該短路偵測輸出信號以及該反相切換信號或是該切換信號而決定停止提供該第一準位電壓。
7.如權利要求6所述的硅穿孔雙向修補電路，其中該電源控制電路包括: 或門，其第一輸入端接收該反相切換信號或該切換信號，該或門的第二輸入端接收該短路偵測輸出信號，且該或門的輸出端產生第一開關切換信號；以及 第一開關，其第一端接收該第一準位電壓，該第一開關的第二端連接該輸入驅動電路的電源端，且該第一開關的控制端接收該第一開關切換信號。
8.如權利要求1所述的硅穿孔雙向修補電路，其中該漏電流消除電路包括: 短路保護電路，連接該短路偵測電路以及該至少一硅穿孔，依據該短路偵測輸出信號以決定將該至少一硅穿孔的第一端導通至第二準位電壓，其中該第一準位電壓大于該第二準位電壓。
9.如權利要求8所述的硅穿孔雙向修補電路，其中該短路保護電路包括: 第二開關，其第一端連接該至少一硅穿孔的對應端點，該第二開關的第二端連接該第二準位電壓，且該第二開關的控制端接收該短路偵測輸出信號。
10.如權利要求1所述的硅穿孔雙向修補電路，其中該輸入驅動電路包括: 信號反相器，其第一端接收該輸入信號，該信號反相器的電源端接收該第一準位電壓，且該信號反相器的輸出端連接該至少一硅穿孔的對應端點，其中，該待傳信號是反相的該輸入信號。
11.如權利要求10所述的硅穿孔雙向修補電路，其中該信號反相器包括: 第一 N型晶體管以及第一 P型晶體管，第一 N型晶體管以及第一 P型晶體管的控制端接收該輸入信號，該第一 P型晶體管的第一端接收該第一準位電壓，該第一 P型晶體管的第二端連接該第一 N型晶體管的第一端以成為該信號反相器的輸出端，且該第一 N型晶體管的第二端接收該第二準位電壓。
12.如權利要求1所述的硅穿孔雙向修補電路，其中該短路偵測電路包括:第一或非門，其第一輸入端連接該至少一硅穿孔的對應端點，該第一或非門的第二輸入端接收該輸入信號，該第一或非門的第三輸入端接收該反相切換信號或該切換信號，且該第一或非門的輸出端產生該短路偵測輸出信號。
13.如權利要求1所述的硅穿孔雙向修補電路，該第一數據路徑電路以及該第二數據路徑電路分別還包括: 偏壓電路，其第一端連接該短路偵測電路的輸出端，以維持該短路偵測輸出信號的偏壓。
14.如權利要求13所述的硅穿孔雙向修補電路，其中該偏壓電路包括: 偏壓電阻，該偏壓電阻的第一端連接該短路偵測電路的輸出端，且該偏壓電阻的第二端接收該第二準位電壓。
15.如權利要求13所述的硅穿孔雙向修補電路，其中該偏壓電路包括第二N型晶體管，該第二 N型晶體管的第一端及控制端連接該短路偵測電路的輸出端，且該第二 N型晶體管的第二端接收該第二準位電壓。
16.如權利要求13所述的硅穿孔雙向修補電路，其中該偏壓電路包括第二P型晶體管，該第二 P型晶體管的第一端連接該短路偵測電路的輸出端，且該第二 P型晶體管的第二端及控制端接收該第二準位電壓。
17.如權利要求1所述的硅穿孔雙向修補電路，還包括: 至少一芯片，該至少一芯片與該第一芯片以及該第二芯片相互堆迭，各該傳輸路徑模塊的至少一硅穿孔分別設置于各該至少一芯片上且相互導通。
18.—種半導體裝置的硅穿孔雙向修補電路，包括: 多個芯片，這些芯片相互堆迭，且這些芯片包括第一芯片以及第二芯片； 第一雙向開關以及第二雙向開關，分別設置于該第一芯片以及該第二芯片，該第一雙向開關及該第二雙向開關分別接收切換信號及反相切換信號以決定導引該第一芯片或該第二芯片的輸入信號到其輸出端； 至少兩個硅穿孔，分別穿透硅基板以相互傳遞這些芯片之間的信號； 至少兩個數據路徑模塊，每個數據路徑模塊包括至少兩個具相同輸入端的數據路徑電路，各個數據路徑模塊的輸入端分別連接該第一雙向開關以及第二雙向開關的輸出端以接收該輸入信號，且各個數據路徑模塊中各該數據路徑電路的輸出端分別連接所在的對應芯片中通往下一級芯片的該至少兩個硅穿孔的端點，以透過該至少兩個硅穿孔且依據該切換信號或該反相切換信號傳遞數據；以及 多個輸出邏輯電路，分別設置于任一芯片，各該輸出邏輯電路的輸入端連接該任一芯片中該至少兩個硅穿孔在同一側的端點，以接收至少兩個傳輸信號，從而分別產生輸出信號， 其中各該數據路徑電路分別包括: 輸入驅動電路，接收該輸入信號，依據第一準位電壓與第二準位電壓以轉換該輸入信號為待傳信號，并將該待傳信號傳送至對應的該硅穿孔的對應端點； 短路偵測電路，連接該至少一硅穿孔的對應端點，依據該輸入信號、該反相切換信號或該切換信號以及對應的該硅穿孔的對應端點的電位以偵測對應的該硅穿孔是否與該硅基板發(fā)生短路，并產生短路偵測輸出信號；以及 漏電流消除電路，連接該短路偵測電路以及該輸入驅動電路，依據該短路偵測輸出信號以避免由該第一準位電壓所產生的漏電流流入該硅基板。
19.如權利要求18所述的硅穿孔雙向修補電路，其中該至少兩個硅穿孔包括第一硅穿孔以及第二硅穿孔，并且， 每個數據路徑模塊包括兩個數據路徑電路。
20.如權利要求19所述的硅穿孔雙向修補電路，其中各該輸出邏輯電路包括: 第二或非門，其第一輸入端以及第二輸入端分別透過該第一硅穿孔及該第二硅穿孔在任一芯片同一側的端點接收兩個傳輸信號，該第二或非門的輸出端產生各該輸出信號。
21.如權利要求19所述的硅穿孔雙向修補電路，其中該至少兩個硅穿孔還包括第三硅穿孔，并且，每個數據路徑模塊包括三個數據路徑電路。
22.如權利要求21所述的硅穿孔雙向修補電路，其中各該輸出邏輯電路包括: 第三或非門，其第一輸入端、第二輸入端以及第三輸入端分別透過該第一硅穿孔、該第二硅穿孔以及該第三硅穿孔在任一芯片同一側的端點接收三個傳輸信號，該第三或非門的輸出端產生各該輸出信號。
23.如權利要求18所述的硅穿孔雙向修補電路，其中該漏電流消除電路包括: 電源控制電路，連接該短路偵測電路，依據該短路偵測輸出信號以及該反相切換信號或是該切換信號而決定停止提供該第一準位電壓。
24.如權利要求23所述的硅穿孔雙向修補電路，其中該電源控制電路包括: 或門，其第一輸入端接收該反相切換信號或該切換信號，該或門的第二輸入端接收該短路偵測輸出信號，且該或門的輸出端產生第一開關切換信號；以及 第一開關，其第一端接收該第一準位電壓，該第一開關的第二端連接該輸入驅動電路的電源端，且該第一開關的控制端接收該第一開關切換信號。
25.如權利要求18所述的硅穿孔雙向修補電路，其中該漏電流消除電路包括: 短路保護電路，連接該短路偵測電路以及該至少一硅穿孔的對應端點，依據該短路偵測輸出信號以決定將該至少一硅穿孔的對應端點導通至第二準位電壓，其中該第一準位電壓大于該第二準位電壓。
26.如權利要求25所述的硅穿孔雙向修補電路，其中該短路保護電路包括: 第二開關，其第一端連接該至少一硅穿孔的對應端點，該第二開關的第二端連接該第二準位電壓，且該第二開關的控制端接收該短路偵測輸出信號。
27.如權利要求18所述的硅穿孔雙向修補電路，其中該輸入驅動電路包括: 信號反相器，其第一端接收該輸入信號，該信號反相器的電源端接收該第一準位電壓，且該信號反相器的輸出端連接該至少一硅穿孔的對應端點，其中，該待傳信號是反相的該輸入信號。
28.如權利要求27所述的硅穿孔雙向修補電路，其中該信號反相器包括: 第一 N型晶體管以及第一 P型晶體管，第一 N型晶體管以及第一 P型晶體管的控制端接收該輸入信號，該第一 P型晶體管的第一端接收該第一準位電壓，該第一 P型晶體管的第二端連接該第一 N型晶體管的第一端以成為該信號反相器的輸出端，且該第一 N型晶體管的第二端接收該第二準位電壓。
29.如權利要求18所述 的硅穿孔雙向修補電路，其中該短路偵測電路包括: 第一或非門，其第一輸入端連接該至少一硅穿孔的對應端點，該第一或非門的第二輸入端接收該輸入信號，該第一或非門的第三輸入端接收該反相切換信號或該切換信號，且該第一或非門的輸出端產生該短路偵測輸出信號。
30.如權利要求18所述的硅穿孔雙向修補電路，各該數據路徑電路分別還包括: 偏壓電路，其第一端連接該短路偵測電路的輸出端，以維持該短路偵測輸出信號的偏壓。
31.如權利要求30所述的硅穿孔雙向修補電路，其中該偏壓電路包括: 偏壓電阻，該偏壓電阻的第一端連接該短路偵測電路的輸出端，且該偏壓電阻的第二端接收該第二準位電壓。
32.如權利要求30所述的硅穿孔雙向修補電路，其中該偏壓電路包括第二N型晶體管，該第二 N型晶體管的第一端及控制端連接該短路偵測電路的輸出端，且該第二 N型晶體管的第二端接收該第二準位電壓。
33.如權利要求30所述的硅穿孔雙向修補電路，其中該偏壓電路包括第二P型晶體管，該第二 P型晶體管的第一端連接該短路偵測電路的輸出端，且該第二 P型晶體管的第二端及控制端接收該第二準位電壓。
34.一種半導體裝置的硅穿孔雙向修補電路，包括: 多個芯片，這些芯片相互堆迭，且這些芯片包括第一芯片以及第二芯片； 第一雙向開關以及第二雙向開關，分別設置于該第一芯片以及該第二芯片，該第一雙向開關及該第二雙向開關分別接收切換信號及反相切換信號以決定導引該第一芯片或該第二芯片的輸入信號到其輸出端； 至少兩個硅穿孔，各該硅穿孔分別穿透硅基板以相互傳遞這些芯片之間的信號； 多個數據路徑模塊，設置于每一芯片，每個數據路徑模塊包括至少兩個具相同輸入端的數據路徑電路，各個數據路徑模塊的輸入端分別連接該第一雙向開關以及第二雙向開關的輸出端接收該輸入信號，或是接收上一級芯片的輸出信號，且各個數據路徑模塊中各該數據路徑電路的輸出端分別連接所在的對應芯片中通往下一級芯片的該至少兩個硅穿孔的端點，以透過該至少兩個硅穿孔且依據該切換信號或該反相切換信號傳遞數據；以及 多個輸出邏輯電路，分別設置于每一芯片，這些輸出邏輯電路的輸入端連接該每一芯片中該至少兩個硅穿孔在同一側的端點，以接收至少兩個傳輸信號，從而分別產生輸出信號， 其中各該數據路徑電路分別包括: 輸入驅動電路，接收該輸入信號，依據第一準位電壓與第二準位電壓以轉換該輸入信號為待傳信號，并將該待傳信號傳送至對應的該硅穿孔的對應端點； 短路偵測電路，連接對應的該硅穿孔的對應端點，依據該輸入信號、該反相切換信號或該切換信號以及對應的該硅穿孔對應端點的電位以偵測該至少一硅穿孔是否與該硅基板發(fā)生短路，并產生短路偵測輸出信號；以及 漏電流消除電路，連接該短路偵測電路以及該輸入驅動電路，依據該短路偵測輸出信號以避免由該第一準位電壓所產生的漏電流流入該硅基板。
35.如權利要求34所述的硅穿孔雙向修補電路，其中該第一芯片與該第二芯片中各設置一個數據路徑模塊以及一個輸出邏輯電路，且堆迭在該第一芯片與該第二芯片之間的任一芯片各設置兩個數據路徑模塊以及兩個輸出邏輯電路。
36.如權利要求35所述的硅穿孔雙向修補電路，其中該至少兩個硅穿孔包括第一硅穿孔以及第二硅穿孔，并且， 每個數據路徑模塊包括兩個數據路徑電路。
37.如權利要求36所述的硅穿孔雙向修補電路，其中各該輸出邏輯電路包括: 第二或非門，其第一輸入端以及第二輸入端分別透過該第一硅穿孔及該第二硅穿孔在任一芯片同一側的端點接收兩個傳輸信號，該第二或非門的輸出端產生各該輸出信號。
38.如權利要求36所述的娃穿孔雙向修補電路,其中該至少兩個娃穿孔還包括第三娃穿孔，并且，每個數據路徑模塊包括三個數據路徑電路。
39.如權利要求38所述的硅穿孔雙向修補電路，其中各該輸出邏輯電路包括: 第三或非門，其第一輸入端、第二輸入端以及第三輸入端分別透過該第一硅穿孔、該第二硅穿孔以及該第三硅穿孔在任一芯片同一側的端點接收三個傳輸信號，該第三或非門的輸出端產生各該輸出信號。
40.如權利要求34所述的硅穿孔雙向修補電路，其中該漏電流消除電路包括:電源控制電路，連接該短路偵測電路，依據該短路偵測輸出信號以及該反相切換信號或是該切換信號而決定停止提供該第一準位電壓。
41.如權利要求40所述的硅穿孔雙向修補電路，其中該電源控制電路包括: 或門，其第一輸入端接收該反相切換信號或是該切換信號，該或門的第二輸入端接收該短路偵測輸出信號，且該或門的輸出端產生第一開關切換信號；以及 第一開關，其第一端接收該第一準位電壓，該第一開關的第二端連接該輸入驅動電路的電源端，且該第一開關的控制端接收該第一開關切換信號。
42.如權利要求34所述的硅穿孔雙向修補電路，其中該漏電流消除電路包括: 短路保護電路，連接該短路偵測電路以及該至少一硅穿孔的對應端點，依據該短路偵測輸出信號以決定將該至少一硅穿孔的對應端點導通至第二準位電壓，其中該第一準位電壓大于該第二準位電壓。
43.如權利要求42所述的硅穿孔雙向修補電路，其中該短路保護電路包括: 第二開關，其第一端連接該至少一硅穿孔的對應端點，該第二開關的第二端連接該第二準位電壓，且該第二開關的控制端接收該短路偵測輸出信號。
44.如權利要求34所述的硅穿孔雙向修補電路，其中該輸入驅動電路包括: 信號反相器，其第一端接收該輸入信號，該信號反相器的電源端接收該第一準位電壓，且該信號反相器的輸出端連接該至少一硅穿孔的對應端點，其中，該待傳信號是反相的該輸入信號。
45.如權利要求44所述的硅穿孔雙向修補電路，其中該信號反相器包括: 第一 N型晶體管以及第一 P型晶體管，第一 N型晶體管以及第一 P型晶體管的控制端接收該輸入信號，該第一 P型晶體管的第一端接收該第一準位電壓，該第一 P型晶體管的第二端連接該第一 N型晶體管的第一端以成為該信號反相器的輸出端，且該第一 N型晶體管的第二端接收該第二準位電壓。
46.如權利要求34所述的硅穿孔雙向修補電路，其中該短路偵測電路包括: 第一或非門，其第一輸入端連接該至少一硅穿孔的對應端點，該第一或非門的第二輸入端接收該輸入信號，該第一或非門的第三輸入端接收該反相切換信號或是該切換信號，且該第一或非門的輸出端產生該短路偵測輸出信號。
47.如權利要求34所述的硅穿孔雙向修補電路，各該數據路徑電路還包括: 偏壓電路，其第一端連接該短路偵測電路的輸出端，以維持該短路偵測輸出信號的偏壓。
48.如權利要求47所述的硅穿孔雙向修補電路，其中該偏壓電路包括: 偏壓電阻，該偏壓電阻的第一端連接該短路偵測電路的輸出端，且該偏壓電阻的第二端接收該第二準位電壓。
49.如權利要求47所述的硅穿孔雙向修補電路，其中該偏壓電路包括第二N型晶體管，該第二 N型晶體管的第一端及控制端連接該短路偵測電路的輸出端，且該第二 N型晶體管的第二端接收該第二準位電壓。
50.如權利要求47所述的硅穿孔雙向修補電路，其中該偏壓電路包括第二P型晶體管，該第二 P型晶體管的第一端連接該短路偵測電路的輸出端，且該第二 P型晶體管的第二端及控制端接收該 第二準位電壓。
【文檔編號】H01L23/58GK103915419SQ201310469842
【公開日】2014年7月9日 申請日期:2013年10月10日 優(yōu)先權日:2012年12月28日
【發(fā)明者】曾珮玲, 蘇耿立 申請人:財團法人工業(yè)技術研究院