Pmos晶體管及其形成方法
【專利摘要】一種PMOS晶體管及其形成方法，所述PMOS晶體管的形成方法包括：提供半導(dǎo)體襯底；在半導(dǎo)體襯底表面形成第一半導(dǎo)體層；在第一半導(dǎo)體層表面形成圖形化掩膜層，覆蓋部分第一半導(dǎo)體層；以圖形化掩膜層為掩膜，刻蝕第一半導(dǎo)體層，形成第一凹槽，第一凹槽暴露出部分半導(dǎo)體襯底的表面；在第一凹槽內(nèi)形成第二半導(dǎo)體層，第二半導(dǎo)體層材料的禁帶寬度大于第一半導(dǎo)體層材料的禁帶寬度；在第二半導(dǎo)體層表面形成介質(zhì)層，所述介質(zhì)層的表面與圖形化掩膜層的表面齊平；去除圖形化掩膜層，形成第二凹槽；在第二凹槽內(nèi)形成柵極結(jié)構(gòu)；去除柵極結(jié)構(gòu)兩側(cè)的介質(zhì)層，在第二半導(dǎo)體層內(nèi)形成源極和漏極。上述PMOS晶體管的形成方法能夠提高PMOS晶體管的性能。
【專利說(shuō)明】^03晶體管及其形成方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體【技術(shù)領(lǐng)域】，特別涉及一種？103晶體管及其形成方法。

【背景技術(shù)】
[0002]108晶體管是集成電路中最基礎(chǔ)的電子元件，108晶體管的性能對(duì)整個(gè)芯片的性能有巨大的影響。
[0003]請(qǐng)參考圖1，為現(xiàn)有技術(shù)的103晶體管的結(jié)構(gòu)不意圖。
[0004]所述103晶體管包括:半導(dǎo)體襯底10 ；位于半導(dǎo)體襯底10表面的柵極結(jié)構(gòu)20，所述柵極結(jié)構(gòu)20包括位于半導(dǎo)體襯底10表面的柵介質(zhì)層21和位于所述柵介質(zhì)層21表面的柵極22 ；位于柵極結(jié)構(gòu)20兩側(cè)側(cè)壁表面的側(cè)墻30 ；位于所述柵極結(jié)構(gòu)20兩側(cè)的半導(dǎo)體襯底10內(nèi)的源極和漏極40。根據(jù)103晶體管內(nèi)載流子類型不同，所述103管可以是匪03晶體管或者？103晶體管，所述匪03晶體管的載流子為電子，而？103晶體管的載流子為空穴。
[0005]現(xiàn)有技術(shù)中采用的半導(dǎo)體襯底10的材料一般為硅，即所述皿)3晶體管的柵極結(jié)構(gòu)20下方的溝道區(qū)域材料為硅。
[0006]而由于匪03晶體管中，載流子為電子，在硅中遷移率較大，匪03晶體管具有較高的飽和電流；而？103晶體管中，載流子為空穴，空穴在硅中的遷移率較低，導(dǎo)致？103晶體管的飽和電流較低，所述？103晶體管的性能有待進(jìn)一步的提高。


【發(fā)明內(nèi)容】

[0007]本發(fā)明解決的問(wèn)題是提供一種晶體管的形成方法，提高？103晶體管的性能。
[0008]為解決上述問(wèn)題，本發(fā)明提供一種晶體管的形成方法，包括:提供半導(dǎo)體襯底；在所述半導(dǎo)體襯底表面形成第一半導(dǎo)體層；在所述第一半導(dǎo)體層表面形成圖形化掩膜層，所述圖形化掩膜層覆蓋部分第一半導(dǎo)體層；以所述圖形化掩膜層為掩膜，刻蝕所述第一半導(dǎo)體層，形成第一凹槽，所述第一凹槽暴露出部分半導(dǎo)體襯底的表面；在所述第一凹槽內(nèi)形成第二半導(dǎo)體層，所述第二半導(dǎo)體層的材料的禁帶寬度大于第一半導(dǎo)體層的材料的禁帶寬度；在所述第二半導(dǎo)體層表面形成介質(zhì)層，所述介質(zhì)層的表面與圖形化掩膜層的表面齊平；去除所述圖形化掩膜層，形成第二凹槽；在所述第二凹槽內(nèi)形成柵極結(jié)構(gòu)；去除所述柵極結(jié)構(gòu)兩側(cè)的介質(zhì)層，在所述柵極結(jié)構(gòu)兩側(cè)第二半導(dǎo)體層內(nèi)形成源極和漏極。
[0009]可選的，所述第一半導(dǎo)體層的材料為硅鍺。
[0010]可選的，所述第一半導(dǎo)體層的厚度為211111?20011111。
[0011]可選的，所述圖形化掩膜層包括位于所述第一半導(dǎo)體層表面的氧化硅層和位于所述氧化娃層表面的氮化娃層。
[0012]可選的，所述第二半導(dǎo)體層的材料為硅。
[0013]可選的，在所述第一凹槽內(nèi)形成第二半導(dǎo)體層的工藝為選擇性沉積工藝。
[0014]可選的，所述第二半導(dǎo)體層的表面與第一半導(dǎo)體層的表面齊平。
[0015]可選的，形成所述介質(zhì)層的方法包括:在所述第一凹槽內(nèi)填充介質(zhì)材料，所述介質(zhì)材料填充滿第一凹槽并覆蓋圖形化掩膜層的表面；以所述圖形化掩膜層的表面為停止層，采用化學(xué)機(jī)械掩膜工藝對(duì)所述介質(zhì)材料進(jìn)行平坦化，形成所述介質(zhì)層。
[0016]可選的，所述介質(zhì)層的材料為氧化硅。
[0017]可選的，去除所述柵極結(jié)構(gòu)兩側(cè)的介質(zhì)層之后，形成所述源極和漏極之前，在所述柵極結(jié)構(gòu)兩側(cè)的第二半導(dǎo)體層內(nèi)進(jìn)行輕摻雜離子注入和口袋離子注入，分別形成輕摻雜區(qū)和口袋區(qū)，所述口袋區(qū)包圍所述輕摻雜區(qū)。
[0018]可選的，所述輕摻雜離子注入的離子類型與口袋離子注入的離子類型不相同。
[0019]可選的，形成所述源極和漏極的方法包括:在所述柵極結(jié)構(gòu)兩側(cè)側(cè)壁表面形成側(cè)墻，以所述柵極結(jié)構(gòu)和側(cè)墻為掩膜，對(duì)所述柵極結(jié)構(gòu)兩側(cè)的第二半導(dǎo)體層內(nèi)進(jìn)行重?fù)诫s離子注入。
[0020]可選的，所述重?fù)诫s離子注入的離子類型與輕摻雜離子注入的離子類型相同。
[0021]可選的，部分源極和漏極位于半導(dǎo)體襯底內(nèi)。
[0022]為解決上述問(wèn)題，本發(fā)明還提供一種采用上述方法形成的晶體管，包括:半導(dǎo)體襯底；覆蓋部分半導(dǎo)體襯底表面的第一半導(dǎo)體層；位于所述第一半導(dǎo)體層兩側(cè)的半導(dǎo)體襯底表面的第二半導(dǎo)體層，所述第二半導(dǎo)體層的材料的禁帶寬度大于第一半導(dǎo)體層的材料的禁帶寬度；位于所述第一半導(dǎo)體層表面的柵極結(jié)構(gòu)；位于所述柵極結(jié)構(gòu)兩側(cè)的第二半導(dǎo)體層內(nèi)的源極和漏極。
[0023]可選的，所述第一半導(dǎo)體層的材料為鍺硅，第二半導(dǎo)體層的材料為硅。
[0024]可選的額，所述第二半導(dǎo)體層的表面與第一半導(dǎo)體層的表面齊平。
[0025]可選的，還包括位于柵極結(jié)構(gòu)兩側(cè)的第二半導(dǎo)體層內(nèi)的輕摻雜區(qū)和口袋區(qū)，所述口袋區(qū)包圍所述輕摻雜區(qū)，所述輕摻雜區(qū)內(nèi)的摻雜離子類型與口袋區(qū)內(nèi)的摻雜離子類型不相同。
[0026]可選的，所述源極和漏極內(nèi)的摻雜離子類型與輕摻雜區(qū)內(nèi)的摻雜離子類型相同。
[0027]可選的，部分源極和漏極位于半導(dǎo)體襯底內(nèi)。
[0028]與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點(diǎn):
[0029]本發(fā)明的技術(shù)方案在半導(dǎo)體襯底上形成第一半導(dǎo)體層之后，去除部分第一半導(dǎo)體層，形成第一凹槽，在所述第一凹槽內(nèi)形成第二半導(dǎo)體層，所述第二半導(dǎo)體層的材料的禁帶寬度大于第一半導(dǎo)體層的材料的禁帶寬度，后續(xù)在所述第二半導(dǎo)體層內(nèi)形成？103晶體管的源極和漏極。與直接在所述第一半導(dǎo)體層內(nèi)形成源極和漏極相比，由于第二半導(dǎo)體層的材料禁帶寬度大于第一半導(dǎo)體層的材料的禁帶寬度，可以降低源極和漏極與半導(dǎo)體襯底之間形成的剛結(jié)的泄漏電流，從而可以提高晶體管的性能。并且，由于？103晶體管的載流子為空穴，源極和漏極材料的禁帶寬度大于溝道區(qū)域的材料的禁帶寬度，并不會(huì)影響空穴載流子在源極、漏極與溝道區(qū)域之間的遷移，從而不會(huì)影響到？103晶體管的性能。
[0030]進(jìn)一步的，本發(fā)明的技術(shù)方案中，所述第一半導(dǎo)體層的材料為硅鍺，第二半導(dǎo)體層的材料為硅，所述硅的禁帶寬度大于硅鍺的禁帶寬度。在第一半導(dǎo)體層表面形成晶體管的柵極結(jié)構(gòu)，由于第一半導(dǎo)體層的材料為硅鍺，可以提高空穴的遷移率，從而提高形成的？103晶體管的載流子遷移率，提高晶體管的性能。
[0031〕 進(jìn)一步，本發(fā)明的技術(shù)方案中，在形成所述源極和漏極之前，在所述硅層內(nèi)進(jìn)行輕摻雜離子注入和口袋離子注入，形成輕摻雜區(qū)和口袋區(qū)。所述輕摻雜區(qū)可以降低短溝道效應(yīng)，所述口袋區(qū)可以阻擋后續(xù)形成的源極和漏極內(nèi)的摻雜離子向溝道區(qū)域內(nèi)擴(kuò)散，避免源漏穿通效應(yīng)，從而提高晶體管的性能。

【專利附圖】

【附圖說(shuō)明】
[0032]圖1是本發(fā)明的現(xiàn)有技術(shù)的？103晶體管的結(jié)構(gòu)示意圖；
[0033]圖2至圖14是本發(fā)明的實(shí)施例的？103晶體管的形成過(guò)程的結(jié)構(gòu)示意圖。

【具體實(shí)施方式】
[0034]如【背景技術(shù)】中所述，現(xiàn)有技術(shù)中形成的？103晶體管的性能需要進(jìn)一步提高。
[0035]研究發(fā)現(xiàn)，？108晶體管的載流子空穴在硅鍺中的遷移速率大于在硅中的遷移速率，米用娃錯(cuò)材料作為晶體管的溝道材料可以提聞？103晶體管的空穴遷移率，從而提聞？108晶體管的飽和電流。但是，直接在所述硅鍺層中形成所述？103晶體管的源極和漏極以及溝道區(qū)域，會(huì)使源極和漏極與襯底之間形成的結(jié)之間有較大的結(jié)漏電流，影響？103晶體管的性能。進(jìn)一步研究發(fā)現(xiàn)，使得所述結(jié)漏電流較大的原因是由于硅鍺材料的禁帶寬度較小，電子容易發(fā)生躍遷造成的。
[0036]本發(fā)明的技術(shù)方案，采用第一半導(dǎo)體層作為？103晶體管的溝道區(qū)材料，采用第二半導(dǎo)體層作為源極和漏極的材料，所述第二半導(dǎo)體層的材料的禁帶寬度大于第一半導(dǎo)體層的材料的禁帶寬度，可以降低源極和漏極與半導(dǎo)體襯底之間的漏電流，從而可以提高？103晶體管的性能。
[0037]為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更為明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施例做詳細(xì)的說(shuō)明。
[0038]請(qǐng)參考圖2，提供半導(dǎo)體襯底100。
[0039]所述半導(dǎo)體襯底100的材料包括硅、鍺、鍺化硅、砷化鎵等半導(dǎo)體材料，所述半導(dǎo)體襯底100可以是體硅材料也可以是復(fù)合結(jié)構(gòu)如絕緣體上硅。本領(lǐng)域的技術(shù)人員可以根據(jù)半導(dǎo)體襯底100上形成的半導(dǎo)體器件選擇所述半導(dǎo)體襯底100的類型，因此所述半導(dǎo)體襯底的類型不應(yīng)限制本發(fā)明的保護(hù)范圍。本實(shí)施例中，所述半導(dǎo)體襯底100為晶體硅。后續(xù)在所述半導(dǎo)體襯底100上形成？103晶體管。
[0040]請(qǐng)參考圖3，在所述半導(dǎo)體襯底100表面形成第一半導(dǎo)體層200。
[0041]本實(shí)施例中，所述第一半導(dǎo)體層200的材料為硅鍺，在本發(fā)明的其他實(shí)施例中，所述第一半導(dǎo)體層200的材料還可以是其他具有較高空穴遷移率的材料。
[0042]具體的，本實(shí)施例中，采用外延工藝形成所述第一半導(dǎo)體層200。所述外延工藝的溫度是6001?11001，壓強(qiáng)為1托?500托，采用的硅源氣體為31?或31?%，鍺源氣體是(--，還包括此1氣體以及氫氣，其中硅源氣體、鍺源氣體、此1的流量均為匕⑶!!!?10008。。?。?！，氧氣的流量是 0.181111 ?5081111。
[0043]采用外延工藝形成的所述第一半導(dǎo)體層200的厚度為2=111?20011111，后續(xù)在所述第一半導(dǎo)體層200表面形成柵極結(jié)構(gòu)，使得形成的？103晶體管的溝道區(qū)域位于所述第一半導(dǎo)體層200內(nèi)，由于所述第一半導(dǎo)體層200的材料為硅鍺或其他具有較高空穴遷移率的材料，所以能夠提聞？103晶體管中空穴的遷移率，從而提聞？108晶體管的性能。
[0044]請(qǐng)參考圖4，在所述第一半導(dǎo)體層200表面形成掩膜層300。
[0045]本實(shí)施例中，所述掩膜層300包括位于所述第一半導(dǎo)體層200表面的氧化硅層301和位于所述氧化硅層301表面的氮化硅層302。所述氧化硅層301可以減小氮化硅層302與第一半導(dǎo)體層200之間由于晶格不匹配造成的應(yīng)力。
[0046]在本發(fā)明的其他實(shí)施例中，所述掩膜層300也可以是單層的氧化硅層或氮化硅層，還可以是撕例(氮化硅-氧化硅-氮化硅)的三層堆疊結(jié)構(gòu)。
[0047]所述掩膜層300后續(xù)用于形成圖形化掩膜層，定義出柵極結(jié)構(gòu)的位置。
[0048]請(qǐng)參考圖5，刻蝕所述掩膜層300 (請(qǐng)參考圖4),形成圖形化掩膜層310，所述圖形化掩膜層310覆蓋部分娃第一半導(dǎo)體層200。
[0049]具體的形成所述圖形化掩膜層310的方法包括:在所述掩膜層300表面形成光刻膠層，對(duì)所述光刻膠層進(jìn)行曝光顯影，定義出后續(xù)形成的圖形化掩膜層的位置和尺寸；以所述光刻膠層為掩膜，采用干法刻蝕工藝刻蝕所述掩膜層300，形成圖形化掩膜層310，所述圖形化掩膜層310包括:位于所述第一半導(dǎo)體層200表面的部分氧化硅層311和位于所述部分氧化硅層311表面的部分氮化硅層312。所述圖形化掩膜層310定義出后續(xù)形成的？108晶體管的柵極結(jié)構(gòu)的尺寸和位置。
[0050]請(qǐng)參考圖6，以所述圖形化掩膜層310為掩膜，刻蝕所述第一半導(dǎo)體層200 (請(qǐng)參考圖5),形成第一凹槽201，所述第一凹槽201暴露出部分半導(dǎo)體襯底100的表面。
[0051]本實(shí)施例中，采用干法刻蝕工藝刻蝕所述第一半導(dǎo)體層200 (請(qǐng)參考圖5),形成位于圖形化掩膜層310下方的部分第一半導(dǎo)體層210，以及位于所述部分第一半導(dǎo)體層200兩側(cè)的第一凹槽201。
[0052]所述第一凹槽201暴露出部分半導(dǎo)體襯底100的表面，后續(xù)在所述第一凹槽201內(nèi)填充半導(dǎo)體材料，形成源極和漏極。
[0053]請(qǐng)參考圖7，在所述第一凹槽內(nèi)形成第二半導(dǎo)體層202。
[0054]本實(shí)施例中，所述第二半導(dǎo)體層202的材料為硅，硅的禁帶寬度大于硅鍺的禁帶寬度。在本發(fā)明的其他實(shí)施例中，可以根據(jù)第一半導(dǎo)體層200的材料選擇合適的第二半導(dǎo)體層的材料，使第二半導(dǎo)體層的材料的禁帶寬度大于第一半導(dǎo)體層的材料的禁帶寬度。
[0055]本實(shí)施例中，采用外延工藝形成所述第二半導(dǎo)體層202，所述外延工藝的溫度是6001 ?11001，壓強(qiáng)為 1 托?氣體以及氫氣，其中娃源氣體、此1的流量均為18(3(3111?10008(3(3111，氫氣的流量是0.181111?5081111。
[0056]所述外延工藝能夠較好的控制形成的第二半導(dǎo)體層202的厚度，本實(shí)施例中，所述第二半導(dǎo)體層202的厚度與部分第一半導(dǎo)體層210的厚度一致，所述第二半導(dǎo)體層202的表面與部分第一半導(dǎo)體層210的表面齊平。
[0057]在本發(fā)明的其他實(shí)施例中，所述第二半導(dǎo)體層202的表面也可以略低于所述部分第一半導(dǎo)體層210的表面。如果，所述第二半導(dǎo)體層202的表面高于所述部分第一半導(dǎo)體層210的表面，所述第二半導(dǎo)體層202與后續(xù)在硅鍺層210表面形成的柵極結(jié)構(gòu)之間會(huì)發(fā)生連接，影響后續(xù)形成的晶體管的性能。
[0058]請(qǐng)參考圖8，在所述第二半導(dǎo)體層202表面形成介質(zhì)層400，所述介質(zhì)層400的表面與圖形化掩膜層310的表面齊平。
[0059]所述介質(zhì)層400的材料為氧化硅或氮氧化硅，所述介質(zhì)層400的材料與圖形化掩膜層310的材料不相同，便于后續(xù)工藝中去除所述圖形化掩膜層310。本實(shí)施例中，所述介質(zhì)層400的材料為氧化硅。
[0060]具體的，本實(shí)施例中形成所述介質(zhì)層400的方法包括:采用化學(xué)氣相沉積工藝在所述第一凹槽201內(nèi)填充介質(zhì)材料，所述介質(zhì)材料填充滿所述第一凹槽201并覆蓋所述圖形化掩膜層310的表面；以所述圖形化掩膜層310的頂部表面為停止層，采用化學(xué)機(jī)械掩膜工藝對(duì)所述介質(zhì)材料進(jìn)行平坦化，形成所述介質(zhì)層400，使所述介質(zhì)層400的表面與圖形化掩膜層310的頂部表面齊平。
[0061]請(qǐng)參考圖9，去除所述圖形化掩膜層310 (請(qǐng)參考圖8),形成第二凹槽401。
[0062]可以采用濕法刻蝕或者干法刻蝕工藝去除所述圖形化掩膜層310，形成第二凹槽401。所述第二凹槽401暴露出部分第一半導(dǎo)體層210的表面，后續(xù)在所述第二凹槽401內(nèi)形成位于所述部分第一半導(dǎo)體層210表面的柵極結(jié)構(gòu)。
[0063]請(qǐng)參考圖10，在所述第二凹槽401 (請(qǐng)參考圖9)底部表面形成柵介質(zhì)層501以及位于所述柵介質(zhì)層501表面填充滿所述第二凹槽401，并且覆蓋介質(zhì)層400的柵極材料層500。
[0064]所述柵介質(zhì)層501的材料為氧化娃,厚度為1=111?10011111。所述柵介質(zhì)層501采用氧化工藝形成，所述氧化工藝可以是熱氧化工藝或濕法氧化工藝，采用氧化工藝形成所述柵介質(zhì)層501，可以修復(fù)所述第一半導(dǎo)體層表面由于刻蝕工藝造成的損傷，氧化工藝中，所述柵介質(zhì)層的形成速率較低，能夠較好的控制最終形成的所述柵介質(zhì)層501的厚度。
[0065]所述柵極材料層500的材料為多晶硅，采用化學(xué)沉積工藝形成所述柵極材料層500。
[0066]在本發(fā)明的其他實(shí)施例中，所述柵介質(zhì)層501的材料還可以是把02、
或其他高X介質(zhì)材料，所述柵介質(zhì)層501還可以采用原子層沉積工藝形成。所述柵極材料層500的材料可以是八1、⑶、八8、八11、？扒附、丁1、II隊(duì)I'氣I'&、丁忒、丁沾.、胃、顆、181的一種或多種。
[0067]請(qǐng)參考圖11，以所述介質(zhì)層400為停止層，對(duì)所述柵極材料層500 (請(qǐng)參考圖10)進(jìn)行平坦化形成柵極502。
[0068]所述柵極502的表面與介質(zhì)層400的表面齊平。所述柵介質(zhì)層501與柵極502作為后續(xù)形成的晶體管的柵極結(jié)構(gòu)。所述柵極結(jié)構(gòu)位于部分第一半導(dǎo)體層210的上方。位于柵極結(jié)構(gòu)下方的部分第一半導(dǎo)體層210作為溝道區(qū)域，能夠提高空穴的遷移率，從而提聞后續(xù)形成的晶體管的性能。
[0069]請(qǐng)參考圖12，去除所述柵介質(zhì)層501和柵極結(jié)構(gòu)兩側(cè)的介質(zhì)層，暴露出第二半導(dǎo)體層202的表面。
[0070]可以采用濕法刻蝕或者干法刻蝕工藝去除所述介質(zhì)層400。本實(shí)施例中，采用濕法刻蝕工藝去除所述介質(zhì)層400，所述濕法刻蝕的溶液為氫氟酸溶液。
[0071]后續(xù)在所述第二半導(dǎo)體層202內(nèi)形成源極和漏極。
[0072]請(qǐng)參考圖13，在所述柵極結(jié)構(gòu)兩側(cè)的第二半導(dǎo)體層202內(nèi)進(jìn)行輕摻雜離子注入和口袋離子注入，分別形成輕摻雜區(qū)601和口袋區(qū)602，所述口袋區(qū)602包圍所述輕摻雜區(qū)。
[0073]所述輕摻雜離子注入注入的離子類型為？型離子，至少包括8、68或III中的一種離子。所述輕摻雜離子注入形成輕摻雜區(qū)601，可以改善短溝道效應(yīng)，提高晶體管的性能。
[0074]所述口袋離子注入注入的離子類型為~型離子，至少包括？、八8、％中的一種。所述口袋離子注入形成口袋區(qū)602，所述口袋區(qū)602的深度大于輕摻雜區(qū)601的深度。本實(shí)施例中，所述口袋區(qū)602包圍所述輕摻雜區(qū)601。所述口袋離子注入形成口袋區(qū)602可以阻擋后續(xù)形成的源極和漏極內(nèi)的摻雜離子向溝道區(qū)域內(nèi)擴(kuò)散，避免源漏穿通效應(yīng)。
[0075]本實(shí)施例中，先進(jìn)行所述輕摻雜離子注入形成輕摻雜區(qū)601。所述輕摻雜離子注入的離子為8，所述離子注入的劑量為1214社00/(31112?3215社0111八1112，注入的能量范圍為0.51(67?101(67，注入的傾斜角度范圍為0度?15度。
[0076]在形成所述輕摻雜區(qū)601之后，以所述柵極結(jié)構(gòu)為掩膜對(duì)所述硅層202進(jìn)行口袋離子注入，所述口袋離子注入的離子為？，離子能量為151(^?601(67，劑量為3213社0111/01112?3214社0111八1112，離子注入角度為25度?35度。所述口袋區(qū)602的摻雜離子與輕摻雜區(qū)的摻雜離子電性相反，使得所述輕摻雜區(qū)601在靠近柵極結(jié)構(gòu)下方的耗盡區(qū)變窄，緩解了短溝道效應(yīng)。
[0077]請(qǐng)參考圖14，在所述柵介質(zhì)層501和柵極502的側(cè)壁表面形成側(cè)墻503，以所述側(cè)墻503和柵極502和掩膜，對(duì)所述柵極502兩側(cè)的第二半導(dǎo)體層202內(nèi)進(jìn)行重?fù)诫s離子注入，形成源極603和漏極604。
[0078]所述重?fù)诫s離子注入的離子類型為？型離子，至少包括8、^！、III中的一種。對(duì)所述第二半導(dǎo)體層202進(jìn)行重?fù)诫s離子注入，形成源極603和漏極604，所述源極603和漏極604位于娃層202內(nèi)。在本發(fā)明的其他實(shí)施例中，部分源極603和漏極604還位于半導(dǎo)體襯底100內(nèi)。
[0079]本實(shí)施例中，在進(jìn)行所述重?fù)诫s離子注入之后，還進(jìn)行退火處理，激活所述輕摻雜區(qū)601、口袋區(qū)602和源極603和漏極604內(nèi)的摻雜離子。
[0080]在本發(fā)明的其他實(shí)施例中，也可以在進(jìn)行所述輕摻雜離子注入、口袋離子注入、中摻雜離子注入之后，分別進(jìn)行退火處理，分別激活所述輕摻雜區(qū)601、口袋區(qū)602和源極603和漏極604內(nèi)的摻雜離子。
[0081]本實(shí)施例中，由于所述源極603和漏極604的材料為硅，硅的禁帶寬度大于硅鍺的禁帶寬度，所以較難發(fā)生電子躍遷，從而與直接采用硅鍺材料作為源極和漏極材料相比，可以降低源極603和漏極604與襯底之間形成的結(jié)的結(jié)漏電流，從而提高晶體管的飽和電流。并且，由于？103晶體管的載流子為空穴，源極603和漏極604材料的禁帶寬度大于溝道區(qū)域的材料的禁帶寬度，并不會(huì)影響空穴載流子在源極、漏極與溝道區(qū)域之間的遷移，從而不會(huì)影響到晶體管的性能。
[0082]并且所述采用上述方法形成的？103晶體管的溝道區(qū)域材料為硅鍺，可以提高溝道內(nèi)空穴的遷移率，從而提聞晶體管的性能。
[0083]本發(fā)明的實(shí)施例，還提供了一種采用上述方法形成的晶體管。
[0084]請(qǐng)參考圖14，所述晶體管包括:半導(dǎo)體襯底100 ；覆蓋部分半導(dǎo)體襯底100表面的第一半導(dǎo)體層210 ；位于所述第一半導(dǎo)體層210兩側(cè)的半導(dǎo)體襯底100表面的第二半導(dǎo)體層202 ；位于所述第一半導(dǎo)體層210表面的柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)包括位于第一半導(dǎo)體層210表面的柵介質(zhì)層501和位于所述柵介質(zhì)層501表面的柵極502 ；位于所述柵極結(jié)構(gòu)兩側(cè)的第二半導(dǎo)體層202內(nèi)的源極和漏極603。
[0085]本實(shí)施例中，所述第二半導(dǎo)體層202的表面與第一半導(dǎo)體層210表面齊平。
[0086]所述柵極結(jié)構(gòu)兩側(cè)的第二半導(dǎo)體層202內(nèi)還形成有輕摻雜區(qū)601和口袋區(qū)602，所述口袋區(qū)602包圍所述輕摻雜區(qū)601，所述輕摻雜區(qū)601和口袋區(qū)602內(nèi)的摻雜離子類型不相同。
[0087]所述源極603和漏極604的摻雜離子類型與輕摻雜區(qū)601內(nèi)的摻雜離子類型相同。
[0088]所述柵極結(jié)構(gòu)兩側(cè)側(cè)壁表面還形成有側(cè)墻503。
[0089]在本發(fā)明的其他實(shí)施例中，部分所述源極603和漏極604還可以位于半導(dǎo)體襯底100 內(nèi)。
[0090]上述？103晶體管的柵極結(jié)構(gòu)下方的溝道區(qū)域?yàn)榈谝话雽?dǎo)體層210，本實(shí)施例中，所述第一半導(dǎo)體層210的材料為娃錯(cuò)，可以提聞？108晶體管中空穴的遷移率，從而提聞形成的晶體管的性能。而第二半導(dǎo)體層202的材料為硅，使得所述1^03晶體管的源極603和漏極604的材料為硅，所述硅具有較大的禁帶寬度，使得電子較難發(fā)生躍遷，從而可以降低源極603和漏極604和半導(dǎo)體襯底之間的結(jié)的結(jié)漏電流，從而提高晶體管的性倉(cāng)泛。
[0091]雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動(dòng)與修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。
【權(quán)利要求】
1.一種PMOS晶體管的形成方法，其特征在于，包括: 提供半導(dǎo)體襯底； 在所述半導(dǎo)體襯底表面形成第一半導(dǎo)體層； 在所述第一半導(dǎo)體層表面形成圖形化掩膜層，所述圖形化掩膜層覆蓋部分第一半導(dǎo)體層； 以所述圖形化掩膜層為掩膜，刻蝕所述第一半導(dǎo)體層，形成第一凹槽，所述第一凹槽暴露出部分半導(dǎo)體襯底的表面； 在所述第一凹槽內(nèi)形成第二半導(dǎo)體層，所述第二半導(dǎo)體層的材料的禁帶寬度大于第一半導(dǎo)體層的材料的禁帶寬度； 在所述第二半導(dǎo)體層表面形成介質(zhì)層，所述介質(zhì)層的表面與圖形化掩膜層的表面齊平; 去除所述圖形化掩膜層，形成第二凹槽； 在所述第二凹槽內(nèi)形成柵極結(jié)構(gòu)； 去除所述柵極結(jié)構(gòu)兩側(cè)的介質(zhì)層，在所述柵極結(jié)構(gòu)兩側(cè)的第二半導(dǎo)體層內(nèi)形成源極和漏極。
2.根據(jù)權(quán)利要求1所述的PMOS晶體管的形成方法，其特征在于，所述第一半導(dǎo)體層的材料為娃鍺。
3.根據(jù)權(quán)利要求2所述的PMOS晶體管的形成方法，其特征在于，所述第一半導(dǎo)體層的厚度為2nm?200nm。
4.根據(jù)權(quán)利要求1所述的PMOS晶體管的形成方法，其特征在于，所述圖形化掩膜層包括位于所述第一半導(dǎo)體層表面的氧化硅層和位于所述氧化硅層表面的氮化硅層。
5.根據(jù)權(quán)利要求2所述的PMOS晶體管的形成方法，其特征在于，所述第二半導(dǎo)體層的材料為硅。
6.根據(jù)權(quán)利要求5所述的PMOS晶體管的形成方法，其特征在于，在所述第一凹槽內(nèi)形成第二半導(dǎo)體層的工藝為選擇性沉積工藝。
7.根據(jù)權(quán)利要求1所述的PMOS晶體管的形成方法，其特征在于，所述第二半導(dǎo)體層的表面與第一半導(dǎo)體層表面齊平。
8.根據(jù)權(quán)利要求1所述的PMOS晶體管的形成方法，其特征在于，形成所述介質(zhì)層的方法包括:在所述第一凹槽內(nèi)填充介質(zhì)材料，所述介質(zhì)材料填充滿第一凹槽并覆蓋圖形化掩膜層的表面；以所述圖形化掩膜層的表面為停止層，采用化學(xué)機(jī)械掩膜工藝對(duì)所述介質(zhì)材料進(jìn)行平坦化，形成所述介質(zhì)層。
9.根據(jù)權(quán)利要求8所述的PMOS晶體管的形成方法，其特征在于，所述介質(zhì)層的材料為氧化硅。
10.根據(jù)權(quán)利要求5所述的PMOS晶體管的形成方法，其特征在于，去除所述柵極結(jié)構(gòu)兩側(cè)的介質(zhì)層之后，形成所述源極和漏極之前，在所述柵極結(jié)構(gòu)兩側(cè)的第二半導(dǎo)體層內(nèi)進(jìn)行輕摻雜離子注入和口袋離子注入，分別形成輕摻雜區(qū)和口袋區(qū)，所述口袋區(qū)包圍所述輕摻雜區(qū)。
11.根據(jù)權(quán)利要求10所述的PMOS晶體管的形成方法，其特征在于，所述輕摻雜離子注入的離子類型與口袋離子注入的離子類型不相同。
12.根據(jù)權(quán)利要求11所述的PMOS晶體管的形成方法，其特征在于，形成所述源極和漏極的方法包括:在所述柵極結(jié)構(gòu)兩側(cè)側(cè)壁表面形成側(cè)墻，以所述柵極結(jié)構(gòu)和側(cè)墻為掩膜，對(duì)所述柵極結(jié)構(gòu)兩側(cè)的第二半導(dǎo)體層內(nèi)進(jìn)行重?fù)诫s離子注入。
13.根據(jù)權(quán)利要求12所述的PMOS晶體管的形成方法，其特征在于，所述重?fù)诫s離子注入的離子類型與輕摻雜離子注入的離子類型相同。
14.根據(jù)權(quán)利要求13所述的PMOS晶體管的形成方法，其特征在于，部分源極和漏極位于半導(dǎo)體襯底內(nèi)。
15.—種PMOS晶體管，其特征在于，包括: 半導(dǎo)體襯底； 覆蓋部分半導(dǎo)體襯底表面的第一半導(dǎo)體層； 位于所述第一半導(dǎo)體層兩側(cè)的半導(dǎo)體襯底表面的第二半導(dǎo)體層，所述第二半導(dǎo)體層的材料的禁帶寬度大于第一半導(dǎo)體層的材料的禁帶寬度； 位于所述第一半導(dǎo)體層表面的柵極結(jié)構(gòu)； 位于所述柵極結(jié)構(gòu)兩側(cè)的第二半導(dǎo)體層內(nèi)的源極和漏極。
16.根據(jù)權(quán)利要求15所述的PMOS晶體管，其特征在于，所述第一半導(dǎo)體層的材料為鍺硅，第二半導(dǎo)體層的材料為硅。
17.根據(jù)權(quán)利要求16所述的PMOS晶體管，其特征在于，所述第二半導(dǎo)體層的表面與第一半導(dǎo)體層表面齊平。
18.根據(jù)權(quán)利要求17所述的PMOS晶體管，其特征在于，還包括位于柵極結(jié)構(gòu)兩側(cè)的第二半導(dǎo)體層的輕摻雜區(qū)和口袋區(qū)，所述口袋區(qū)包圍所述輕摻雜區(qū)，所述輕摻雜區(qū)內(nèi)的摻雜離子類型與口袋區(qū)內(nèi)的摻雜離子類型不相同。
19.根據(jù)權(quán)利要求18所述的PMOS晶體管，其特征在于，所述源極和漏極內(nèi)的摻雜離子類型與輕摻雜區(qū)內(nèi)的摻雜離子類型相同。
20.根據(jù)權(quán)利要求19所述的PMOS晶體管，其特征在于，部分源極和漏極位于半導(dǎo)體襯底內(nèi)。
【文檔編號(hào)】H01L21/336GK104465377SQ201310425758
【公開日】2015年3月25日 申請(qǐng)日期:2013年9月17日 優(yōu)先權(quán)日:2013年9月17日
【發(fā)明者】劉金華 申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司