半導(dǎo)體裝置及其制造方法
【專利摘要】本發(fā)明公開了一種半導(dǎo)體裝置及其制造方法。半導(dǎo)體裝置包括一襯底以及一疊層結(jié)構(gòu)。疊層結(jié)構(gòu)垂直形成于襯底上。疊層結(jié)構(gòu)包括多個導(dǎo)電層及多個絕緣層,導(dǎo)電層與絕緣層系交錯設(shè)置(interlaced)。其中導(dǎo)電層的至少其中之一具有一第一摻雜段及一第二摻雜段,第一摻雜段具有一第一摻雜特性(doping property),第二摻雜段具有一第二摻雜特性,第一摻雜特性和第二摻雜特性是不同的,第一摻雜段和第二摻雜段的鄰接面具有一晶面(grain boundary)。
【專利說明】半導(dǎo)體裝置及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明是有關(guān)于一種半導(dǎo)體裝置及其制造方法,且特別是有關(guān)于一種具有摻雜區(qū)域的半導(dǎo)體裝置及其制造方法。
【背景技術(shù)】
[0002]隨著半導(dǎo)體技術(shù)的發(fā)展,各式半導(dǎo)體元件不斷推陳出新。舉例來說,存儲器、晶體管、二極管等元件已廣泛使用于各式電子裝置中。
[0003]針對半導(dǎo)體元件中的摻雜區(qū)域,傳統(tǒng)的方式是經(jīng)由注入(implantat1n)工藝制作。然而,當(dāng)摻雜的深度越深時,摻雜區(qū)域分布就越大,單位體積的摻雜濃度就會越淡。此夕卜,當(dāng)摻雜區(qū)域擴(kuò)散,摻雜區(qū)域分布就越大時,界定摻雜區(qū)域的準(zhǔn)確度就會下降,而影響到整體工藝的準(zhǔn)確度。再者,為了達(dá)到預(yù)定的摻雜濃度,深度越深的區(qū)域可能必須進(jìn)行較多次的注入步驟,且不同深度的區(qū)域采用的注入濃度也必須不同,制造成本因此大幅提高。因此,在半導(dǎo)體技術(shù)的發(fā)展中,研究人員不斷的嘗試并進(jìn)行改善。
【發(fā)明內(nèi)容】
[0004]本發(fā)明是有關(guān)于一種半導(dǎo)體裝置及其制造方法。實(shí)施例中,在不同的工藝步驟中制作各個摻雜區(qū)域,可以準(zhǔn)確地控制半導(dǎo)體裝置中各個摻雜區(qū)域的范圍及摻雜濃度,不僅可以達(dá)到良好的裝置尺寸微縮,同時尚可以大幅節(jié)省制造成本,避免注入步驟對于半導(dǎo)體裝置可能造成的損害。
[0005]根據(jù)本發(fā)明的一實(shí)施例,是提出一種半導(dǎo)體裝置。半導(dǎo)體裝置包括一襯底以及一疊層結(jié)構(gòu)。疊層結(jié)構(gòu)垂直形成于襯底上。疊層結(jié)構(gòu)包括多個導(dǎo)電層及多個絕緣層,導(dǎo)電層與絕緣層系交錯設(shè)置(interlaced)。其中導(dǎo)電層的至少其中之一具有一第一摻雜段及一第二摻雜段,第一摻雜段具有一第一摻雜特性(doping property),第二摻雜段具有一第二摻雜特性,第一摻雜特性和第二摻雜特性是不同的,第一摻雜段和第二摻雜段的鄰接面具有一晶面(grain boundary)。
[0006]根據(jù)本發(fā)明的另一實(shí)施例,是提出一種半導(dǎo)體裝置的制造方法。半導(dǎo)體裝置的制造方法包括以下步驟。提供一襯底;以及垂直形成一疊層結(jié)構(gòu)于襯底上,包括:形成多個導(dǎo)電層于襯底上,包括形成多個第一摻雜段及多個第二摻雜段,第一摻雜段具有一第一摻雜特性,第二摻雜段具有一第二摻雜特性,第一摻雜特性和第二摻雜特性是不同的,第一摻雜段和第二摻雜段的鄰接面具有一晶面;及形成多個絕緣層于襯底上,導(dǎo)電層與絕緣層系交錯設(shè)置。
[0007]為了對本發(fā)明的上述及其他方面有更佳的了解,下文特舉較佳實(shí)施例,并配合所附圖式,作詳細(xì)說明如下:
【專利附圖】
【附圖說明】
[0008]圖1繪示本發(fā)明的一實(shí)施例的半導(dǎo)體裝置的立體示意圖。
[0009]圖2A?圖2F繪示依照本發(fā)明的一實(shí)施例的一種半導(dǎo)體裝置的制造方法示意圖。
[0010]圖3A繪示依照本發(fā)明的另一實(shí)施例的半導(dǎo)體裝置的俯視示意圖。
[0011]圖3B繪示沿圖3A的剖面線3B-3B’的剖面示意圖。
[0012]圖4A圖?圖12C繪示依照本發(fā)明的再一實(shí)施例的一種半導(dǎo)體裝置的制造方法示意圖。
[0013]圖13繪示一三維垂直柵極存儲器陣列(3D vertical gate memory array)的立體示意圖。
[0014]【符號說明】
[0015]100、200、300、500:半導(dǎo)體裝置
[0016]110:襯底
[0017]120、320、420:疊層結(jié)構(gòu)
[0018]121、321、340、421:導(dǎo)電層
[0019]121a、321a、421a:第一摻雜段
[0020]121b,321b,421b:第二摻雜段
[0021]121g:鄰接面
[0022]123、423:絕緣層
[0023]221,621:第一摻雜層
[0024]222:第二摻雜層
[0025]350:柵極結(jié)構(gòu)
[0026]360:電荷捕捉層
[0027]370、371、371,、372、372,、373、373,、374:超薄通道
[0028]402、403、404、405、412、413、414、415:半導(dǎo)體條紋
[0029]409、419:串選擇線柵極結(jié)構(gòu)
[0030]420’:疊層條
[0031]423a、429a:頂表面
[0032]425-N ?4邪-1:字線
[0033]426、427:柵極選擇線
[0034]428:底氧化層
[0035]429:氧化層
[0036]480:條狀導(dǎo)電結(jié)構(gòu)
[0037]600:存儲器陣列
[0038]3B-3B,、4B_4B,、5B-5B,、6B-6B,、7B-7B,、8B-8B,、9B-9BM0B-10BMIB-1IB’、11C-11C’、12B-12B’、12C-12C’:剖面線
[0039]A、B:區(qū)域
[0040]D1、D2:延伸方向
[0041]Lg、R:長度
[0042]PRl、PR2:圖案化光刻膠
[0043]T1、T2、T3:凹槽
【具體實(shí)施方式】
[0044]在此
【發(fā)明內(nèi)容】
的實(shí)施例中,是提出一種半導(dǎo)體裝置及其制造方法。實(shí)施例中,在不同的工藝步驟中制作各個摻雜區(qū)域,可以準(zhǔn)確地控制半導(dǎo)體裝置中各個摻雜區(qū)域的范圍及摻雜濃度,不僅可以達(dá)到良好的裝置尺寸微縮,同時尚可以大幅節(jié)省制造成本,避免注入步驟對于半導(dǎo)體裝置可能造成的損害。然而,實(shí)施例僅用以作為范例說明,并不會限縮本發(fā)明欲保護(hù)的范圍。此外,實(shí)施例中的圖式是省略部份要之元件,以清楚顯示本發(fā)明的技術(shù)特點(diǎn)。
[0045]請參照圖1,其繪示本發(fā)明的一實(shí)施例的半導(dǎo)體裝置100的立體示意圖。半導(dǎo)體裝置100包括襯底110以及疊層結(jié)構(gòu)120,疊層結(jié)構(gòu)120垂直形成于襯底110上。疊層結(jié)構(gòu)120包括多個導(dǎo)電層121及多個絕緣層123,導(dǎo)電層121與絕緣層123系交錯設(shè)置(interlaced)。導(dǎo)電層121的至少其中之一具有第一摻雜段121a及第二摻雜段121b,第一摻雜段121a具有第一摻雜特性(doping property),第二摻雜段121b具有第二摻雜特性,第一摻雜特性和第二摻雜特性是不同的,第一摻雜段121a和第二摻雜段121b的鄰接面121g 具有一晶面(grain boundary)。
[0046]實(shí)施例中,如圖1所示,所有導(dǎo)電層121均具有鄰接的第一摻雜段121a及第二摻雜段121b,然實(shí)際應(yīng)用時,亦可視應(yīng)用狀況作適當(dāng)選擇,例如僅部分導(dǎo)電層121具有鄰接的第一摻雜段121a及第二摻雜段121b,并不以圖1所示的實(shí)施態(tài)樣為限。
[0047]一實(shí)施例中,導(dǎo)電層121的材質(zhì)可包括多晶硅。其他實(shí)施例中,導(dǎo)電層121的材質(zhì)亦可包括三五族化合物(II1-V compound)、二六族化合物(I1-VI compound)或金屬氧化物。舉例來說,三五族化合物例如是砷化鎵(GaAs)或砷化銦鎵(InGaAs) ;二六族化合物例如是碲化鎘(CdTe)或硒化錳鎘(CdMnSe);金屬氧化物例如是銦鎵鋅氧化物(IndiumGallium Zinc Oxide, IGZ0)。
[0048]一實(shí)施例中,第一摻雜段121a的材質(zhì)和第二摻雜段121b的材質(zhì)可分別獨(dú)立地包括砷(As)、磷(P)、鋪(Sb)、硼(B)、碳(C)或氮(N)的至少其中之一。另一實(shí)施例中,僅第一摻雜段121a和第二摻雜段121b其中之一的材質(zhì)包括砷、磷、銻、硼、碳或氮的至少其中之一;也就是說,第一摻雜段121a和第二摻雜段121b的其中之一是未摻雜的。
[0049]一實(shí)施例中,第一摻雜特性和第二摻雜特性是摻雜類型,也就是說,第一摻雜段121a和第二摻雜段121b的摻雜類型不同。舉例來說,第一摻雜特性例如是N型摻雜或P型摻雜的其中之一,而第二摻雜特性則是N型摻雜或P型摻雜的其中之另一。當(dāng)?shù)谝粨诫s段121a和第二摻雜段121b分別是N型摻雜和P型摻雜時,第一摻雜段121a和第二摻雜段121b的鄰接面便形成一個P-N結(jié),則第一摻雜段121a和第二摻雜段121b的結(jié)合可作為二極管(d1de)應(yīng)用。
[0050]另一實(shí)施例中,第一摻雜特性和第二摻雜特性是摻雜濃度,也就是說,第一摻雜段121a和第二摻雜段121b的摻雜濃度不同。舉例來說,第一摻雜段121a和第二摻雜段121b的其中之一的摻雜濃度例如是大于1E19 / cm3,而另一者的摻雜濃度可以非常低,低至未摻雜或接近于未摻雜的情形,或者是1E17?1E19 / cm3。本實(shí)施例中,并不限定第一摻雜段121a和第二摻雜段121b的摻雜類型,第一摻雜段121a和第二摻雜段121b可以同為N型摻雜或P型摻雜,或者分別為N型摻雜和P型摻雜。
[0051]一實(shí)施例中,第一摻雜段121a的體積和第二摻雜段121b的體積例如是不同。
[0052]請參照圖2A?圖2F,其繪示依照本發(fā)明的一實(shí)施例的一種半導(dǎo)體裝置100的制造方法示意圖。
[0053]如圖2A所示,提供襯底110、形成多個絕緣層123以及形成多個第一摻雜層221。第一摻雜層221具有第一摻雜特性。第一摻雜層221與絕緣層123系交錯設(shè)置,并垂直疊層于襯底110上。
[0054]請參照圖2B?圖2D,形成多個凹槽Tl及多個第一摻雜段121a,各個凹槽Tl鄰接于各個第一摻雜段121a。實(shí)施例中,形成凹槽Tl及第一摻雜段121a的制造方法例如包括以下步驟。
[0055]如圖2B所示,設(shè)置一圖案化光刻膠PRl于第一摻雜層221與絕緣層123形成的疊層上。圖案化光刻膠PRl包覆這些第一摻雜層221的一部份。
[0056]如圖2C所示,移除部分這些第一摻雜層221以形成這些凹槽Tl。這些凹槽Tl交錯形成于絕緣層123之間,并且暴露于圖案化光刻膠PRl之外。實(shí)施例中,例如是根據(jù)圖案化光刻膠PRl以光刻刻蝕(photolithography etching)方式形成凹槽Tl。此時,已形成這些鄰接的凹槽Tl與第一摻雜段121a。
[0057]如圖2D所示,移除圖案化光刻膠PRl。
[0058]接著,請參照圖2E?圖2F,形成多個第二摻雜段121b。第二摻雜段121b具有第二摻雜特性,第一摻雜特性和第二摻雜特性是不同的。實(shí)施例中,形成第二摻雜段121b的制造方法例如包括以下步驟。
[0059]如圖2E所示,填入一第二摻雜材料于這些凹槽Tl中,形成第二摻雜層222,第二摻雜材料具有第二摻雜特性。本實(shí)施例中,第二摻雜層222填滿凹槽Tl并包覆絕緣層123的側(cè)表面。實(shí)施例中,第一摻雜特性和第二摻雜特性是不同的,第一摻雜特性和第二摻雜特性例如是摻雜類型或摻雜濃度。
[0060]如圖2F所示,移除暴露于凹槽TI之外的殘留的第二摻雜材料,以形成這些第二摻雜段121b。本實(shí)施例中,例如是以研磨方式或刻蝕方式將暴露于凹槽Tl之外的部分第二摻雜層222移除。由于第一摻雜段121a和第二摻雜段121b是在兩個工藝步驟中分別形成,因此第一摻雜段121a中的晶粒(grain)和第二摻雜段121b中的晶粒會在鄰接面121g上形成一清楚的晶面。如圖2F所示,第一摻雜段121a和第二摻雜段121b形成多個導(dǎo)電層121,導(dǎo)電層121與絕緣層123系垂直地交錯設(shè)置于襯底110上。本實(shí)施例中,第二摻雜段121b的體積小于第一摻雜段121a的體積。至此,形成于圖2F(圖1)所示的半導(dǎo)體裝置100。
[0061]根據(jù)本發(fā)明的實(shí)施例的方式在不同的工藝步驟中制作不同摻雜段,可以準(zhǔn)確地界定半導(dǎo)體裝置中在三維的X、Y和Z方向的各個摻雜區(qū)域的范圍,使得摻雜區(qū)域之間的界線分明,并且可以根據(jù)應(yīng)用的需求良好地控制各個區(qū)域的摻雜濃度。舉例而言,當(dāng)?shù)谝粨诫s段121a和第二摻雜段121b分別是N型摻雜和P型摻雜時,第一摻雜段121a和第二摻雜段121b的鄰接面便可形成一個良好的P-N結(jié),則形成的二極管亦具有良好特性。特別是針對三維半導(dǎo)體裝置,無論各個摻雜區(qū)域具有何種深度(Z方向),均能夠達(dá)到預(yù)定的摻雜濃度及摻雜范圍。
[0062]再者,根據(jù)本發(fā)明的實(shí)施例的方式制作多個具有不同摻雜特性的摻雜區(qū)域,特別是在X方向和Y方向不會產(chǎn)生不當(dāng)?shù)膿诫s擴(kuò)散,不僅可以達(dá)到良好的裝置尺寸微縮,也不需進(jìn)行多次注入步驟,可以大幅節(jié)省制造成本,同時也可避免注入步驟對于半導(dǎo)體裝置可能造成的損害。
[0063]請參照圖3A?圖3B,圖3A繪示依照本發(fā)明的另一實(shí)施例的半導(dǎo)體裝置300的俯視示意圖,圖3B繪示沿圖3A的剖面線3B-3B’的剖面示意圖。
[0064]如圖3A?圖3B所示,半導(dǎo)體裝置300中,第二摻雜段321b的摻雜濃度小于第一摻雜段321a的摻雜濃度。半導(dǎo)體裝置300更可包括柵極結(jié)構(gòu)350,柵極結(jié)構(gòu)350對應(yīng)設(shè)置于具有較小摻雜濃度的第二摻雜段321b處。本實(shí)施例中,第二摻雜段321b的體積(區(qū)域)小于第一摻雜段321a的體積(區(qū)域)。另一實(shí)施例中,第二摻雜段321b的摻雜濃度大于第一摻雜段321a的摻雜濃度,則柵極結(jié)構(gòu)350對應(yīng)設(shè)置于具有較小摻雜濃度的第一摻雜段321a處(未繪示)。以下是以第二摻雜段321b具有較小摻雜濃度為例說明,然并非用以限定本發(fā)明的范圍。
[0065]本實(shí)施例中,半導(dǎo)體裝置300例如是一種三維存儲器結(jié)構(gòu)。如圖3A?圖3B所示,半導(dǎo)體裝置300更可包括多個疊層結(jié)構(gòu)320、導(dǎo)電層340、電荷捕捉層360和超薄通道370、371、371’、372、372’、373、373’和 374。超薄通道 370、371、371’、372、372’、373、373’和 374位于電荷捕捉層360外側(cè)和襯里式地位于疊層結(jié)構(gòu)320之間。電流在超薄通道中沿Y方向流動,且超薄通道受到字符選擇器的控制。第一摻雜段321a例如是存儲器結(jié)構(gòu)的字線,字線連接至超薄通道;導(dǎo)電層340例如是底部柵極層;柵極結(jié)構(gòu)350例如是字線選擇器,設(shè)置于各疊層結(jié)構(gòu)320的尾端的兩側(cè),并分別連接電荷捕捉層360。操作三維存儲器結(jié)構(gòu)是通過字符選擇器(柵極結(jié)構(gòu)350)選擇對應(yīng)的字線(第一摻雜段321a)。
[0066]如圖3B所不,導(dǎo)電層340例如可以和用于制作導(dǎo)電層321的第一摻雜層(具有與第一摻雜段321a相同的高摻雜濃度)一起制作,也就是說,導(dǎo)電層340和第一摻雜層的材質(zhì)是相同的。接著,在全部的導(dǎo)電層(導(dǎo)電層340和第一摻雜層)中,僅針對部分的導(dǎo)電層進(jìn)行制作第一摻雜段321a及第二摻雜段321b以形成導(dǎo)電層321,導(dǎo)電層340并不具有多個摻雜段。這是因?yàn)樽鳛榈撞繓艠O層的導(dǎo)電層340必須具有高摻雜濃度。
[0067]為了使字符選擇器(柵極結(jié)構(gòu)350)可關(guān)閉,絕緣層323之間對應(yīng)字符選擇器的導(dǎo)電層321部分(第二摻雜段321b)必須是低摻雜或無摻雜,因此,柵極結(jié)構(gòu)350對應(yīng)設(shè)置于具有較小摻雜濃度的第二摻雜段321b處。本實(shí)施例中,柵極結(jié)構(gòu)350例如是單柵極設(shè)計(jì)(single gate design),然實(shí)際應(yīng)用時,柵極結(jié)構(gòu)的設(shè)計(jì)亦視應(yīng)用狀況作適當(dāng)選擇,可以是雙柵極設(shè)計(jì)(double gate design)或環(huán)繞柵極設(shè)計(jì)(surrounding gate design),并不以前述設(shè)計(jì)方式為限。
[0068]實(shí)施例中,如圖3A?圖3B所示,柵極結(jié)構(gòu)350具有一柵極長度Lg,柵極長度Lg平行于具有較低摻雜濃度的第二摻雜段321b的一長度R,柵極長度Lg大于第二摻雜段321b的長度R。實(shí)施例中,如圖3A?圖3B所示,第二摻雜段321b的長度R完全位于柵極長度Lg涵蓋的范圍內(nèi)。
[0069]根據(jù)本發(fā)明的實(shí)施例的方式制作的多個摻雜段(例如是第一摻雜段321a和第二摻雜段321b)之間具有清楚界定的接面(晶面),但基于后續(xù)還會對半導(dǎo)體裝置300進(jìn)行熱處理,載子(carrier)很可能會因此擴(kuò)散,因此原本清楚界定的接面有可能受到載子擴(kuò)散的影響。此些擴(kuò)散出接面的載子有可能會在關(guān)閉的狀態(tài)便導(dǎo)通,進(jìn)而產(chǎn)生串聯(lián)的阻值,會造成阻容延遲(RC delay)的問題。如圖3A?圖3B所示,柵極長度Lg大于第二摻雜段321b的長度R,并且將第二摻雜段321b的長度R涵蓋在柵極長度Lg的范圍內(nèi),便可以有效地將載子可能擴(kuò)散的區(qū)域涵蓋進(jìn)柵極結(jié)構(gòu)350控制的區(qū)域,進(jìn)而有效地改善阻容延遲的問題。
[0070]請參照圖4A圖?圖12C,其繪示依照本發(fā)明的再一實(shí)施例的一種半導(dǎo)體裝置500的制造方法示意圖。
[0071]請參照圖4A?圖4B (圖4B繪示沿圖4A的剖面線4B-4B’的剖面示意圖),提供襯底110、形成多個絕緣層423以及形成多個第一摻雜層621。第一摻雜層621具有第一摻雜特性。第一摻雜層621與絕緣層423系交錯設(shè)置,并垂直疊層于襯底110上。如圖4B所示,更可形成一底氧化層428于襯底110和絕緣層423及第一摻雜層621構(gòu)成的疊層之間。
[0072]請參照圖5A?圖7B,形成多個凹槽T3及多個第一摻雜段421a,各個凹槽T3鄰接于各個第一摻雜段421a。實(shí)施例中,形成凹槽T3及第一摻雜段421a的制造方法例如包括以下步驟。
[0073]如圖5A?圖5B所示(圖5B繪示沿圖5A的剖面線5B-5B’的剖面示意圖),設(shè)置一圖案化光刻膠PR2于第一摻雜層621與絕緣層423構(gòu)成的疊層上。接著,根據(jù)圖案化光刻膠PR2刻蝕第一摻雜層621與絕緣層423構(gòu)成的疊層以形成凹槽T2。凹槽T2向下延伸至底氧化層428的表面。
[0074]如圖6A?圖6B所示(圖6B繪示沿圖6A的剖面線6B-6B’的剖面示意圖),移除圖案化光刻膠PR2。
[0075]如圖7A?圖7B所示(圖7B繪示沿圖7A的剖面線7B-7B’的剖面示意圖),移除部分這些第一摻雜層621以形成這些凹槽T3與這些第一摻雜段421a,這些凹槽T3交錯形成于絕緣層423之間,各個凹槽T3鄰接于各個第一摻雜段421a。實(shí)施例中,是采用有選擇性的等向性刻蝕方式,例如化學(xué)表面刻蝕(chemical direct etching,⑶E),以移除部分這些第一摻雜層621??涛g液對于第一摻雜層621和絕緣層423具有高刻蝕選擇比。
[0076]接著,請參照圖8A?圖9B,形成多個第二摻雜段421b。第二摻雜段421b具有第二摻雜特性,第一摻雜特性和第二摻雜特性是不同的。實(shí)施例中,形成第二摻雜段421b的制造方法例如包括以下步驟。
[0077]如圖8A?圖8B所示(圖8B繪示沿圖8A的剖面線8B-8B’的剖面示意圖),將一第二摻雜材料填入這些凹槽T3中并沉積于最頂部的絕緣層423的表面上,形成第二摻雜層622,第二摻雜材料具有第二摻雜特性。本實(shí)施例中,第二摻雜層622填滿凹槽T3并包覆絕緣層423的整個表面。實(shí)施例中,第一摻雜特性和第二摻雜特性是不同的,第一摻雜特性和第二摻雜特性例如是摻雜類型或摻雜濃度。
[0078]如圖9A?圖9B所示(圖9B繪示沿圖9A的剖面線9B-9B’的剖面示意圖),移除暴露于凹槽T3之外的殘留的第二摻雜材料,以形成這些第二摻雜段421b。本實(shí)施例中,例如是以化學(xué)表面刻蝕方式或全面性刻蝕(blanking etch)方式將暴露于凹槽T3之外的部分第二摻雜層622移除。由于第一摻雜段421a和第二摻雜段421b是在兩個工藝步驟中分別形成,因此第一摻雜段421a中的晶粒(grain)和第二摻雜段421b中的晶粒會在鄰接面421g上形成一清楚的晶面。如圖9B所示,第一摻雜段421a和第二摻雜段421b形成多個導(dǎo)電層421,導(dǎo)電層421與絕緣層423系交錯設(shè)置以形成疊層結(jié)構(gòu)420,疊層結(jié)構(gòu)420垂直地設(shè)置于襯底110上。本實(shí)施例中,第二摻雜段421b的體積小于第一摻雜段421a的體積。
[0079]接著,如圖1OA?圖1OB所示(圖1OB繪示沿圖1OA的剖面線10B-10B’的剖面示意圖),形成氧化層429于凹槽T2中,并且對氧化層429的頂表面進(jìn)行研磨,以使得氧化層429的頂表面429a與頂部的氧化層423的頂表面423a齊平。實(shí)施例中,例如是以化學(xué)機(jī)械研磨(CMP)方式研磨氧化層429。
[0080]接著,如圖1lA?圖1lC所示(圖1lB繪示沿圖1lA的剖面線11B-11B’的剖面示意圖,圖1lC繪示沿圖1lC的剖面線11C-11C’的剖面示意圖),圖案化疊層結(jié)構(gòu)420以形成多個疊層條420’。
[0081]接著,如圖12A?圖12C所示(圖12B繪示沿圖12A的剖面線12B-12B’的剖面示意圖,圖12C繪示沿圖12C的剖面線12C-12C’的剖面示意圖),形成電荷捕捉層(未繪示)于疊層條420’上,以及形成多個條狀導(dǎo)電結(jié)構(gòu)480于疊層條420’上。疊層條420’的延伸方向Dl例如是垂直于條狀導(dǎo)電結(jié)構(gòu)480的延伸方向D2。至此,形成于圖12A?圖12C所示的半導(dǎo)體裝置500。
[0082]一實(shí)施例中,以半導(dǎo)體裝置500為一三維存儲裝置為例,如圖12A?圖12C所示,疊層結(jié)構(gòu)420’例如是位線,條狀導(dǎo)電結(jié)構(gòu)480例如是字線的主要結(jié)構(gòu)。
[0083]請參照圖13,其繪示一三維垂直柵極存儲器陣列(3D vertical gate memoryarray)600的立體示意圖。請同時參照圖12A?圖12C和圖13,半導(dǎo)體裝置500的制造方法可應(yīng)用于制作存儲器陣列600。舉例來說,半導(dǎo)體裝置500的導(dǎo)電層421可視作存儲器陣列600的半導(dǎo)體條紋402、403、404、405、412、413、414、415,半導(dǎo)體裝置500的條狀導(dǎo)電結(jié)構(gòu)480可視作存儲器陣列600的至少字線425-N至425-1。本實(shí)施例中,存儲器陣列600的半導(dǎo)體條紋402?405、412?415具有對應(yīng)至少串選擇線柵極結(jié)構(gòu)409 / 419、柵極選擇線426 / 427和字線425-N至425-1的區(qū)域B,區(qū)域B是柵極控制區(qū)域,必須是低摻雜或無摻雜;半導(dǎo)體條紋402?405、412?415亦具有未被串選擇線柵極結(jié)構(gòu)409 / 419、柵極選擇線426 / 427和字線425-N至425-1覆蓋及控制的區(qū)域A,區(qū)域A不具有反轉(zhuǎn)層,需具有較高摻雜濃度用以導(dǎo)通。區(qū)域B的半導(dǎo)體條紋402?405、412?415都具有通道,電流在通道中沿著半導(dǎo)體條紋402?405、412?415延伸的方向流動。
[0084]本實(shí)施例中,半導(dǎo)體裝置500中,第二摻雜段421b的摻雜濃度例如是大于第一摻雜段421a的摻雜濃度。請同時參照圖12A?圖12C和圖13,具有較大摻雜濃度的第二摻雜段421b可用來制作存儲器陣列600的半導(dǎo)體條紋402?405、412?415的區(qū)域A,具有較小摻雜濃度的第一摻雜段421a可用來制作半導(dǎo)體條紋402?405、412?415的區(qū)域B。換言之,根據(jù)本發(fā)明的實(shí)施例,半導(dǎo)體條紋402?405、412?415的制造方法例如包括:形成具有低摻雜濃度的多個半導(dǎo)體條紋(似于制作第一摻雜層621的方式),接著定義出區(qū)域A和區(qū)域B,以及以重?fù)诫s濃度的半導(dǎo)體材料取代原來位于區(qū)域A中的輕摻雜半導(dǎo)體條紋段(類似于制作第二摻雜段421b的方式),以形成具有重?fù)诫s濃度的區(qū)域A和輕摻雜濃度的區(qū)域B的半導(dǎo)體條紋402?405、412?415。如此一來,重?fù)诫s的區(qū)域A和輕摻雜的區(qū)域B之間具有清楚界定的接面(晶面),此兩區(qū)域的摻雜濃度和區(qū)域范圍可以受到良好的控制,同時因?yàn)槭÷远啻巫⑷氩襟E而能夠大幅減少制造成本。
[0085]此外,根據(jù)本發(fā)明的實(shí)施例的制造方法(例如是半導(dǎo)體裝置500的制造方法)制作存儲器陣列600,半導(dǎo)體條紋402?405、412?415的區(qū)域B的范圍完全涵蓋在柵極控制區(qū)域(例如是串選擇線柵極結(jié)構(gòu)409 / 419、柵極選擇線426 / 427和字線425-N至425-1分布的范圍)內(nèi),可以有效地將區(qū)域B中可能因熱處理而造成的載子擴(kuò)散的區(qū)域涵蓋進(jìn)柵極控制區(qū)域,進(jìn)而能有效地改善阻容延遲的問題。
[0086]綜上所述,雖然本發(fā)明已以較佳實(shí)施例發(fā)明如上,然其并非用以限定本發(fā)明。本發(fā)明所屬【技術(shù)領(lǐng)域】中具有通常知識者,在不脫離本發(fā)明的精神和范圍內(nèi),當(dāng)可作各種的更動與潤飾。因此,本發(fā)明的保護(hù)范圍當(dāng)視隨附的權(quán)利要求范圍所界定的為準(zhǔn)。
【權(quán)利要求】
1.一種半導(dǎo)體裝置,包括: 一襯底;以及 一疊層結(jié)構(gòu),垂直形成于該襯底上,包括: 多個導(dǎo)電層;及 多個絕緣層,這些導(dǎo)電層與這些絕緣層系交錯設(shè)置(interlaced); 其中這些導(dǎo)電層的至少其中之一具有一第一摻雜段及一第二摻雜段,該第一摻雜段具有一第一摻雜特性(doping property),該第二摻雜段具有一第二摻雜特性,該第一摻雜特性和該第二摻雜特性是不同的,該第一摻雜段和該第二摻雜段的鄰接面具有一晶面(grainboundary)。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置,其中該第一摻雜段和該第二摻雜段的至少其中之一包括砷(As)、磷(P)、銻(Sb)、硼(B)、碳(C)或氮(N)的至少其中之一。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置,其中該第一摻雜特性和該第二摻雜特性為摻雜濃度,該第一摻雜段和該第二摻雜段其中之一的摻雜濃度是1E17?1E19 / cm3,另一者的摻雜濃度是大于1E19 / cm3。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置,其中該第一摻雜特性和陔第二摻雜特性為摻雜類型,該第一摻雜特性和該第二摻雜特性分別獨(dú)立地為N型摻雜或P型摻雜。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置,其中該第一摻雜段的體積和該第二摻雜段的體積是不同的。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置,其中這些導(dǎo)電層包括多晶硅。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置,其中這些導(dǎo)電層包括三五族化合物(II1-Vcompound)、二六族化合物(I1-VI compound)或金屬氧化物的至少其中之一。
8.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置,其中該第二摻雜段的摻雜濃度不同于該第一摻雜段的摻雜濃度,該半導(dǎo)體裝置更包括一柵極結(jié)構(gòu),對應(yīng)設(shè)置于該第一摻雜段和該第二摻雜段中具有較小摻雜濃度者。
9.根據(jù)權(quán)利要求8所述的半導(dǎo)體裝置,其中該柵極結(jié)構(gòu)具有一柵極長度,該柵極長度平行于該第一摻雜段和該第二摻雜段中具有較小摻雜濃度者的一長度,該柵極長度大于該長度。
10.根據(jù)權(quán)利要求8所述的半導(dǎo)體裝置,其中該柵極結(jié)構(gòu)為單柵極設(shè)計(jì)(singlegate design)、雙柵極設(shè)計(jì)(double gate design)或環(huán)繞柵極設(shè)計(jì)(surrounding gatedesign)。
11.一種半導(dǎo)體裝置的制造方法,包括: 提供一襯底;以及 垂直形成一疊層結(jié)構(gòu)于該襯底上,包括: 形成多個導(dǎo)電層于該襯底上,包括形成多個第一摻雜段及多個第二摻雜段,這些第一摻雜段具有一第一摻雜特性,這些第二摻雜段具有一第二摻雜特性,該第一摻雜特性和該第二摻雜特性是不同的,這些第一摻雜段和這些第二摻雜段的鄰接面具有一晶面;及 形成多個絕緣層于該襯底上,這些導(dǎo)電層與這些絕緣層系交錯設(shè)置。
12.根據(jù)權(quán)利要求11所述的半導(dǎo)體裝置的制造方法,其中該第一摻雜特性和該第二摻雜特性為摻雜類型或摻雜濃度。
13.根據(jù)權(quán)利要求11所述的半導(dǎo)體裝置的制造方法,其中形成這些第一摻雜段的步驟包括: 形成多個第一摻雜層,這些第一摻雜層具有該第一摻雜特性;以及 移除部分這些第一摻雜層以形成多個凹槽及這些第一摻雜段,這些凹槽鄰接于這些第一摻雜段。
14.根據(jù)權(quán)利要求13所述的半導(dǎo)體裝置的制造方法,其中這些第一摻雜層與這些絕緣層系交錯設(shè)置。
15.根據(jù)權(quán)利要求11所述的半導(dǎo)體裝置的制造方法,其中形成這些第二摻雜段的步驟包括: 形成多個凹槽鄰接于這些第一摻雜段;以及 填入一第二摻雜材料于這些凹槽中,該第二摻雜材料具有該第二摻雜特性,以形成這些第二摻雜段。
16.根據(jù)權(quán)利要求15所述的半導(dǎo)體裝置的制造方法,其中形成這些第二摻雜段的步驟更包括: 填入該第二摻雜材料之后,移除暴露于這些凹槽之外的該第二摻雜材料。
17.根據(jù)權(quán)利要求15所述的半導(dǎo)體裝置的制造方法,其中這些第二摻雜段的體積小于這些第一摻雜段的體積。
18.根據(jù)權(quán)利要求11所述的半導(dǎo)體裝置的制造方法,其中這些第二摻雜段的摻雜濃度不同于這些第一摻雜段的摻雜濃度,該制造方法更包括: 設(shè)置一柵極結(jié)構(gòu)于對應(yīng)這些第一摻雜段和這些第二摻雜段中具有較小摻雜濃度者。
19.根據(jù)權(quán)利要求18所述的半導(dǎo)體裝置的制造方法,其中該柵極結(jié)構(gòu)具有一柵極長度,該柵極長度平行于這些第一摻雜段和這些第二摻雜段中具有較小摻雜濃度者的一長度,該柵極長度大于該長度。
20.根據(jù)權(quán)利要求11所述的半導(dǎo)體裝置的制造方法,其中這些導(dǎo)電層包括多晶硅、三五族化合物、二六族化合物或金屬氧化物的至少其中之一。
【文檔編號】H01L21/8247GK104425501SQ201310403509
【公開日】2015年3月18日 申請日期:2013年9月6日 優(yōu)先權(quán)日:2013年9月6日
【發(fā)明者】陳士弘, 賴二琨 申請人:旺宏電子股份有限公司