半導(dǎo)體器件及半導(dǎo)體器件的形成方法
【專利摘要】一種半導(dǎo)體器件及半導(dǎo)體器件的形成方法，其中半導(dǎo)體器件的形成方法包括：提供半導(dǎo)體襯底，所述半導(dǎo)體襯底表面形成有襯墊氧化層以及位于襯墊氧化層表面的硬掩膜層；依次刻蝕襯墊氧化層和部分厚度的半導(dǎo)體襯底形成第一溝槽；側(cè)向回刻蝕第一溝槽兩側(cè)的部分硬掩膜層；形成填充滿所述第一溝槽的第一隔離層；回刻蝕去除襯墊氧化層和部分厚度的第一隔離層，直至第一隔離層頂部低于半導(dǎo)體襯底表面，形成第二溝槽；在所述第二溝槽內(nèi)的半導(dǎo)體襯底表面及側(cè)壁形成外延層，且所述外延層與半導(dǎo)體襯底材料相同。本發(fā)明形成的半導(dǎo)體器件具有較大的有源區(qū)寬度，半導(dǎo)體器件的驅(qū)動電流得到了提高。
【專利說明】半導(dǎo)體器件及半導(dǎo)體器件的形成方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制作領(lǐng)域，特別涉及半導(dǎo)體器件及半導(dǎo)體器件的形成方法。

【背景技術(shù)】
[0002]半導(dǎo)體集成電路的發(fā)展方向為增加密度與縮小元件，因此在集成電路制作中，隔離結(jié)構(gòu)是一種重要的技術(shù)，形成在半導(dǎo)體襯底上的元件必須與其他元件隔離。隨著半導(dǎo)體制作技術(shù)的進(jìn)步，淺溝槽隔離(STI:Shallow Trench Isolat1n)方法已經(jīng)取代了傳統(tǒng)半導(dǎo)體器件制作所采用的隔離方法，如局部氧化法(LOCOS)等其他隔離方法。
[0003]淺溝槽隔離方法與其他隔離方法相比有許多優(yōu)點，主要包括:淺溝槽隔離方法可以獲得較窄的半導(dǎo)體器件隔離寬度，減少占用半導(dǎo)體襯底的面積同時增加器件的有源區(qū)寬度，進(jìn)而提高器件的密度；淺溝槽隔離方法可以提升表面平坦度，因而在光刻時有效控制最小線寬。
[0004]在半導(dǎo)體器件制作過程中，淺溝槽隔離結(jié)構(gòu)的淺溝槽寬度越窄，則器件有源區(qū)寬度越大，有利于提高器件的驅(qū)動電流，優(yōu)化器件的電學(xué)性能。然而，當(dāng)淺溝槽隔離結(jié)構(gòu)的淺溝槽寬度變窄又會造成其他負(fù)面影響，如增加淺溝槽隔離結(jié)構(gòu)填充工藝(gap-filling)的難度。
[0005]因此，為了提高半導(dǎo)體器件的驅(qū)動電流，研究如何在不增加淺溝槽隔離結(jié)構(gòu)填充工藝難度的條件下，減小淺溝槽隔離結(jié)構(gòu)寬度，增加器件有源區(qū)寬度成為亟需解決的問題。


【發(fā)明內(nèi)容】

[0006]本發(fā)明解決的問題是提供一種優(yōu)化的半導(dǎo)體器件及半導(dǎo)體器件的形成方法，形成的半導(dǎo)體器件具有較窄的淺溝槽寬度以及較大的有源區(qū)寬度，進(jìn)而提高半導(dǎo)體器件的驅(qū)動電流。
[0007]為解決上述問題，本發(fā)明提供一種半導(dǎo)體器件的形成方法，包括:提供半導(dǎo)體襯底，所述半導(dǎo)體襯底表面形成有襯墊氧化層以及位于襯墊氧化層表面的硬掩膜層；圖形化所述硬掩膜層，以圖形化的硬掩膜層為掩膜，依次刻蝕襯墊氧化層和部分厚度的半導(dǎo)體襯底形成第一溝槽；側(cè)向回刻蝕第一溝槽兩側(cè)的部分硬掩膜層，暴露出部分襯墊氧化層表面；形成填充滿所述第一溝槽的第一隔離層；回刻蝕去除襯墊氧化層和部分厚度的第一隔離層，直至第一隔離層頂部低于半導(dǎo)體襯底表面，形成第二溝槽；在所述第二溝槽內(nèi)的半導(dǎo)體襯底表面及側(cè)壁形成外延層，暴露出部分第一隔離層表面，且所述外延層與半導(dǎo)體襯底材料相同；去除硬掩膜層和襯墊氧化層。
[0008]可選的，所述外延層的材料為S1、Ge、SiGe或GaAs。
[0009]可選的，所述外延層的材料為Si時，采用選擇性外延工藝形成外延層的具體工藝參數(shù)為:反應(yīng)氣體包括硅源氣體和HCl，硅源氣體為SiH4、SiH2Cl2, SiHCl3或SiH3Cl中的一種或幾種，硅源氣體流量為5sccm至500sccm，HCl流量為5sccm至500sccm，反應(yīng)腔室溫度為600度至850度，反應(yīng)腔室壓強(qiáng)為I托至100托。
[0010]可選的，在形成所述外延層后去除硬掩膜層和襯墊氧化層之前，還包括步驟:形成填充滿所述第二溝槽的第二隔離介質(zhì)層，所述第二隔離層介質(zhì)層頂部與硬掩膜層表面平齊。
[0011]可選的，去除所述硬掩膜層和襯墊氧化層，同時去除位于外延層表面的第二隔離介質(zhì)層。
[0012]可選的，所述第二隔離介質(zhì)層的材料為Si02。
[0013]可選的，所述襯墊氧化層的材料為Si02。
[0014]可選的，所述硬掩膜層的材料為SiN、SiCN或S1N。
[0015]可選的，形成所述第一溝槽的工藝為干法刻蝕。
[0016]可選的，所述第一隔離層為單層結(jié)構(gòu)或多層結(jié)構(gòu)。
[0017]可選的，所述第一隔離層為單層結(jié)構(gòu)時，所述第一隔離層包括填充滿第一溝槽的第一隔離介質(zhì)層；所述第一隔離層為多層結(jié)構(gòu)時，所述第一隔離層包括位于第一溝槽底部和側(cè)壁的第一隔離氧化層，以及位于第一隔離氧化層表面且填充滿第一溝槽的第一隔離介質(zhì)層。
[0018]可選的，所述第一隔離介質(zhì)層的材料為Si02。
[0019]本發(fā)明還提供一種半導(dǎo)體器件，包括:半導(dǎo)體襯底以及位于半導(dǎo)體襯底內(nèi)的第一溝槽；填充第一溝槽的第一隔離層，且第一隔離層頂部低于半導(dǎo)體襯底表面；覆蓋第一溝槽頂角區(qū)域半導(dǎo)體襯底表面和側(cè)壁的外延層，外延層與半導(dǎo)體襯底材料相同，且外延層和第一隔離層之間的區(qū)域構(gòu)成第二溝槽。
[0020]可選的，所述外延層的材料為S1、Ge、SiGe或GaAs。
[0021]可選的，所述半導(dǎo)體器件還包括:填充滿第二溝槽的第二隔離介質(zhì)層。
[0022]可選的，所述第二隔離介質(zhì)層頂部高于外延層上表面或與外延層上表面齊平。
[0023]可選的，所述第二隔離介質(zhì)層的材料為Si02。
[0024]可選的，所述第一隔離層的材料為Si02。
[0025]與現(xiàn)有技術(shù)相比，本發(fā)明提供半導(dǎo)體器件形成方法的技術(shù)方案具有以下優(yōu)點:
[0026]本發(fā)明提供的實施例，形成第一溝槽后，側(cè)向回刻蝕第一溝槽兩側(cè)的硬掩膜層；形成填充滿第一溝槽的第一隔離層形成后，回刻蝕去除襯墊氧化層和部分厚度的第一隔離層，暴露出第一溝槽內(nèi)的半導(dǎo)體襯底表面；在第一溝槽內(nèi)的半導(dǎo)體襯底表面和側(cè)壁形成外延層，且所述外延層與半導(dǎo)體襯底材料相同。由于外延層與半導(dǎo)體襯底的材料相同，則外延層也可以作為半導(dǎo)體器件有源區(qū)的工作平臺，增加了半導(dǎo)體器件有源區(qū)的寬度，從而提高了半導(dǎo)體器件的驅(qū)動電流。
[0027]同時，由于去除了襯墊氧化層附近區(qū)域的第一隔離層，則本發(fā)明實施例中第一溝槽的寬度與現(xiàn)有技術(shù)相比更小，且不影響形成的淺溝槽隔離結(jié)構(gòu)的質(zhì)量。具體的，現(xiàn)有技術(shù)中，為了提高半導(dǎo)體器件的驅(qū)動電流，需要減小淺溝槽隔離結(jié)構(gòu)的溝槽寬度，溝槽寬度減小后，填充隔離層的工藝難度增加，特別的，在襯墊氧化層附近區(qū)域出現(xiàn)頂角尖銳化現(xiàn)象，嚴(yán)重影響半導(dǎo)體器件的電學(xué)性能；而本發(fā)明實施例中，減小第一溝槽的寬度后，盡管在襯墊氧化層附近的第一隔離層也存在頂角尖銳化問題，但是后續(xù)有回刻蝕去除襯墊氧化層和部分第一隔離層至暴露出半導(dǎo)體襯底表面工藝的存在，因此，本發(fā)明實施例中形成半導(dǎo)體器件的淺溝槽隔離結(jié)構(gòu)寬度小，且不影響填充工藝的難度。
[0028]進(jìn)一步，本發(fā)明實施例中，在形成外延層后，在第二溝槽內(nèi)填充滿第二隔離介質(zhì)層，所述第二隔離介質(zhì)層頂部與硬掩膜層表面齊平；半導(dǎo)體器件的形成工藝中存在若干干法刻蝕或濕法刻蝕等工藝，所述第二隔離介質(zhì)層可以避免由于后續(xù)的刻蝕工藝造成淺溝槽隔離結(jié)構(gòu)中的隔離層被過多的刻蝕，避免發(fā)生淺溝槽隔離結(jié)構(gòu)擊穿或漏電的問題，進(jìn)而提高半導(dǎo)體器件的電學(xué)性能和可靠性。
[0029]與現(xiàn)有技術(shù)相比，本發(fā)明提供的半導(dǎo)體器件的技術(shù)方案具有以下優(yōu)點:
[0030]本發(fā)明實施例中，在第一溝槽頂角區(qū)域的半導(dǎo)體襯底表面和側(cè)壁形成有外延層，且所述外延層的材料與半導(dǎo)體襯底材料相同；因此，外延層內(nèi)也可以形成有源區(qū)，與現(xiàn)有技術(shù)相比，本發(fā)明實施例中有源區(qū)寬度明顯增加，半導(dǎo)體器件具有更高的驅(qū)動電流，性能更優(yōu)巳
[0031]進(jìn)一步，本發(fā)明半導(dǎo)體器件還包括填充滿第二溝槽的第二隔離介質(zhì)層，第一隔離層和第二隔離介質(zhì)層共同構(gòu)成半導(dǎo)體器件的淺溝槽隔離結(jié)構(gòu)，因而能有效防止半導(dǎo)體器件的淺溝槽隔離結(jié)構(gòu)發(fā)生漏電或擊穿，提高半導(dǎo)體器件的可靠性。

【專利附圖】

【附圖說明】
[0032]圖1至圖5為一實施例半導(dǎo)體器件形成過程的剖面結(jié)構(gòu)示意圖；
[0033]圖6至圖12為本發(fā)明第一實施例半導(dǎo)體器件形成過程的剖面結(jié)構(gòu)示意圖；
[0034]圖13至圖14為本發(fā)明第二實施例半導(dǎo)體器件形成過程的剖面結(jié)構(gòu)示意圖。

【具體實施方式】
[0035]由【背景技術(shù)】可知，研究如何在不增加淺溝槽隔離結(jié)構(gòu)填充工藝難度的條件下，減小淺溝槽隔離結(jié)構(gòu)的寬度從而增加半導(dǎo)體器件有源區(qū)寬度，進(jìn)而提高半導(dǎo)體器件驅(qū)動電流成為亟需解決的問題。
[0036]在半導(dǎo)體器件制作工藝中，為提高半導(dǎo)體器件驅(qū)動電流，通常有兩種方法可行。一種為通過減小半導(dǎo)體器件溝道長度，從而提高半導(dǎo)體器件驅(qū)動電流，但是減小溝道長度容易引起短溝道效應(yīng)(SCE:Short Channel Effect),嚴(yán)重影響半導(dǎo)體器件的電學(xué)性能；另一種方法為減小淺溝槽隔離結(jié)構(gòu)的寬度，以增加半導(dǎo)體器件有源區(qū)的寬度，從而提高半導(dǎo)體器件的驅(qū)動電流，這種方法可以避免短溝道效應(yīng)的出現(xiàn)，具有更高的可行性。
[0037]為此，針對半導(dǎo)體器件的形成方法進(jìn)行研究。
[0038]圖1至圖5為一實施例半導(dǎo)體器件形成過程的剖面結(jié)構(gòu)示意圖。
[0039]請參考圖1，提供半導(dǎo)體襯底100，半導(dǎo)體襯底100表面形成有襯墊氧化層101以及位于襯墊氧化層101表面的硬掩膜層102。
[0040]請參考圖2，圖形化硬掩膜層102，以圖形化的硬掩膜層102為掩膜，依次刻蝕襯墊氧化層101以及部分厚度的半導(dǎo)體襯底100形成淺溝槽103。
[0041]請參考圖3，在所述淺溝槽103的側(cè)壁及底部形成線性氧化層104。
[0042]請參考圖4，在所述線性氧化層104表面形成隔離層105，所述隔離層105填充滿淺溝槽103，且所述隔離層105頂部與硬掩膜層102表面齊平。
[0043]請參考圖5，去除硬掩膜層102和襯墊氧化層101。
[0044]通過減小淺溝槽隔離結(jié)構(gòu)的淺溝槽寬度，可以提高半導(dǎo)體器件的驅(qū)動電流。但是，當(dāng)淺溝槽103寬度減小時，淺溝槽103的縱寬比增大，則填充淺溝槽103的工藝難度增加，如填充的隔離層105孔洞增多，淺溝槽103頂部頂角尖銳，嚴(yán)重影響半導(dǎo)體器件的電學(xué)性倉泛。
[0045]為了獲得更好的填充效果，填充淺溝槽103之前，在淺溝槽103的側(cè)壁和底部形成線性氧化層104。所述線性氧化層104在一定程度上可以起到尖角圓化(corner roundingprofile)的作用，且所述線性氧化層104為隔離層105的形成提供良好的界面態(tài)，有助于提高填充淺溝槽103的隔離層105的質(zhì)量。
[0046]但是針對上述淺溝槽隔離結(jié)構(gòu)的形成方法進(jìn)行進(jìn)一步研究發(fā)現(xiàn)，盡管線性氧化層104在一定程度上可以提高形成的隔離層105的質(zhì)量，但是由于淺溝槽103的縱寬比較大，填充淺溝槽103的隔離層105中仍然出現(xiàn)較多的孔洞現(xiàn)象，導(dǎo)致淺溝槽隔離結(jié)構(gòu)的可靠性變差，嚴(yán)重的，淺溝槽隔離結(jié)構(gòu)中甚至?xí)霈F(xiàn)漏電現(xiàn)象，影響半導(dǎo)體器件的電學(xué)性能。
[0047]為使本發(fā)明的上述目的、特征和優(yōu)點能夠更為明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實施例做詳細(xì)的說明。
[0048]第一實施例
[0049]圖6至圖12為本發(fā)明第一實施例半導(dǎo)體器件形成過程的剖面結(jié)構(gòu)示意圖。
[0050]請參考圖6，提供半導(dǎo)體襯底200，所述半導(dǎo)體襯底200表面形成有襯墊氧化層201以及位于襯墊氧化層201表面的硬掩膜層202。
[0051]所述半導(dǎo)體襯底200用于為后續(xù)工藝提供平臺。
[0052]所述半導(dǎo)體襯底200為單晶硅、多晶硅、非晶硅或絕緣體上的硅其中的一種；所述半導(dǎo)體襯底200也可以為Si襯底、Ge襯底、GeSi襯底或GaAs襯底。
[0053]本實施例中，所述半導(dǎo)體襯底200為硅襯底。
[0054]在所述半導(dǎo)體襯底200中通過摻雜工藝?yán)珉x子注入工藝定義有源區(qū)(AA:Active Areas)。
[0055]所述襯墊氧化層201為后續(xù)形成的硬掩膜層202提供緩沖層。
[0056]具體地，若硬掩膜層202直接在半導(dǎo)體襯底200表面形成，則由于硬掩膜層202與半導(dǎo)體襯底200間應(yīng)力較大，半導(dǎo)體襯底200表面會出現(xiàn)位錯；而襯墊氧化層201形成在半導(dǎo)體襯底200和硬掩膜層202之間，可以避免半導(dǎo)體襯底200表面產(chǎn)生位錯，并且襯墊氧化層201還可以作為后續(xù)圖形化硬掩膜層202步驟中的刻蝕停止層。
[0057]本實施例中，所述襯墊氧化層201的材料為S12,厚度為10埃至50埃，采用熱氧化工藝形成所述襯墊氧化層201。
[0058]所述硬掩膜層202作為后續(xù)刻蝕半導(dǎo)體襯底200形成溝槽的掩膜層，所述硬掩膜層202也可以作為后續(xù)化學(xué)機(jī)械拋光工藝的停止層。
[0059]所述硬掩膜層202的材料為SiN、S1N或SiCN。
[0060]本實施例中，所述硬掩膜層202的材料為SiN，厚度為100埃至500埃，采用化學(xué)氣相沉積工藝形成所述硬掩膜層202。
[0061]請參考圖7，圖形化所述硬掩膜層202，以圖形化的硬掩膜層202為掩膜，依次刻蝕襯墊氧化層201和部分厚度的半導(dǎo)體襯底200形成第一溝槽210。
[0062]圖形化所述硬掩膜層202的工藝為等離子體刻蝕工藝，具體包括:在所述硬掩膜層202表面形成具有第一開口的光刻膠圖形；以所述光刻膠圖形為掩膜，采用等離子體刻蝕工藝刻蝕硬掩膜層202，直至暴露出襯墊氧化層201，在硬掩膜層202內(nèi)形成第二開口，所述第二開口定義出了后續(xù)形成的第一溝槽210的寬度和位置；形成第二開口后采用灰化工藝或者化學(xué)試劑去除工藝去除光刻膠圖形。
[0063]以具有第二開口的硬掩膜層202為掩膜，依次刻蝕襯墊氧化層201和部分厚度的半導(dǎo)體襯底200形成第一溝槽210。
[0064]形成第一溝槽210的工藝為干法刻蝕。
[0065]作為一個實施例，采用等離子干法刻蝕工藝形成第一溝槽210，所述等離子干法刻蝕工藝的具體參數(shù)為:刻蝕氣體為Ar和含氟氣體，所述含氟氣體為CF4、C2F6或CHF3, Ar流量為10sccm至300sccm,含氟氣體流量為1sccm至200sccm,反應(yīng)腔室壓強(qiáng)為50毫托至100毫托，腔室溫度為20度至100度，將含氟氣體電流為等離子體的射頻功率源的輸出功率為50瓦至1000瓦，射頻偏置功率源的輸出功率為50瓦至300瓦。
[0066]所述第一溝槽210的形狀為U形、凹形或V形。
[0067]本實施例中，所述第一溝槽210的形狀為V形，所述第一溝槽210的深度為3000埃至5000埃。
[0068]需要說明的是，所述第一溝槽210的深度取決于溝槽所需隔離的器件的類型，可根據(jù)實際需要選擇。
[0069]請參考圖8，側(cè)向回刻蝕第一溝槽210兩側(cè)的部分硬掩膜層202，暴露出部分襯墊氧化層201表面。
[0070]側(cè)向回刻蝕(pull back)部分硬掩膜層202的目的在于:增大后續(xù)填充第一溝槽210的工藝窗口，提高后續(xù)形成的隔離層的質(zhì)量。
[0071]所述側(cè)向回刻蝕部分硬掩膜層202的工藝為濕法刻蝕；采用對半導(dǎo)體襯底200以及襯墊氧化層201刻蝕速率小，而對硬掩膜層202刻蝕速率大的刻蝕液體回刻蝕部分硬掩膜層202。
[0072]本實施例中，所述濕法刻蝕的刻蝕液體為熱磷酸溶液，其中，熱磷酸溶液溫度為120度至200度，磷酸的質(zhì)量百分比為60%至85%。
[0073]請參考圖9，形成填充滿所述第一溝槽210的第一隔離層203。
[0074]本實施例中，以所述第一隔離層203頂部與硬掩膜層202頂部齊平作示范性說明。在本發(fā)明其他實施例中，所述第一隔離層203頂部可以高于硬掩膜層202頂部，在后續(xù)回刻蝕工藝中，去除高于硬掩膜層202頂部的第一隔離層203。
[0075]所述第一隔離層203為單層結(jié)構(gòu)或多層結(jié)構(gòu)。
[0076]所述第一隔離層203為單層結(jié)構(gòu)時，所述第一隔離層203包括填充滿第一溝槽210的第一隔離介質(zhì)層；所述第一隔離層203為多層結(jié)構(gòu)時，所述第一隔離層包括位于第一溝槽210側(cè)壁和底部的第一隔離氧化層，以及位于第一隔離氧化層表面且填充滿第一溝槽210的第一隔離介質(zhì)層。
[0077]本實施例以所述第一隔離層203為多層結(jié)構(gòu)作示范性說明。
[0078]所述第一隔離層203包括位于第一溝槽210側(cè)壁和底部的第一隔離氧化層，以及位于第一隔離氧化層表面且填充滿第一溝槽210的第一隔離介質(zhì)層。
[0079]形成所述第一隔離氧化層的好處為:所述第一隔離氧化層有助于獲得溝槽頂角圓滑化(corner rounding)的效果；所述第一隔離氧化層避免直接在所述第一溝槽210填充第一隔離介質(zhì)層時，第一隔離介質(zhì)層與第一溝槽210的側(cè)壁的硅粘附性差，容易出現(xiàn)孔洞；所述第一隔離氧化層還可以避免第一隔離介質(zhì)層與第一溝槽210側(cè)壁的硅不匹配形成較大應(yīng)力，同時可以修復(fù)在刻蝕第一溝槽210的過程中,刻蝕工藝對第一溝槽210側(cè)壁娃表面造成的損傷。
[0080]本實施例中，所述第一隔離氧化層的材料為S12，所述第一隔離氧化層的形成工藝為熱氧化法。
[0081]所述第一隔離介質(zhì)層用于填充滿第一溝槽210，隔離半導(dǎo)體器件有源區(qū)。
[0082]所述第一隔離介質(zhì)層的材料為S12、氟硅玻璃、未摻雜的硅酸鹽玻璃或正硅酸四乙酯。
[0083]所述第一隔離介質(zhì)層的形成工藝為化學(xué)氣相沉積，形成過程為:采用化學(xué)氣相沉積工藝形成填充滿第一溝槽210且覆蓋在硬掩膜層202表面的第一隔離介質(zhì)厚膜，采用化學(xué)機(jī)械拋光工藝平坦化第一隔離介質(zhì)厚膜，去除位于硬掩膜層202表面的第一隔離介質(zhì)厚膜，在第一溝槽210內(nèi)形成第一隔離介質(zhì)層，所述第一隔離介質(zhì)層頂部與硬掩膜層202表面齊平。
[0084]本實施例中，所述第一隔離介質(zhì)層的材料為S12，采用高密度等離子體(HDP =HighDensity Plasma)化學(xué)氣相沉積形成第一隔離介質(zhì)層。
[0085]作為一個實施例，采用高密度等離子體化學(xué)氣相沉積工藝形成第一隔離介質(zhì)層的具體參數(shù)為:反應(yīng)氣體為SiH4' H2和O2, SiH4流量為1sccm至10sccm, O2流量為1sccm至lOOsccm，H2流量為10sccm至lOOOsccm，反應(yīng)腔室溫度為500度至800度，反應(yīng)腔室壓強(qiáng)為I毫托至50毫托，射頻功率為3000瓦至5000瓦，射頻偏置功率為2000瓦至4000瓦。
[0086]為增加半導(dǎo)體器件有源區(qū)寬度，本實施例中，所述第一溝槽210寬度較小，第一隔離層203的填充工藝窗口較小，則形成的第一隔離層203在襯墊氧化層201附近區(qū)域出現(xiàn)邊角尖銳問題和孔洞較多的問題。
[0087]請參考圖10，回刻蝕去除襯墊氧化層201和部分厚度的第一隔離層203，直至第一隔離層203頂部低于半導(dǎo)體襯底200表面,形成第二溝槽220。
[0088]由于形成第一隔離層203的工藝窗口較小，在襯墊氧化層201附近區(qū)域的第一隔離層203出現(xiàn)邊角尖銳問題和孔洞較多的問題；而回刻蝕去除位于襯墊氧化層201附近區(qū)域的第一隔離層203，則上述問題得到解決。
[0089]因此，本實施例中，填充第一隔離層203的工藝窗口大小不再是限制填充第一隔離層203質(zhì)量的主要影響因素，本發(fā)明實施例中，第一溝槽210的寬度減小對形成淺溝槽隔離結(jié)構(gòu)的質(zhì)量影響小。
[0090]所述回刻蝕的工藝為濕法刻蝕；選用對第一隔離層203刻蝕速率大，對硬掩膜層202刻蝕速率小的化學(xué)物質(zhì)作為刻蝕液體。
[0091 ] 本實施例中，所述濕法刻蝕的刻蝕液體為稀釋的氫氟酸(DHF)溶液，其中，水和氫氟酸的體積比為50:1至500:1。
[0092]請參考圖11，在所述第二溝槽220內(nèi)的半導(dǎo)體襯底200表面及側(cè)壁形成外延層204，所述外延層204暴露出部分第一隔離層203表面。
[0093]所述外延層204與半導(dǎo)體襯底200材料相同，因此，在第二溝槽220內(nèi)形成外延層204后，外延層204的功能也與半導(dǎo)體襯底200功能相同，外延層204與半導(dǎo)體襯底200 —樣，可以作為形成半導(dǎo)體器件有源區(qū)的工作平臺，因此半導(dǎo)體器件有源區(qū)的寬度得到增加。
[0094]所述外延層204的材料為S1、Ge、SiGe或GaAs。
[0095]本實施例中，半導(dǎo)體襯底200為硅襯底，則外延層204的材料為Si。
[0096]作為一個實施例,所述外延層204的材料為Si時,米用選擇性外延工藝形成外延層204的具體工藝參數(shù)為:反應(yīng)氣體包括硅源氣體和HC1，所述硅源氣體為SiH4，硅源氣體流量為5sccm至500sccm,HCl流量為5sccm至500sccm,反應(yīng)腔室溫度為600度至850度，反應(yīng)腔室壓強(qiáng)為I托至100托。
[0097]外延層204的形成，增加了半導(dǎo)體器件有源區(qū)的寬度，從而提高半導(dǎo)體器件的驅(qū)動電流。
[0098]請參考圖12，去除硬掩膜層202和襯墊氧化層201。
[0099]去除硬掩膜層202的工藝為濕法刻蝕，所述濕法刻蝕的刻蝕液體為熱磷酸溶液，其中，溫度為120度至200度，磷酸的質(zhì)量百分比為65%至85%。
[0100]去除襯墊氧化層201的工藝為濕法刻蝕，所述濕法刻蝕的刻蝕液體為稀釋的氫氟酸。
[0101]由于第一隔離層203的材料為S12,因此稀釋的氫氟酸對第一隔離層203也具有較大的刻蝕速率。在采用濕法刻蝕工藝去除襯墊氧化層201過程中，刻蝕液體也對第一隔離層203暴露出的表面進(jìn)行了部分刻蝕。
[0102]后續(xù)在半導(dǎo)體襯底200以及外延層204內(nèi)進(jìn)行半導(dǎo)體器件的制作工藝，由于外延層204的存在，增加了半導(dǎo)體器件有源區(qū)的寬度，從而提高半導(dǎo)體器件的驅(qū)動電流。
[0103]綜上，本發(fā)明第一實施例提供的半導(dǎo)體器件形成方法的技術(shù)方案具有以下優(yōu)點:
[0104]本發(fā)明第一實施例提供的半導(dǎo)體器件的形成方法，形成的半導(dǎo)體器件具有較大的器件有源區(qū)寬度，且半導(dǎo)體器件淺溝槽隔離結(jié)構(gòu)具有較小的寬度，從而提高半導(dǎo)體器件的驅(qū)動電流。
[0105]首先，回刻蝕去除襯墊氧化層及部分厚度的第一隔離層，暴露出半導(dǎo)體襯底表面，形成第二溝槽；在第二溝槽的半導(dǎo)體襯底表面及側(cè)壁形成外延層，且所述外延層與半導(dǎo)體襯底材料相同。本發(fā)明形成的外延層也可作為半導(dǎo)體器件的形成工藝的工作平臺，在外延層內(nèi)形成半導(dǎo)體器件的有源區(qū)，從而增加了半導(dǎo)體氣體的有源區(qū)寬度，提高半導(dǎo)體器件的驅(qū)動電流。
[0106]其次，由于本發(fā)明實施例在形成第一隔離層后，回刻蝕去除部分厚度的第一隔離層，襯墊氧化層附近易出現(xiàn)頂角尖銳化的第一隔離層均被去除，因此，本發(fā)明實施例中，無需過多考慮減小淺溝槽隔離結(jié)構(gòu)的寬度對第一隔離層質(zhì)量造成不良影響。因此，與現(xiàn)有技術(shù)相比，本發(fā)明第一實施例半導(dǎo)體器件的淺溝槽隔離結(jié)構(gòu)具有更小的寬度，從而進(jìn)一步增加半導(dǎo)體器件有源區(qū)寬度，提高半導(dǎo)體器件的驅(qū)動電流。
[0107]本發(fā)明第一實施例還提供一種半導(dǎo)體器件，所述半導(dǎo)體器件是由第一實施例提供的半導(dǎo)體器件形成方法所形成的。
[0108]請繼續(xù)參考圖12，本發(fā)明第一實施例提供的半導(dǎo)體器件，包括:
[0109]半導(dǎo)體襯底200以及位于半導(dǎo)體襯底200內(nèi)的第一溝槽；
[0110]填充第一溝槽的第一隔離層203,且第一隔離層203頂部低于半導(dǎo)體襯底200表面；
[0111]覆蓋第一溝槽頂角區(qū)域半導(dǎo)體襯底200表面和側(cè)壁的外延層204，外延層204與半導(dǎo)體襯底200材料相同，且外延層204和第一隔離層203之間的區(qū)域構(gòu)成第二溝槽220。
[0112]所述外延層204的材料為S1、Ge、SiGe或GaAs，且所述外延層204與半導(dǎo)體襯底200材料相同。
[0113]本發(fā)明具體實施例中，所述半導(dǎo)體襯底200的材料為Si，所述外延層204的材料為Si，所述第一隔離層203的材料為S12。
[0114]由于外延層204與半導(dǎo)體襯底200材料相同,夕卜延層204也可作為半導(dǎo)體器件的有源區(qū)，因此，本發(fā)明實施例提供的半導(dǎo)體器件有源區(qū)寬度大，半導(dǎo)體器件的驅(qū)動電流大。
[0115]綜上，本發(fā)明第一實施例提供的半導(dǎo)體器件的技術(shù)方案具有以下優(yōu)點:
[0116]半導(dǎo)體器件結(jié)構(gòu)性能優(yōu)越，在第一溝槽內(nèi)形成有第一隔離層，且第一隔離層頂部低于半導(dǎo)體襯底表面，在第一溝槽頂角區(qū)域半導(dǎo)體襯底表面和側(cè)壁形成外延層，且外延層材料與半導(dǎo)體襯底材料相同；外延層也可以作為半導(dǎo)體器件的有源區(qū)，與現(xiàn)有技術(shù)相比，本發(fā)明第一實施例增加了有源區(qū)寬度，從而提高了半導(dǎo)體器件的驅(qū)動電流。
[0117]第二實施例
[0118]第一實施例中，外延層204形成后，去除硬掩膜層202以及襯墊氧化層201，由于淺溝槽隔離結(jié)構(gòu)中的第一隔離層203較薄，所述第一隔離層203會被后續(xù)半導(dǎo)體器件形成工藝中的刻蝕工藝所刻蝕，可能會造成不良影響。
[0119]為避免上述不良影響，本發(fā)明還提供一種更優(yōu)化的半導(dǎo)體器件的形成方法。
[0120]第二實施例與第一實施例的區(qū)別在于，在形成外延層后去除硬掩膜層和襯墊氧化層之前，還包括步驟:形成填充滿所述第二溝槽的第二隔離介質(zhì)層，所述第二隔離介質(zhì)層頂部與硬掩膜層表面平齊。
[0121]需要說明的是，本發(fā)明第二實施例形成外延層204以及外延層204形成之前的工藝與本發(fā)明第一實施例類似，本發(fā)明第二實施例外延層204以及外延層204形成之前的工藝請相應(yīng)參考本發(fā)明第一實施例圖6至圖11所示的工藝過程，在此不再贅述。
[0122]圖13至圖14為本發(fā)明第二實施例半導(dǎo)體器件形成過程的剖面結(jié)構(gòu)示意圖。
[0123]請參考圖13，外延層204形成后，形成填充滿第二溝槽220 (請參考圖11)的第二隔離介質(zhì)層205，所述第二隔離介質(zhì)層205頂部與硬掩膜層202表面齊平。
[0124]所述第二隔離介質(zhì)層205的形成工藝為化學(xué)氣相沉積。
[0125]作為一個實施例，所述第二隔離介質(zhì)層205的形成過程為:在第二溝槽220內(nèi)形成填充滿第二溝槽的第二隔離介質(zhì)厚膜，所述第二隔離介質(zhì)厚膜覆蓋硬掩膜層202表面，采用化學(xué)機(jī)械拋光工藝平坦化第二隔離介質(zhì)厚膜，去除硬掩膜層202表面的第二隔離介質(zhì)厚膜，形成位于第二溝槽220內(nèi)的第二隔離介質(zhì)層205，且所述第二隔離介質(zhì)層205頂部與硬掩膜層202表面齊平。
[0126]本實施例中，所述第二隔離介質(zhì)層205的材料為S12，采用高密度等離子體化學(xué)氣相沉積工藝形成。
[0127]第二隔離介質(zhì)層205作為淺溝槽隔離結(jié)構(gòu)隔離層的一部分，避免淺溝槽隔離結(jié)構(gòu)的隔離層被刻蝕工藝過刻蝕，起到提高半導(dǎo)體器件可靠性的作用。
[0128]請參考圖14，去除硬掩膜層202和襯墊氧化層201，同時去除位于外延層204表面的第二隔離介質(zhì)層205。
[0129]去除外延層204表面的第二隔離介質(zhì)層205的目的為暴露出全部外延層204表面，將整個外延層204都作為后續(xù)半導(dǎo)體器件制作工藝的平臺，從而增加半導(dǎo)體器件有源區(qū)的寬度。
[0130]去除硬掩膜層202的工藝為濕法刻蝕，所述濕法刻蝕的刻蝕液體為熱磷酸溶液，其中，溫度為120度至200度，磷酸的質(zhì)量百分比為65%至85%。
[0131]去除襯墊氧化層201的工藝為濕法刻蝕，所述濕法刻蝕的刻蝕液體為稀釋的氫氟酸。
[0132]由于第二隔離介質(zhì)層205的材料為S12,因此稀釋的氫氟酸對第二隔離介質(zhì)層205也具有較大的刻蝕速率。在采用濕法刻蝕工藝去除襯墊氧化層201過程中，刻蝕液體也對第二隔離介質(zhì)層205進(jìn)行了部分刻蝕。
[0133]第一隔離層203和第二隔離介質(zhì)層205共同構(gòu)成了半導(dǎo)體器件淺溝槽隔離結(jié)構(gòu)的隔尚層O
[0134]后續(xù)在半導(dǎo)體襯底200以及外延層204內(nèi)進(jìn)行半導(dǎo)體器件的制作工藝，由于外延層204的存在，增加了半導(dǎo)體器件有源區(qū)的寬度，從而提高半導(dǎo)體器件的驅(qū)動電流；且由于第二隔離介質(zhì)層205的存在，避免后續(xù)半導(dǎo)體器件工藝中的刻蝕工藝對淺溝槽隔離結(jié)構(gòu)中的隔離層造成過刻蝕，影響淺溝槽隔離結(jié)構(gòu)的可靠性。
[0135]綜上，本發(fā)明第二實施例提供的半導(dǎo)體器件形成方法的技術(shù)方案具有以下優(yōu)點:
[0136]本發(fā)明第二實施例提供的技術(shù)方案具有第一實施例半導(dǎo)體器件形成方法的技術(shù)方案的優(yōu)點，即形成的半導(dǎo)體器件有源區(qū)寬度大，有利于提高半導(dǎo)體器件的驅(qū)動電流。
[0137]其次，在淺溝槽隔離結(jié)構(gòu)形成后，半導(dǎo)體器件的形成工藝中包括若干干法刻蝕和濕法刻蝕的刻蝕工藝，所述刻蝕工藝會刻蝕淺溝槽隔離結(jié)構(gòu)的隔離層；而本發(fā)明第二實施例中，在第二溝槽內(nèi)填充第二隔離介質(zhì)層，所述第二隔離介質(zhì)層可以防止刻蝕工藝對淺溝槽隔離結(jié)構(gòu)中的隔離層造成過刻蝕，避免淺溝槽隔離結(jié)構(gòu)出現(xiàn)漏電或擊穿等問題，提高半導(dǎo)體器件的可靠性。
[0138]本發(fā)明第二實施例還提供一種半導(dǎo)體器件，所述半導(dǎo)體器件由第二實施例提供的半導(dǎo)體器件的形成方法形成的。
[0139]請繼續(xù)參考圖14，本發(fā)明第二實施例提供的半導(dǎo)體器件，包括:
[0140]半導(dǎo)體襯底200以及位于半導(dǎo)體襯底200內(nèi)的第一溝槽；
[0141]填充第一溝槽的第一隔離層203,且第一隔離層203頂部低于半導(dǎo)體襯底200表面；
[0142]覆蓋第一溝槽頂角區(qū)域半導(dǎo)體襯底200表面和側(cè)壁的外延層204，外延層204與半導(dǎo)體襯底200材料相同，且外延層204和第一隔離層203構(gòu)成第二溝槽220。
[0143]填充滿第二溝槽的第二隔離介質(zhì)層205，所述第二隔離介質(zhì)層205頂部高于外延層204上表面或與外延層204上表面齊平。
[0144]所述外延層204的材料為S1、Ge、SiGe或GaAs。
[0145]本發(fā)明具體實施例中，所述半導(dǎo)體襯底200的材料為Si，所述外延層204的材料為Si，所述第一隔離層203的材料為S12，所述第二隔離介質(zhì)層205的材料為S12，所述第二隔離介質(zhì)層205頂部高于外延層204上表面。
[0146]外延層204以及半導(dǎo)體襯底200作為半導(dǎo)體器件有源區(qū)，本發(fā)明實施例中半導(dǎo)體器件有源區(qū)寬度大，半導(dǎo)體器件的驅(qū)動電流大；且第二隔離介質(zhì)層205和第一隔離層203共同組成半導(dǎo)體器件淺溝槽隔離結(jié)構(gòu)的隔離層，避免隔離層厚度過小發(fā)生擊穿和漏電現(xiàn)象，提高了半導(dǎo)體器件的可靠性。
[0147]綜上，本發(fā)明第二實施例提供的半導(dǎo)體器件的技術(shù)方案具有以下優(yōu)點:
[0148]半導(dǎo)體器件結(jié)構(gòu)性能優(yōu)越，在第一溝槽內(nèi)形成有第一隔離層，且第一隔離層頂部低于半導(dǎo)體襯底表面，在第一溝槽頂角區(qū)域半導(dǎo)體襯底表面和側(cè)壁形成外延層，且外延層材料與半導(dǎo)體襯底材料相同；外延層也可以作為半導(dǎo)體器件的有源區(qū)，與現(xiàn)有技術(shù)相比，本發(fā)明第二實施例增加了有源區(qū)寬度，從而提高了半導(dǎo)體器件的驅(qū)動電流。
[0149]進(jìn)一步的，本發(fā)明第二實施例中，在第一隔離層表面形成有第二隔離介質(zhì)層，所述第二隔離介質(zhì)層和第一隔離層共同組成半導(dǎo)體器件淺溝槽隔離結(jié)構(gòu)的隔離層，避免因淺溝槽隔離結(jié)構(gòu)中的隔離層過薄而發(fā)生漏電或擊穿現(xiàn)象，提高半導(dǎo)體器件的可靠性。
[0150]雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動與修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。
【權(quán)利要求】
1.一種半導(dǎo)體器件的形成方法，其特征在于，包括: 提供半導(dǎo)體襯底，所述半導(dǎo)體襯底表面形成有襯墊氧化層以及位于襯墊氧化層表面的硬掩膜層； 圖形化所述硬掩膜層，以圖形化的硬掩膜層為掩膜，依次刻蝕襯墊氧化層和部分厚度的半導(dǎo)體襯底形成第一溝槽； 側(cè)向回刻蝕第一溝槽兩側(cè)的部分硬掩膜層，暴露出部分襯墊氧化層表面； 形成填充滿所述第一溝槽的第一隔離層； 回刻蝕去除襯墊氧化層和部分厚度的第一隔離層，直至第一隔離層頂部低于半導(dǎo)體襯底表面，形成第二溝槽； 在所述第二溝槽內(nèi)的半導(dǎo)體襯底表面及側(cè)壁形成外延層，暴露出部分第一隔離層表面，且所述外延層與半導(dǎo)體襯底材料相同； 去除硬掩膜層和襯墊氧化層。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件的形成方法，其特征在于，所述外延層 的材料為S1、Ge、SiGe或GaAs。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件的形成方法，其特征在于，所述外延層的材料為Si時，采用選擇性外延工藝形成外延層的具體工藝參數(shù)為:反應(yīng)氣體包括硅源氣體和HC1，硅源氣體為SiH4、SiH2Cl2, SiHCl3或SiH3Cl中的一種或幾種，硅源氣體流量為5sccm至500sccm, HCl流量為5sccm至500sccm，反應(yīng)腔室溫度為600度至850度，反應(yīng)腔室壓強(qiáng)為I托至100托。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件的形成方法，其特征在于，在形成所述外延層后去除硬掩膜層和襯墊氧化層之前，還包括步驟:形成填充滿所述第二溝槽的第二隔離介質(zhì)層，所述第二隔離層介質(zhì)層頂部與硬掩膜層表面平齊。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體器件的形成方法，其特征在于，去除所述硬掩膜層和襯墊氧化層，同時去除位于外延層表面的第二隔離介質(zhì)層。
6.根據(jù)權(quán)利要求4所述的半導(dǎo)體器件的形成方法，其特征在于，所述第二隔離介質(zhì)層的材料為S12。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件的形成方法，其特征在于，所述襯墊氧化層的材料為S12。
8.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件的形成方法，其特征在于，所述硬掩膜層的材料為 SiN、SiCN 或 S1N。
9.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件的形成方法，其特征在于，形成所述第一溝槽的工藝為干法刻蝕。
10.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件的形成方法，其特征在于，所述第一隔離層為單層結(jié)構(gòu)或多層結(jié)構(gòu)。
11.根據(jù)權(quán)利要求10所述的半導(dǎo)體器件的形成方法，其特征在于，所述第一隔離層為單層結(jié)構(gòu)時，所述第一隔離層包括填充滿第一溝槽的第一隔離介質(zhì)層；所述第一隔離層為多層結(jié)構(gòu)時，所述第一隔離層包括位于第一溝槽底部和側(cè)壁的第一隔離氧化層，以及位于第一隔離氧化層表面且填充滿第一溝槽的第一隔離介質(zhì)層。
12.根據(jù)權(quán)利要求11所述的半導(dǎo)體器件的形成方法，其特征在于，所述第一隔離介質(zhì)層的材料為S12。
13.一種半導(dǎo)體器件，其特征在于，包括: 半導(dǎo)體襯底以及位于半導(dǎo)體襯底內(nèi)的第一溝槽； 填充第一溝槽的第一隔離層，且第一隔離層頂部低于半導(dǎo)體襯底表面； 覆蓋第一溝槽頂角區(qū)域半導(dǎo)體襯底表面和側(cè)壁的外延層，外延層與半導(dǎo)體襯底材料相同，且外延層和第一隔離層之間的區(qū)域構(gòu)成第二溝槽。
14.根據(jù)權(quán)利要求13所述的半導(dǎo)體器件，其特征在于，所述外延層的材料為S1、Ge、SiGe 或 GaAs。
15.根據(jù)權(quán)利要求13所述的半導(dǎo)體器件，其特征在于，所述半導(dǎo)體器件還包括:填充滿第二溝槽的第二隔離介質(zhì)層。
16.根據(jù)權(quán)利要求15所述的半導(dǎo)體器件，其特征在于，所述第二隔離介質(zhì)層頂部高于外延層上表面或與外延層上表面齊平。
17.根據(jù)權(quán)利要求15所述的半導(dǎo)體器件，其特征在于，所述第二隔離介質(zhì)層的材料為Si02。
18.根據(jù)權(quán)利要求13所述的半導(dǎo)體器件，其特征在于，所述第一隔離層的材料為Si02。
【文檔編號】H01L21/76GK104425278SQ201310398733
【公開日】2015年3月18日 申請日期:2013年9月4日 優(yōu)先權(quán)日:2013年9月4日
【發(fā)明者】宋化龍 申請人:中芯國際集成電路制造(上海)有限公司