電容器結構及其制作方法
【專利摘要】本發(fā)明提出一種電容器結構及其制作方法，在淺溝道隔離層上形成第一多晶硅層和第一介質層，接著再依次形成第二多晶硅層、第二介質層以及第三多晶硅層，以第一多晶硅層、第二多晶硅層以及第三多晶硅層作為電極板，第一介質層以及第二介質層作為電極板間的介質層，從而在不增加電容面積的情況下，提高電容器的單位面積電容，節(jié)省半導體芯片的整體面積。
【專利說明】電容器結構及其制作方法
【技術領域】
[0001]本發(fā)明涉及半導體【技術領域】，特別涉及一種電容器結構及其制作方法。
【背景技術】
[0002]PIP (Poly-1nsulator-Poly,多晶娃-絕緣層-多晶娃)電容器是一種廣泛用于防止模擬電路發(fā)射噪音和頻率調制的器件。由于PIP電容器具有由多晶硅(與邏輯電路的柵電極的材料相同)形成的下部電極和上部電極，因此PIP電容的電極可以與柵電極一起形成，而無需單獨的形成工藝。由于PIP電容器的電極均可以與柵電極一起形成，而無需單獨的形成工藝，在器件需要大電容的情況下，通常使用PIP電容器。
[0003]在現(xiàn)有的電擦除可編輯的只讀存儲器(Electrically Erasable ProgrammableR0M，EEPR0M)中，PIP電容被作為電容器件廣泛使用，但是，一般情況下PIP電容會被單獨形成在場區(qū)，由于單位面積電容較小，增大電容的唯一辦法是增加PIP電容面積，這就導致芯片面積隨之增大。
[0004]現(xiàn)有技術中的PIP電容器的制造方法，包括以下步驟:
[0005]如圖1a所示，在半導體襯底110中形成淺溝道隔離層120 ;并在所述淺溝道隔離層120上依次形成第一介質層130和第一多晶娃層140 ;然后,刻蝕所述第一介質層130和所述第一多晶硅層140，暴露出所述淺溝道隔離層120的邊緣。
[0006]如圖1b所示，在所述淺溝道隔離層120、所述第一介質層130和所述第一多晶硅層140上依次形成第二介質層150以及第二多晶硅層160 ;對所述第二多晶硅層160以及所述第二介質層150進行刻蝕，停止于所述第一多晶硅層140上，形成第一溝槽161。
[0007]如圖1c所示，在所述半導體襯底110、所述第二多晶硅層160以及所述第一溝槽161中形成第三介質層170 ;對所述第三介質層170進行刻蝕，在所述第一溝槽161中形成第一通孔171，停止于所述第一多晶硅層140上，在所述第三介質層170中形成第二通孔172，并停止于所述第二多晶硅層160上。
[0008]如圖1d所示，在所述第一通孔171以及所述第二通孔172中填充金屬物180。
[0009]由此形成PIP電容器，所述PIP電容器由所述第一多晶硅層140作為第一極板(下部電極)，所述第二多晶硅層160作為第二極板(上部電極)，所述第二介質層150作為第一極板和第二極板之間的介質層。
[0010]然而隨著半導體器件的尺寸持續(xù)降低，如何在不增加電容面積的情況下提高PIP電容器的單位面積電容是本領域技術人員急需解決的問題之一。

【發(fā)明內容】

[0011]本發(fā)明的目的在于提出一種電容器結構及其制作方法，在不增加電容面積的情況下，提高電容器的單位面積電容。
[0012]為了實現(xiàn)上述目的，本發(fā)明的解決技術方案是一種電容器的制造方法，包括以下步驟:[0013]提供半導體襯底，所述半導體襯底設有淺溝道隔離層；
[0014]在所述淺溝道隔離層上形成掩膜層，刻蝕所述掩膜層形成溝槽，所述溝槽暴露出淺溝道隔離層；
[0015]在所述溝槽內依次形成側壁介質層和第一多晶硅層；
[0016]去除所述掩膜層；
[0017]在所述第一多晶硅層的表面形成第一介質層以及第二多晶硅層，刻蝕所述第二多晶硅層以及第一介質層，暴露出所述淺溝道隔離層以及所述第一多晶硅層；
[0018]在所述淺溝道隔離層、所述側壁介質層、所述第一多晶硅層以及所述第二多晶硅層上依次形成第二介質層以及第三多晶硅層，刻蝕所述第三多晶硅層以及第二介質層，暴露出所述淺溝道隔離層、第一多晶硅層以及第二多晶硅層；
[0019]在所述半導體襯底、所述第一多晶硅層、所述第二多晶硅層以及所述第三多晶硅層上形成第三介質層，刻蝕所述第三介質層，形成第一通孔、第二通孔以及第三通孔，所述第一通孔暴露出所述第一多晶硅層，所述第二通孔暴露出所述第二多晶硅層，所述第三通孔暴露出所述第三多晶硅層；
[0020]在所述第一通孔、所述第二通孔以及所述第三通孔中填充金屬物。
[0021]進一步的，在所述的電容器的制造方法中，所述半導體襯底為硅襯底，所述淺溝道
隔離層為二氧化硅。
[0022]進一步的，在所述的電容器的制造方法中，所述側壁介質層以及第一介質層的材
質為二氧化硅或氮化硅。
[0023]進一步的，在所述的電容器的制造方法中，所述第一介質層的厚度范圍是100
埃?200埃。
[0024]進一步的，在所述的電容器的制造方法中，所述第一多晶硅層的厚度范圍是1500埃?3000埃。
[0025]進一步的，在所述的電容器的制造方法中，所述第二介質層以及所述第三介質層的材質為二氧化硅或氮化硅。
[0026]進一步的，在所述的電容器的制造方法中，所述金屬物的材質為鎢。
[0027]根據(jù)本發(fā)明的另一方面，還提出一種電容器結構，采用上文中任意一種方法形成，包括:
[0028]半導體襯底，所述半導體襯底設有淺溝道隔離層；
[0029]依次形成于所述淺溝道隔離層上的側壁介質層、第一多晶硅層、第一介質層、第二多晶硅層、第二介質層以及第三多晶硅層，所述側壁介質層位于所述第一多晶硅層的兩側壁，所述第一介質層位于所述第一多晶娃層的表面；
[0030]形成于所述半導體襯底、所述第一多晶硅層、所述第二多晶硅層以及所述第三多晶硅層的第三介質層，所述第三介質層設有第一通孔、第二通孔以及第三通孔，所述第一通孔暴露出所述第一多晶硅層，所述第二通孔暴露出所述第二多晶硅層，所述第三通孔暴露出所述第三多晶硅層；
[0031]形成于所述第一通孔、所述第二通孔以及第三通孔中的金屬物。
[0032]與現(xiàn)有技術相比，本發(fā)明的有益效果主要體現(xiàn)在:在淺溝道隔離層上形成第一多晶硅層和第一介質層，接著再依次形成第二多晶硅層、第二介質層以及第三多晶硅層，以第一多晶硅層、第二多晶硅層以及第三多晶硅層作為電極板，第一介質層以及第二介質層作為電極板間的介質層，從而在不增加電容面積的情況下，提高電容器的單位面積電容，節(jié)省半導體芯片的整體面積。
【專利附圖】

【附圖說明】
[0033]圖1a-圖1d為現(xiàn)有技術中形成PIP電容器的結構示意圖；
[0034]圖2為本發(fā)明實施例中形成電容器的流程圖；
[0035]圖3為本發(fā)明實施例中形成電容器的結構俯視圖；
[0036]圖4a_圖4f為本發(fā)明實施例中形成電容器的結構過程沿圖3中A方向的剖面圖；
[0037]圖5a-圖5c為本發(fā)明實施例中形成電容器的結構過程沿圖3中B方向的剖面圖。
【具體實施方式】
[0038]為了便于描述，下面將結合具體實施例以及附圖對本發(fā)明作更加詳細的描述。
[0039]請參考圖2，本實施例提出一種電容器的制造方法，包括:
[0040]步驟SlOO:提供半導體襯底301，所述半導體襯底301內設有淺溝道隔離層302，如圖4a所示；
[0041]其中，所述半導體襯底301為硅襯底，所述淺溝道隔離層302為二氧化硅。
[0042]步驟S200:在所述淺溝道隔離層302上形成掩膜層310，刻蝕所述掩膜層310形成溝槽311，所述溝槽311暴露出淺溝道隔離層302，如圖4a所示；
[0043]步驟S300:在所述溝槽311內依次形成側壁介質層320和第一多晶硅層330 ；
[0044]其中，側壁介質層320形成步驟是:首先，在所述溝槽311內暴露的出淺溝道隔離層302的表面以及掩膜層310的表面形成二氧化硅或氮化硅，接著，通過各向異性刻蝕去除所述掩膜層310表面的二氧化硅或氮化硅，同時去除部分在所述溝槽311內的二氧化硅或氮化硅，殘留的二氧化硅或氮化硅緊貼所述掩膜層310與所述淺溝道隔離層302，即所述側壁介質層320為殘留的二氧化硅或氮化硅，如圖4b所示；
[0045]所述第一多晶硅層330的形成步驟是:首先，在所述溝槽311內暴露的出淺溝道隔離層302的表面、所述側壁介質層320的表面以及所述掩膜層310的表面形成多晶硅，接著，通過化學機械研磨去除在所述掩膜層310表面的多晶硅，殘留在所述溝槽311內的多晶娃即為所述第一多晶娃層330,如圖4c所不；
[0046]所述第一多晶硅層330的厚度范圍是1500埃?3000埃，例如是2000埃。
[0047]步驟S400:去除所述掩膜層310，如圖4c所示；
[0048]步驟S500:在所述第一多晶娃層330的表面形成第一介質層340以及第二多晶娃層350，刻蝕所述第二多晶硅層350以及第一介質層340，暴露出所述淺溝道隔離層302以及所述第一多晶娃層330,如圖4d和圖5a所不；
[0049]其中，所述第一介質層340與所述側壁介質層320用于隔離第一多晶娃層330和所述第二多晶娃350,作為電容的第一介質層。
[0050]其中，所述第一介質層340的材質為二氧化硅或氮化硅，所述第一介質層340的厚度范圍是100埃?200埃，例如是150埃。
[0051]步驟S600:在所述淺溝道隔離層302、所述側壁介質層320、所述第一多晶硅層330以及所述第二多晶硅層350上依次形成第二介質層360以及第三多晶硅層370，刻蝕所述第三多晶硅層370以及第二介質層360，暴露出所述淺溝道隔離層302、第一多晶硅層330以及第二多晶娃層350,如圖4e和圖5b所不；
[0052]其中，所述第二介質層360的材質為二氧化硅或氮化硅，用于隔離第二多晶硅層350和所述第三多晶硅370，作為電容的第二介質層。
[0053]步驟S700:在所述半導體襯底301、所述第一多晶硅層330、所述第二多晶硅層350以及所述第三多晶硅層370上形成第三介質層380，刻蝕所述第三介質層380，形成第一通孔381、第二通孔382以及第三通孔383，所述第一通孔381暴露出所述第一多晶硅層330，所述第二通孔382暴露出所述第二多晶硅層350，所述第三通孔383暴露出所述第三多晶硅層370，如圖3、圖4f以及圖5c所示；
[0054]其中，所述第一通孔381、第二通孔382以及第三通孔383用于填充金屬，作為后續(xù)電容的連接線。
[0055]步驟S800:在所述第一通孔、所述第二通孔以及所述第三通孔中填充金屬物(圖未示出)；
[0056]其中，所述金屬物的材質為鎢，作為連接線。
[0057]在本實施例電容器中，所述第一多晶硅層330可以作為第一電極板，所述第二多晶硅層350可以作為第二電極板，所述第三多晶硅層370作為第三電極板，其中，所述第一介質層340、所述第二介質層360作為上述三個電極板之間的介質層。由此可知，本實施例提出的電容器實際上是形成兩個并聯(lián)的電容器，在沒有增加電容面積的情況下，提高電容器的單位面積電容。
[0058]進一步的，本實施例中還提出一種電容器結構，請參考圖3、圖4f和圖5c，所述電容器結構包括:
[0059]半導體襯底301，所述半導體襯底301設有淺溝道隔離層302 ；
[0060]依次形成于所述淺溝道隔離層302上的側壁介質層320、第一多晶硅層330、第一介質層340、第二多晶娃層350、第二介質層360以及第三多晶娃層370,所述側壁介質層320位于所述第一多晶娃層330的兩側壁,所述第一介質層340位于所述第一多晶娃層330的表面；
[0061]形成于所述半導體襯底301、所述第一多晶娃層330、所述第二多晶娃層350以及所述第三多晶硅層370的第三介質層380，所述第三介質層設有第一通孔381、第二通孔382以及第三通孔383，所述第一通孔381暴露出所述第一多晶硅層330，所述第二通孔382暴露出所述第二多晶硅層350，所述第三通孔383暴露出所述第三多晶硅層370 ；
[0062]形成于所述第一通孔381、所述第二通孔382以及第三通孔383中的金屬物。
[0063]以上僅為本發(fā)明的優(yōu)選實施例而已，并不對本發(fā)明起到任何限制作用。任何所屬【技術領域】的技術人員，在不脫離本發(fā)明的技術方案的范圍內，對本發(fā)明揭露的技術方案和技術內容做任何形式的等同替換或修改等變動，均屬未脫離本發(fā)明的技術方案的內容，仍屬于本發(fā)明的保護范圍之內。
【權利要求】
1.一種電容器的制造方法，包括以下步驟: 提供半導體襯底，所述半導體襯底設有淺溝道隔離層； 在所述淺溝道隔離層上形成掩膜層，刻蝕所述掩膜層形成溝槽，所述溝槽暴露出淺溝道隔離層； 在所述溝槽內依次形成側壁介質層和第一多晶硅層； 去除所述掩膜層； 在所述第一多晶硅層的表面形成第一介質層以及第二多晶硅層，刻蝕所述第二多晶硅層以及第一介質層，暴露出所述淺溝道隔離層以及所述第一多晶硅層； 在所述淺溝道隔離層、所述側壁介質層、所述第一多晶硅層以及所述第二多晶硅層上依次形成第二介質層以及第三多晶硅層，刻蝕所述第三多晶硅層以及第二介質層，暴露出所述淺溝道隔離層、第一多晶硅層以及第二多晶硅層； 在所述半導體襯底、所述第一多晶硅層、所述第二多晶硅層以及所述第三多晶硅層上形成第三介質層，刻蝕所述第三介質層，形成第一通孔、第二通孔以及第三通孔，所述第一通孔暴露出所述第一多晶硅層，所述第二通孔暴露出所述第二多晶硅層，所述第三通孔暴露出所述第三多晶硅層； 在所述第一通孔、所述第二通孔以及所述第三通孔中填充金屬物。
2.如權利要求1所述的電容器的制造方法，其特征在于:所述半導體襯底為硅襯底，所述淺溝道隔離層為二氧化硅。
3.如權利要求1所述的電容器的制造方法，其特征在于:所述側壁介質層以及第一介質層的材質為二氧化硅或氮化硅。
4.如權利要求2所述的電容器的制造方法，其特征在于:所述第一介質層的厚度范圍是100埃?200埃。
5.如權利要求1所述的電容器的制造方法，其特征在于:所述第一多晶硅層的厚度范圍是1500埃?3000埃。
6.如權利要求1所述的電容器的制造方法，其特征在于:所述第二介質層以及所述第三介質層的材質為二氧化硅或氮化硅。
7.如權利要求1所述的電容器的制造方法，其特征在于:所述金屬物的材質為鎢。
8.一種電容器結構，采用如權利要求1至7中任意一種方法形成，包括: 半導體襯底，所述半導體襯底設有淺溝道隔離層； 依次形成于所述淺溝道隔離層上的側壁介質層、第一多晶硅層、第一介質層、第二多晶硅層、第二介質層以及第三多晶硅層，所述側壁介質層位于所述第一多晶硅層的兩側壁，所述第一介質層位于所述第一多晶娃層的表面； 形成于所述半導體襯底、所述第一多晶硅層、所述第二多晶硅層以及所述第三多晶硅層的第三介質層，所述第三介質層設有第一通孔、第二通孔以及第三通孔，所述第一通孔暴露出所述第一多晶硅層，所述第二通孔暴露出所述第二多晶硅層，所述第三通孔暴露出所述第二多晶娃層； 形成于所述第一通孔、所述第二通孔以及第三通孔中的金屬物。
【文檔編號】H01L21/02GK103441061SQ201310385804
【公開日】2013年12月11日 申請日期:2013年8月29日 優(yōu)先權日:2013年8月29日
【發(fā)明者】高超 申請人:上海宏力半導體制造有限公司