一種半導(dǎo)體器件及其形成方法
【專利摘要】一種半導(dǎo)體器件及其形成方法。其中，在所述半導(dǎo)體器件形成方法中，在形成覆蓋上、下電極板后的隔離層后，在隔離層上方形成壓力緩沖層，之后在于所述壓力緩沖層上形成層間介質(zhì)層。所述壓力緩沖層可有效減小位于所述壓力緩沖層上的層間介質(zhì)層所施加于所述上、下電極板上的壓力，從而有效避所述上、下電極板出現(xiàn)形變等損傷，以提高第一導(dǎo)電插塞和第二導(dǎo)電插塞與所述上、下電極板的連接強(qiáng)度。
【專利說(shuō)明】一種半導(dǎo)體器件及其形成方法

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及半導(dǎo)體制備領(lǐng)域，尤其是涉及一種半導(dǎo)體器件及其形成方法。

【背景技術(shù)】
[0002] 電容器是集成電路(簡(jiǎn)稱IC)中的重要組成單元，廣泛運(yùn)用于存儲(chǔ)器、微波、射頻、 智能卡和濾波等芯片中。
[0003] 隨著半導(dǎo)體集成電路制造技術(shù)的不斷進(jìn)步，集成電路的集成度不斷提升，器件的 尺寸也不斷縮小。對(duì)于電容器，提高電容密度是電容器發(fā)展的重要課題。
[0004] 現(xiàn)有電容器通常包括：結(jié)電容、柵電容、金屬-金屬（Intra-metal)電容等等。其 中，在高電容密度的場(chǎng)合，結(jié)電容、柵電容的線性度及品質(zhì)因數(shù)都較差，且擊穿電壓低，適用 性不強(qiáng)；而金屬-金屬（Intra-metal)電容的線性特征要遠(yuǎn)好于其他類型的電容，因而具有 更好的精度，能更好的滿足高電容密度場(chǎng)合的需要。
[0005]MIM(metal-insulator-metal)電容是常見的一種金屬-金屬電容。參考圖1所 不，MIM電容嵌于層間介質(zhì)層11中。一個(gè)MIM電容包括了下電極板21、上電極板22以及間 于上、下電極板之間的電介質(zhì)層12。金屬層-電介質(zhì)層-金屬層的結(jié)構(gòu)產(chǎn)生足量的電容。 MIM電容的上電極板22和下電極板21分別通過(guò)層間介質(zhì)層11中的導(dǎo)電插塞30與金屬互 連層41和42連接，以作為輸出端和輸入端。
[0006] 在實(shí)際制備過(guò)程中，在MM電容的上、下電極板21和22和導(dǎo)電插塞30的連接處 50常常出現(xiàn)開裂現(xiàn)象。該開裂現(xiàn)象直接導(dǎo)致MIM電容失效，致使集成電路的電阻電容急劇 增大，從而導(dǎo)致集成電路性能降低。
[0007] 為此，如何增強(qiáng)MM電容的上、下電極板與導(dǎo)電插塞的連接強(qiáng)度是本領(lǐng)域技術(shù)人 員亟需解決的問(wèn)題。


【發(fā)明內(nèi)容】

[0008] 本發(fā)明解決的問(wèn)題是提供一種半導(dǎo)體器件以及形成方法，從而有效提高M(jìn)IM電容 中的金屬層和導(dǎo)電插塞的連接強(qiáng)度。
[0009] 本發(fā)明所提供的一種半導(dǎo)體器件的形成方法，包括：
[0010] 提供半導(dǎo)體襯底；
[0011] 在所述半導(dǎo)體襯底上形成下電極板；
[0012] 在所述下電極板的部分區(qū)域上形成電介質(zhì)層；
[0013] 在所述電介質(zhì)層上形成上電極板；
[0014] 在所述半導(dǎo)體襯底上形成隔離層，所述隔離層覆蓋所述上電極板、電介質(zhì)層和下 電極板；
[0015] 在所述隔離層上形成至少一層壓力緩沖層；
[0016] 在每一層壓力緩沖層上均形成層間介質(zhì)層；
[0017] 在所述上電極板上的層間介質(zhì)層、壓力緩沖層和隔離層內(nèi)形成第一通孔，直至露 出所述上電極板；
[0018] 在除所述部分區(qū)域外的下電極板上的層間介質(zhì)層、壓力緩沖層和隔離層內(nèi)形成第 二通孔，直至露出所述下電極板；
[0019] 在所述第一通孔內(nèi)形成第一導(dǎo)電插塞，在所述第二通孔內(nèi)形成第二導(dǎo)電插塞。
[0020] 可選地，所述壓力緩沖層的形成工藝為CVD工藝。
[0021] 可選地，所述壓力緩沖層的形成工藝包括：
[0022] 在溫度為350?450°C、壓力為2?5托、射頻能量為30?IOOw條件下，通入二乙 烯基硅氧烷-雙苯丙環(huán)丁烯形成所述壓力緩沖層。
[0023] 本發(fā)明還提供了一種半導(dǎo)體器件，包括：
[0024] 位于半導(dǎo)體襯底上的下電極板；
[0025] 位于所述下電極板的部分區(qū)域上的電介質(zhì)層；
[0026] 位于所述電介質(zhì)層上的上電極板；
[0027] 位于所述半導(dǎo)體襯底上的隔離層，所述隔離層覆蓋所述上電極板、電介質(zhì)層和下 電極板；
[0028] 位于所述隔離層上方的至少一層壓力緩沖層；
[0029] 位于每層壓力緩沖層上的層間介質(zhì)層；
[0030] 位于所述上電極板上，且貫穿所述層間介質(zhì)層、壓力緩沖層和隔離層的第一導(dǎo)電 插塞，所述第一導(dǎo)電插塞與所述上電極板連接；
[0031] 位于除所述部分區(qū)域外的下電極板上，且貫穿所述層間介質(zhì)層、壓力緩沖層和隔 離層的第二導(dǎo)電插塞，所述第二導(dǎo)電插塞與所述下電極板連接。
[0032] 可選地，所述壓力緩沖層的材料的K值為2. 0?3. 0,對(duì)所述壓力緩沖層對(duì)其下方 的一層層間介質(zhì)層或隔離層產(chǎn)生的壓強(qiáng)值小于40MPa。
[0033] 可選地，所述壓力緩沖層的延展性為5?15%。
[0034] 可選地，所述壓力緩沖層的玻璃化溫度彡400°C。
[0035] 可選地，所述壓力緩沖層的厚度與層間介質(zhì)層的厚度比值為0. 2?1。
[0036] 可選地，所述壓力緩沖層的材料為苯丙環(huán)丁烯。
[0037] 可選地，所述層間介質(zhì)層的厚度為30?40丨(人。
[0038] 可選地，所述上電極板與相鄰的壓力緩沖層的距離為1?2Κλ。
[0039] 與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點(diǎn)：
[0040] 在隔離層上形成的壓力緩沖層，可有效減小位于所述壓力緩沖層上的層間介質(zhì)層 所施加于所述上電極板和下電極板上的壓力，從而有效避免所述上電極板和下電極板基于 層間介質(zhì)層施加的壓力而出現(xiàn)形變，進(jìn)而避免基于上、下電極板的形變而造成的在導(dǎo)電插 塞和上、下電極板的連接處出現(xiàn)裂縫的現(xiàn)象，以提高導(dǎo)電插塞與所述上、下電極板間的連接 強(qiáng)度。

【專利附圖】

【附圖說(shuō)明】
[0041] 圖1是現(xiàn)有的MIM電容的結(jié)構(gòu)示意圖；
[0042] 圖2至圖6是本發(fā)明實(shí)施例1提供的半導(dǎo)體器件的制備的流程結(jié)構(gòu)示意圖；
[0043] 圖7是本發(fā)明實(shí)施例2提供的半導(dǎo)體器件的結(jié)構(gòu)示意圖；
[0044] 圖8是本發(fā)明實(shí)施例1提供的半導(dǎo)體器件中壓力緩沖層的測(cè)試參數(shù)圖表；
[0045] 圖9是不同的方法和條件下形成的BCB層的玻璃化溫度測(cè)試圖。

【具體實(shí)施方式】
[0046] 正如【背景技術(shù)】所述，MIM電容可滿足集成電路中高電容密度場(chǎng)合需要。然而，現(xiàn)有 的MIM電容的上、下電極板與導(dǎo)電插塞的連接處常常出現(xiàn)開裂現(xiàn)象，該現(xiàn)象極大地影響了 MM電容的性能。
[0047] 繼續(xù)參考圖1所示，分析上述開裂現(xiàn)象的原因，主要是現(xiàn)有的MM電容的上、下極 板21和22采用鋁或是銅等硬度較低的金屬制成，且MM電容的上、下極板21和22埋于層 間介質(zhì)層11中?，F(xiàn)有的層間介質(zhì)層大多采用氧化硅、氮化硅或是注入氧化鋁等高K電介質(zhì) 材料制成，其會(huì)產(chǎn)生大于100MP的壓強(qiáng)(單位面積上產(chǎn)生的壓應(yīng)力數(shù)值)，因而位于所述上、 下極板21和22上方的層間介質(zhì)層會(huì)對(duì)所述上、下極板21和22產(chǎn)生較大的壓力作用，使得 MM電容的上、下極板21和22出現(xiàn)形變，進(jìn)而致使所述上、下極板21和22在與導(dǎo)電插塞 30的連接處出現(xiàn)開裂現(xiàn)象。
[0048] 為此，本發(fā)明提供了一種半導(dǎo)體器件及其形成方法。在所述半導(dǎo)體器件的形成方 法中，在形成覆蓋所述上電極板、下電極板的隔離層后，在所述隔離層上方形成壓力緩沖 層，之后再于所述壓力緩沖層上形成層間介質(zhì)層。所述壓力緩沖層可有效降低層間介質(zhì)層 對(duì)所述上、下電極板所施加的壓力，避免基于層間介質(zhì)層所產(chǎn)生的壓力而造成上、下電極板 出現(xiàn)形變等缺陷，并避免由此造成的在上、下電極板與導(dǎo)電插塞的連接處出現(xiàn)開裂現(xiàn)象。 [0049] 為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更為明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明 的具體實(shí)施例作詳細(xì)的說(shuō)明。
[0050] 實(shí)施例1
[0051] 圖2?圖6為本實(shí)施例提供的半導(dǎo)體器件的形成方法的流程結(jié)構(gòu)示意圖。其具體 過(guò)程包括：參考圖2所示，提供一半導(dǎo)體襯底100,在所述半導(dǎo)體襯底100上形成第一隔離 層110,在所述第一隔離層110上形成下電極板210 ;在所述下電極板210的部分區(qū)域上形 成電介質(zhì)層220，使得所述電介質(zhì)層220覆蓋部分的所述下電極板210 ;之后，在所述電介質(zhì) 層220上方形成上電極板230。
[0052] 其中，所述半導(dǎo)體襯底100可以為硅襯底，也可以是鍺、鍺硅、砷化鎵襯底或絕緣 體上硅襯底，常見的半導(dǎo)體襯底均可作為本實(shí)施例中的半導(dǎo)體襯底。
[0053] 本實(shí)施例中，所述半導(dǎo)體襯底100為硅襯底。
[0054] 所述第一隔離層110可選為氧化娃、氫倍半娃氧燒（Silsesquioxane)聚合物 (HSQ)、甲基氫倍半硅氧烷聚合物（MSQ)、聚亞苯基低聚物（Six (CH3)y)等低K介電材料。所 述低K介電材料指相對(duì)介電常數(shù)（K)值小于4的介電材料。
[0055] 本實(shí)施例中，所述第一隔離層110材料為氧化硅，其形成工藝為熱氧化工藝。所述 第一隔離層110的厚度為丨5?20丨<：人。
[0056] 所述上電極板230和下電極板210可選為銅、鋁等金屬材料或是金屬硅化物。
[0057] 本實(shí)施例中，上電極板230和下電極板210為鋁，其形成工藝為PVD(物理氣相沉 積）工藝。所述下電極板210厚度為25?35ΚΑ,所述上電極板230的厚度為1
[0058] 所述電介質(zhì)層220的材料可選為氮化硅、碳化硅、碳氧化硅、氮氧化硅以及三氧化 二鋁、鈦酸鋇鍶（BST)等高K介電材料。
[0059] 本實(shí)施例中，所述電介質(zhì)層220為氮化硅，形成工藝選用CVD(化學(xué)氣相沉積）工 藝。所述電介質(zhì)層22〇的厚度為丨?2κΑ。
[0060] 所述下電極板210、電介質(zhì)層220和上電極板230的形成過(guò)程可包括：
[0061] 先采用PVD工藝在所述第一隔離層110上沉積一層第一鋁層，采用CVD工藝在所 述第一鋁層上形成所述電介質(zhì)層，并采用PVD工藝在所述電介質(zhì)層形成第二鋁層；
[0062] 之后可采用各向異性刻蝕工藝依此刻蝕所述第二鋁層、電介質(zhì)層和第一鋁層，從 而形成如圖2所示的結(jié)構(gòu)，其具體工藝為本領(lǐng)域成熟工藝，在此不再贅述。
[0063] 參考圖3所示，在所述第一隔離層110上形成第二隔離層120,所述第二隔離層 120覆蓋所述上電極板230、電介質(zhì)層220和下電極板210。
[0064] 所述第二隔離層120可選為與所述第一隔離層110相同或不同的低K介電材料。 其形成工藝可選為CVD或是ALD(原子層沉積）工藝。
[0065] 本實(shí)施例中，所述第二隔離層120為氧化硅，形成工藝為CVD工藝。
[0066] 參考圖4所示，在所述第二隔離層120上形成壓力緩沖層130,并在所述壓力緩沖 層130上形成層間介質(zhì)層140。
[0067] 本實(shí)施例中，所述上電極板230與所述壓力緩沖層130之間的距離，即所述上電極 板230上的第二隔離層120的厚度Hl為1?2丨(人。
[0068] 本實(shí)施例中，所述壓力緩沖層130必須具有良好的壓力緩沖的作用，從而降低所 述壓力緩沖層130上方的層間介質(zhì)層140對(duì)于所述上、下電極板230和210的壓力作用。此 夕卜，所述壓力緩沖層130的材料必須與所述層間介質(zhì)層120具有良好的結(jié)合性以及良好的 熱穩(wěn)定性，且滿足對(duì)于半導(dǎo)體器件的性能需求。
[0069] 具體地，所述壓力緩沖層130的材料的K值為2. 0?3. 0,且所述壓力緩沖層130 對(duì)其下方的第二隔離層120產(chǎn)生的壓強(qiáng)值(單位面積上產(chǎn)生的壓應(yīng)力數(shù)值)小于40MPa。所 述壓力緩沖層130的K值20?3. 0可滿足集成電路對(duì)于層間介質(zhì)層的介電性質(zhì)要求，且壓 強(qiáng)值小于40MPa，相比于氧化硅等現(xiàn)有的層間介質(zhì)層大于IOOMPa的壓強(qiáng)，所述壓力緩沖層 130可有效緩解其本身對(duì)于所述上、下電極板230和210產(chǎn)生的壓力作用。
[0070] 進(jìn)一步地，所述壓力緩沖層130的延展性大于5%，從而使得所述壓力緩沖層130基 于其本身良好的延展性，很好地緩解位于其上方的層間介質(zhì)層140對(duì)于所述上、下電極板 230和210產(chǎn)生的壓力。此外，所述壓力緩沖層130的玻璃化溫度需彡400°C，集成電路后 續(xù)的一些制備工藝需在高溫下完成，因而所述壓力緩沖層130需具備良好的熱穩(wěn)定性，從 而確保在后續(xù)集成電路制備過(guò)程中，所述壓力緩沖層130不會(huì)出現(xiàn)損傷。
[0071] 其中，延展性=形變量（即，形變后的尺寸一原始尺寸)/原始尺寸X100%。延展性 代表物體錘煉可壓延程度。所述玻璃化溫度為所述壓力緩沖層130的材料由高彈態(tài)轉(zhuǎn)變?yōu)?玻璃態(tài)的溫度，所述玻璃化溫度越大，所述壓力緩沖層130材料的熱穩(wěn)定性越好。
[0072] 本實(shí)施例中，所述壓力緩沖層130的材料為苯丙環(huán)丁烯（Benzo-Cyclo-Butene，簡(jiǎn) 稱BCB)，形成工藝為CVD工藝。BCB層的具體形成過(guò)程包括：
[0073] 在溫度為350?450°C、壓力為2?5托、射頻能量為30?IOOw條件下，向反應(yīng)腔 CH3CHg 中通入二乙烯基硅氧烷-雙苯丙環(huán)丁烯(化學(xué)式在所述第二隔離 CH3CH3 ), 層120上形成BCB層130。
[0074] 可選方案中，在通入所述二乙烯基硅氧烷-雙苯丙環(huán)丁烯的同時(shí)，向所述反應(yīng)強(qiáng) 中通入適量的如He、Ar氣等保護(hù)氣體，從而提高形成所述BCB層130的形成環(huán)境的穩(wěn)定性。
[0075] 參考圖8所示，采用上述工藝形成的BCB層130的延展性為8±2· 5%之間，壓力值 為28MPa左右，玻璃化溫度大于400°C，介電常數(shù)值（K)為2. 65左右。
[0076] 圖9是采用不同的工藝和條件形成的BCB層玻璃化溫度測(cè)試圖。
[0077] 其中，曲線1為采用旋涂法形成的BCB層的熱穩(wěn)定性測(cè)試圖，由圖中顯示，采用旋 涂法形成的BCB層在300°C后，其形態(tài)便開始發(fā)生較大變化，即該BCB層的玻璃化溫度為 300°C，在大于30(TC條件下，其熱穩(wěn)定性較差。
[0078] 曲線2為采用CVD工藝，在溫度為300°C、壓力為2?5托、射頻能量為30?IOOw 條件下，通入二乙烯基硅氧烷-雙苯丙環(huán)丁烯形成的BCB層的熱穩(wěn)定性測(cè)試圖，由圖中顯 示，采上述工藝形成的BCB層在300°C后，其形態(tài)也開始發(fā)生較大變化，即該BCB層的玻璃化 溫度為30(TC，在大于30(TC條件下，其熱穩(wěn)定性較差。
[0079] 曲線3為采用上述在溫度為350°C、壓力為2?5托、射頻能量為30?IOOw條件 下，通入二乙烯基硅氧烷-雙苯丙環(huán)丁烯形成的BCB層的熱穩(wěn)定性測(cè)試圖，由圖中顯示，采 上述工藝形成的BCB層在400°C后，其形態(tài)才開始發(fā)生較大變化，在400°C前，其形態(tài)沒(méi)有出 現(xiàn)過(guò)大的變化。因而相較于曲線1和2所示的BCB層，其具有更好的熱穩(wěn)定性。
[0080] 繼續(xù)參考圖4所示，本實(shí)施例中，所述壓力緩沖層130的厚度為H2,所述層間介質(zhì) 層140的厚度為H3，H2/H3=0. 2?1。所述層間介質(zhì)層140的厚度為H3厚度為30?40K人， 所述壓力緩沖層130的厚度H2=6?40丨<：人。
[0081] 若所述H2/H3 <0· 2,所述壓力緩沖層130可能無(wú)法很好的控制位于所述壓力緩沖 層130上方的層間介質(zhì)層140對(duì)于上電極板230以及下電極板210產(chǎn)生的壓力，使得電極 板230和下電極板210產(chǎn)生形變；若H2/H3 > 1，則提高了半導(dǎo)體器件的制作成本。
[0082] 本實(shí)施例中，所述BCB層可有效降低位于所述BCB層上方的層間介質(zhì)層140對(duì)于 所述上電極板230和下電極板210的壓力，從而有效避免上電極板230和下電極板210出現(xiàn) 形變。而且所述BCB層與所述第二隔離層120以及層間介質(zhì)層140間具有良好的兼容性， 對(duì)半導(dǎo)體器件的性能不會(huì)產(chǎn)生不良影響。
[0083] 參考圖5所示，在形成所述層間介質(zhì)層140后，采用干法刻蝕工藝刻蝕所述層間介 質(zhì)層140、壓力緩沖層130以及第二隔離層120,在所述上電極板230上方形成第一通孔，直 至露出所述上電極板230;在未覆蓋有所述電介質(zhì)層220的下電極板210上形成第二通孔， 直至露出所述下電極板210,并在所述第一通孔和第二通孔內(nèi)填充金屬材料，形成第一導(dǎo)電 插塞310和第二導(dǎo)電插塞320。
[0084] 本實(shí)施例中，所述金屬材料為銅。所述第一和第二導(dǎo)電插塞310和320的形成工 藝可包括，先采用PVD工藝在所述第一通孔和第二通孔內(nèi)以及所述層間介質(zhì)層140表面沉 積一層銅層，之后再采用電鍍工藝在所述第一通孔和第二通孔內(nèi)填充滿銅金屬，并采用CMP(化學(xué)機(jī)械研磨)工藝去除位于所述層間介質(zhì)層140表面的銅。上述工藝為本領(lǐng)域的成熟工 藝，在此不再贅述。
[0085] 參考圖6所不，在所述層間介質(zhì)層140的表面，與所述第一導(dǎo)電插塞310和第二導(dǎo) 電插塞320上方形成第一金屬互連線410和第二金屬互連線420,所述第一導(dǎo)電插塞310和 第二導(dǎo)電插塞320分別于所述第一金屬互連線410和第二金屬互連線420固定連接，以作 為半導(dǎo)體器件的輸入端和輸出端。
[0086] 并在之后的工藝中，在所述第一金屬互連線410和第二金屬互連線420上形成第 一焊盤510和第二焊盤520,在所述第一金屬互連線410、第二金屬互連線420、第一焊盤 510和第二焊盤520周邊以及上方形成第三隔離層150,并在第三隔離層150上開設(shè)通孔 610和620,將所述第一焊盤510和第二焊盤520與外部配件連接。所述第一焊盤510、第二 焊盤520以及第三隔離層150的形成工藝為現(xiàn)有的成熟工藝，在此不再贅述。
[0087] 基于上述半導(dǎo)體器件的形成方法，本實(shí)施例還提供了一種半導(dǎo)體器件，其結(jié)構(gòu)包 括：
[0088] 半導(dǎo)體襯底1〇〇。
[0089] 位于所述半導(dǎo)體襯底100上的第一隔離層110 ;
[0090] 位于第一隔離層110上的下電極板210;。
[0091] 位于所述下電極板210部分區(qū)域上的電介質(zhì)層220;
[0092] 位于所述層間介質(zhì)層220上的上電極板230;
[0093] 位于所述第一隔離層110上的第二隔離層120,所述第二隔離層120覆蓋所述上電 極板230、電介質(zhì)層220和下電極板；
[0094] 位于所述第二隔離層120上的壓力緩沖層130;
[0095] 位于所述壓力緩沖層130上方的層間介質(zhì)層140;
[0096] 位于所述上電極板230上方，且貫穿所述層間介質(zhì)層140,壓力緩沖層130和第二 隔離層120的第一導(dǎo)電插塞310,所述第一導(dǎo)電插塞310與所述上電極板230固定連接；
[0097] 位于未覆蓋有所述電介質(zhì)層220的下電極板210的上方，且貫穿所述層間介質(zhì)層 140,壓力緩沖層130和第二隔離層120的第二導(dǎo)電插塞320,所述第二導(dǎo)電插塞320與所述 下電極板210固定連接；
[0098] 位于所述第一導(dǎo)電插塞310和第二導(dǎo)電插塞320上方的第一金屬互連線410和第 二金屬互連線420,所述第一導(dǎo)電插塞310和第二導(dǎo)電插塞320分別與所述第一金屬互連線 410和第二金屬互連線420固定連接，以作為半導(dǎo)體器件的輸入端和輸出端。
[0099] 其中，所述第一隔離層110材料為氧化硅，厚度為丨5?20K人。
[0100] 所述下電極板210和上電極板230的材料為鋁，所述下電極板210的厚度為 25?35Κ?，所述上電極板230的厚度為1?2K人。
[0101] 所述電介質(zhì)層220材料為氮化硅，厚度為丨?2丨〈人
[0102] 所述第二隔離層120材料為氧化硅。位于所述上電極板230上的第二隔離層120 的厚度為丨2Κλ。
[0103] 所述壓力緩沖層130的材料為BCB，所述層間介質(zhì)層140的材料為氧化硅。所述壓 力緩沖層130與所述層間介質(zhì)層140的厚度比值為0. 2?1，本實(shí)施例中，所述層間介質(zhì)層 HO的厚度為30?40丨（人。
[0104] 實(shí)施例2
[0105] 參考圖7所示，本實(shí)施例提供的半導(dǎo)體器件的形成方法與實(shí)施例1提供的半導(dǎo)體 器件的形成方法的技術(shù)方案大致相同，其區(qū)別僅在于：
[0106] 在形成所述第二隔離層120后，在所述第二隔離層120上方，由下至上依此形成第 一壓力緩沖層131、第一層間介質(zhì)層170、第二壓力緩沖層132,第二層間介質(zhì)層180。
[0107] 之后，在所述上電極板230上方，以及未覆蓋所述電介質(zhì)層220的下電極板210上 方分別開設(shè)貫穿所述第二層間介質(zhì)層180、第二壓力緩沖層132、第一層間介質(zhì)層170、第一 壓力緩沖層131和第二隔離層120的第一通孔和第二通孔，并在所述第一通孔和第二通孔 形成第一導(dǎo)電插塞310和第二導(dǎo)電插塞320。
[0108] 并于所述第二層間介質(zhì)層180上方形成第一金屬互連線410和第二金屬互連線 420,所述第一金屬互連線410連接所述第一導(dǎo)電插塞310,所述第二金屬互連線420連接所 述第二導(dǎo)電插塞320。所述第一金屬互連線410和第二金屬互連線420分別作為半導(dǎo)體器 件的輸入端和輸出端。
[0109] 所述第二壓力緩沖層132和第一壓力緩沖層131的制備工藝與實(shí)施例1中的壓力 緩沖層130的制備工藝類似。所述第二層間介質(zhì)層180、第一層間介質(zhì)層170的制備工藝與 實(shí)施例1中的層間介質(zhì)層140的制備工藝類似，在此不再贅述。
[0110] 通過(guò)上述半導(dǎo)體器件的形成方法形成的半導(dǎo)體器件包括了兩層壓力緩沖層，第一 壓力緩沖層231和第二壓力緩沖層232。本實(shí)施例中，所述第一壓力緩沖層231和第二壓力 緩沖層232的厚度總和，與位于所述第一壓力緩沖層231上方的層間介質(zhì)層的厚度總和（即 所述第一層間介質(zhì)層170、第二層間介質(zhì)層180的厚度總和）的比值為0. 2?1。
[0111] 上述技術(shù)方案中，所述第二壓力緩沖層231可有效降低所述第二層間介質(zhì)層180 對(duì)于上、下電極板230和210的壓力，所述第一緩沖層231可有效降低第二層間介質(zhì)層180、 第二壓力緩沖層231和第一層間介質(zhì)層170對(duì)于所述上、下電極板230和210的壓力。從 而可更好的防止所述上、下電極板230和210出現(xiàn)形變，從而避免造成在所述第一導(dǎo)電插塞 310、第二導(dǎo)電插塞320與所述上電極板230、下電極板210的連接處出現(xiàn)開裂現(xiàn)象，以提高 形成的半導(dǎo)體器件的性能。
[0112] 值得注意的是，在本實(shí)施例包括了兩層夾于相鄰兩層層間介質(zhì)層之間、以及相鄰 的層間介質(zhì)層和隔離層之間的壓力緩沖層，除本實(shí)例外的其他實(shí)施例中提供的半導(dǎo)體器件 中，可包括大于等于兩層壓力緩沖層，各層壓力緩沖層位于相鄰兩層層間介質(zhì)層，以及層間 介質(zhì)層和隔離層之間。所述壓力緩沖層的層數(shù)根據(jù)實(shí)際需要設(shè)定，其并不影響本發(fā)明的保 護(hù)范圍。
[0113] 雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本 發(fā)明的精神和范圍內(nèi)，均可作各種更動(dòng)與修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所 限定的范圍為準(zhǔn)。
【權(quán)利要求】
1. 一種半導(dǎo)體器件的形成方法，其特征在于，包括： 提供半導(dǎo)體襯底； 在所述半導(dǎo)體襯底上形成下電極板； 在所述下電極板的部分區(qū)域上形成電介質(zhì)層； 在所述電介質(zhì)層上形成上電極板； 在所述半導(dǎo)體襯底上形成隔離層，所述隔離層覆蓋所述上電極板、電介質(zhì)層和下電極 板； 在所述隔離層上形成至少一層壓力緩沖層； 在每一層壓力緩沖層上均形成層間介質(zhì)層； 在所述上電極板上的層間介質(zhì)層、壓力緩沖層和隔離層內(nèi)形成第一通孔，直至露出所 述上電極板； 在除所述部分區(qū)域外的下電極板上的層間介質(zhì)層、壓力緩沖層和隔離層內(nèi)形成第二通 孔，直至露出所述下電極板； 在所述第一通孔內(nèi)形成第一導(dǎo)電插塞，在所述第二通孔內(nèi)形成第二導(dǎo)電插塞。
2. 如權(quán)利要求1所述的半導(dǎo)體器件的形成方法，其特征在于，所述壓力緩沖層的材料 的K值為2.0?3.0,對(duì)所述壓力緩沖層對(duì)其下方的一層層間介質(zhì)層或隔離層產(chǎn)生的壓強(qiáng)值 小于40M化。
3. 如權(quán)利要求2所述的半導(dǎo)體器件的形成方法，其特征在于，所述壓力緩沖層的延展 性為5?15〇/〇。
4. 如權(quán)利要求2所述的半導(dǎo)體器件的形成方法，其特征在于，所述壓力緩沖層的玻璃 化溫度> 40(TC。
5. 如權(quán)利要求1所述的半導(dǎo)體器件的形成方法，其特征在于，所述壓力緩沖層的厚度 與所述層間介質(zhì)層的厚度比值為0. 2?1。
6. 如權(quán)利要求1所述的半導(dǎo)體器件的形成方法，其特征在于，所述壓力緩沖層的材料 為苯丙環(huán)下帰。
7. 如權(quán)利要求6所述的半導(dǎo)體器件的形成方法，其特征在于，所述壓力緩沖層的形成 工藝為CVD工藝。
8. 如權(quán)利要求7所述的半導(dǎo)體器件的形成方法，其特征在于，所述壓力緩沖層的形成 工藝包括： 在溫度為350?45(TC、壓力為2?5巧、射頻能量為30?lOOw條件下，通入二己帰基 娃氧焼-雙苯丙環(huán)下帰形成所述壓力緩沖層。
9. 如權(quán)利要求1所述的半導(dǎo)體器件的形成方法，其特征在于，所述層間介質(zhì)層的厚度 為 30 ?40kA。
10. 如權(quán)利要求1所述的半導(dǎo)體器件的形成方法，其特征在于，所述上電極板與相鄰的 壓力緩沖層的距離為I?2K乂。
11. 一種半導(dǎo)體器件，其特征在于，包括： 位于半導(dǎo)體襯底上的下電極板； 位于所述下電極板的部分區(qū)域上的電介質(zhì)層； 位于所述電介質(zhì)層上的上電極板； 位于所述半導(dǎo)體襯底上的隔離層，所述隔離層覆蓋所述上電極板、電介質(zhì)層和下電極 板； 位于所述隔離層上方的至少一層壓力緩沖層； 位于每層壓力緩沖層上的層間介質(zhì)層； 位于所述上電極板上，且貫穿所述層間介質(zhì)層、壓力緩沖層和隔離層的第一導(dǎo)電插塞， 所述第一導(dǎo)電插塞與所述上電極板連接； 位于除所述部分區(qū)域外的下電極板上，且貫穿所述層間介質(zhì)層、壓力緩沖層和隔離層 的第二導(dǎo)電插塞，所述第二導(dǎo)電插塞與所述下電極板連接。
12. 如權(quán)利要求11所述的半導(dǎo)體器件，其特征在于，所述壓力緩沖層的材料的K值 為2. 0?3. 0,對(duì)所述壓力緩沖層對(duì)其下方的一層層間介質(zhì)層或隔離層產(chǎn)生的壓強(qiáng)值小于 40M 化。
13. 如權(quán)利要求12所述的半導(dǎo)體器件，其特征在于，所述壓力緩沖層的延展性為5? 15〇/〇。
14. 如權(quán)利要求12所述的半導(dǎo)體器件，其特征在于，所述壓力緩沖層的玻璃化溫度 > 400〇C。
15. 如權(quán)利要求11所述的半導(dǎo)體器件，其特征在于，所述壓力緩沖層的厚度與層間介 質(zhì)層的厚度比值為0.2?1。
16. 如權(quán)利要求11所述的半導(dǎo)體器件，其特征在于，所述壓力緩沖層的材料為苯丙環(huán) 下帰。
17. 如權(quán)利要求11所述的半導(dǎo)體器件，其特征在于，所述層間介質(zhì)層的厚度為 30 ?40kA。
18. 如權(quán)利要求11所述的半導(dǎo)體器件，其特征在于，所述上電極板與相鄰的壓力緩沖 層的距離為1~2kJu
【文檔編號(hào)】H01L23/522GK104425440SQ201310380138
【公開日】2015年3月18日 申請(qǐng)日期:2013年8月27日 優(yōu)先權(quán)日:2013年8月27日
【發(fā)明者】趙洪波, 何作鵬, 沈哲敏, 戚德奎 申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司