晶體管及其形成方法
【專利摘要】一種晶體管及其形成方法，其中晶體管包括：半導(dǎo)體襯底的表面具有第一摻雜區(qū)，第一摻雜區(qū)內(nèi)具有第一摻雜離子，第一摻雜區(qū)內(nèi)的第一摻雜離子具有第一濃度；位于第一摻雜區(qū)部分表面且具有第一摻雜離子的半導(dǎo)體層，半導(dǎo)體層內(nèi)的第一摻雜離子具有第一濃度；位于半導(dǎo)體層內(nèi)的第二摻雜區(qū)，第二摻雜區(qū)位于半導(dǎo)體層側(cè)壁和頂部的表面，第二摻雜區(qū)內(nèi)具有第一摻雜離子，第二摻雜區(qū)內(nèi)的第一摻雜離子具有第二濃度，第二濃度大于第一濃度；位于半導(dǎo)體層兩側(cè)側(cè)壁內(nèi)的第二摻雜區(qū)表面的柵極結(jié)構(gòu)；位于半導(dǎo)體層和柵極結(jié)構(gòu)兩側(cè)的部分第一摻雜區(qū)和部分半導(dǎo)體襯底內(nèi)的漏區(qū)，漏區(qū)內(nèi)具有第一摻雜離子，漏區(qū)內(nèi)的第一摻雜離子具有第二濃度。晶體管的尺寸縮小、集成度提高。
【專利說明】 晶體管及其形成方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造【技術(shù)領(lǐng)域】，尤其涉及一種晶體管及其形成方法。

【背景技術(shù)】
[0002]隨著半導(dǎo)體制造技術(shù)的飛速發(fā)展，半導(dǎo)體器件朝著更高的元件密度，以及更高的集成度的方向發(fā)展。晶體管作為最基本的半導(dǎo)體器件目前正被廣泛應(yīng)用，因此隨著半導(dǎo)體器件的元件密度和集成度的提高，平面晶體管的柵極尺寸也越來越短，傳統(tǒng)的平面晶體管對溝道電流的控制能力變?nèi)?，容易產(chǎn)生短溝道效應(yīng)，影響半導(dǎo)體器件的電學(xué)性能。
[0003]為了克服晶體管的短溝道效應(yīng)，現(xiàn)有技術(shù)提出了一種無結(jié)晶體管(JLT，Junct1n-less Transistor)。請參考圖1,圖1是一種NMOS無結(jié)晶體管的剖面結(jié)構(gòu)示意圖，包括:半導(dǎo)體襯底100 ;位于半導(dǎo)體襯底100內(nèi)的溝道區(qū)101，所述溝道區(qū)101內(nèi)具有N型離子，且所述N型離子的濃度自所述溝道區(qū)101的底部至頂部逐漸增加；位于溝道區(qū)101表面柵極結(jié)構(gòu)102，所述柵極結(jié)構(gòu)102包括:柵介質(zhì)層、位于柵介質(zhì)層110表面的柵電極層111、以及位于柵電極層111和柵介質(zhì)層110兩側(cè)的側(cè)墻112 ;位于柵極結(jié)構(gòu)102兩側(cè)的半導(dǎo)體襯底100內(nèi)的源區(qū)103和漏區(qū)104，所述源區(qū)103或漏區(qū)104內(nèi)摻雜有N型離子，且源區(qū)103或漏區(qū)104內(nèi)的N型離子濃度大于溝道區(qū)101底部的N型離子濃度。
[0004]如圖1所示，由于所述源區(qū)103、溝道區(qū)101和漏區(qū)104之間無PN結(jié)，因此該結(jié)構(gòu)晶體管被稱為無結(jié)晶體管，通過控制對所述柵電極層111施加的偏壓大小，能夠控制所述無結(jié)晶體管的開啟或關(guān)閉。當(dāng)所述無結(jié)晶體管開啟時(shí)，由于源區(qū)103、溝道區(qū)101和漏區(qū)104內(nèi)均具有N型離子，源區(qū)103、漏區(qū)104以及溝道區(qū)101頂部的高摻雜濃度部分能夠?qū)?，而所述溝道區(qū)101底部的低摻雜濃度部分能夠抑制源區(qū)103、漏區(qū)104以及溝道區(qū)101頂部內(nèi)的N型離子發(fā)生擴(kuò)散，以此能夠減少晶體管的漏電流，短溝道效應(yīng)得以抑制；當(dāng)所述無結(jié)晶體管關(guān)閉時(shí)，則溝道區(qū)101內(nèi)的N型離子向源區(qū)103、漏區(qū)104或半導(dǎo)體襯底100內(nèi)擴(kuò)散，使溝道區(qū)101內(nèi)的N型離子摻雜濃度降低，源區(qū)103和漏區(qū)104之間的電阻升高，使源區(qū)103和漏區(qū)104之間斷開。
[0005]然而，現(xiàn)有的無結(jié)晶體管的尺寸偏大，不利于半導(dǎo)體器件尺寸縮小以及芯片集成度的提高。


【發(fā)明內(nèi)容】

[0006]本發(fā)明解決的問題是提供一種晶體管及其形成方法，縮小所形成的無結(jié)晶體管的尺寸，提高半導(dǎo)體器件的集成度。
[0007]為解決上述問題，本發(fā)明提供一種晶體管的形成方法，包括:提供半導(dǎo)體襯底，所述半導(dǎo)體襯底的表面具有第一摻雜區(qū)，所述第一摻雜區(qū)內(nèi)具有第一摻雜離子，所述第一摻雜區(qū)內(nèi)的第一摻雜離子具有第一濃度；在所述第一摻雜區(qū)的部分表面形成具有第一摻雜離子的半導(dǎo)體層，所述半導(dǎo)體層內(nèi)的第一摻雜離子具有第一濃度；在形成具有第一摻雜離子的半導(dǎo)體層之后，在所述半導(dǎo)體層內(nèi)再次摻雜第一摻雜離子，在所述半導(dǎo)體層的側(cè)壁表面和頂部表面形成第二摻雜區(qū)，所述第二摻雜區(qū)內(nèi)的第一摻雜離子具有第二濃度，所述第二濃度大于第一濃度；在形成第二摻雜區(qū)之后，在半導(dǎo)體層兩側(cè)的側(cè)壁表面形成柵極結(jié)構(gòu)；在半導(dǎo)體層和柵極結(jié)構(gòu)兩側(cè)的部分第一摻雜區(qū)和部分半導(dǎo)體襯底內(nèi)形成漏區(qū)，所述漏區(qū)內(nèi)具有第一摻雜離子，所述漏區(qū)內(nèi)的第一摻雜離子具有第二濃度。
[0008]可選的，所述半導(dǎo)體層的形成工藝為:在半導(dǎo)體襯底和第一摻雜區(qū)表面形成第一介質(zhì)層；在所述第一介質(zhì)層表面形成第二介質(zhì)層；刻蝕部分第二介質(zhì)層和第一介質(zhì)層直至暴露出第一摻雜區(qū)表面為止，在第二介質(zhì)層和第一介質(zhì)層內(nèi)形成開口 ；在所述開口內(nèi)形成填充滿所述開口的半導(dǎo)體層；采用離子注入工藝在所述半導(dǎo)體層內(nèi)摻雜第一摻雜離子；在摻雜第一摻雜離子之后，去除第二介質(zhì)層。
[0009]可選的，所述第二摻雜區(qū)的形成工藝為:在所述第一介質(zhì)層表面、半導(dǎo)體層的側(cè)壁表面和頂部表面沉積犧牲層，并在沉積犧牲層的過程中，采用原位摻雜工藝在所述犧牲層內(nèi)摻雜第一摻雜離子；在形成犧牲層之后，采用熱退火工藝使?fàn)奚鼘觾?nèi)的第一摻雜離子向半導(dǎo)體層內(nèi)擴(kuò)散；在熱退火工藝之后，去除所述犧牲層。
[0010]可選的，所述犧牲層的材料為碳化硅，所述犧牲層的形成工藝為化學(xué)氣相沉積工藝，所述犧牲層內(nèi)的第一摻雜離子的濃度大于1E18原子/立方厘米。
[0011]可選的，所述熱退火工藝的時(shí)間為5秒至5小時(shí)，氣體為氮?dú)饣蚨栊詺怏w，溫度為400攝氏度至1200攝氏度。
[0012]可選的，所述第一介質(zhì)層為氧化硅層，所述第二介質(zhì)層包括氮化硅層。
[0013]可選的，所述第二介質(zhì)層還包括位于所述氮化硅層表面的氧化硅層，所述氧化硅層用于刻蝕形成所述開口時(shí)的掩膜層。
[0014]可選的，所述半導(dǎo)體層的材料為單晶硅；所述半導(dǎo)體層的形成工藝包括:在開口內(nèi)形成填充滿所述開口的半導(dǎo)體薄膜；對所述半導(dǎo)體薄膜進(jìn)行化學(xué)機(jī)械拋光工藝以形成半導(dǎo)體層，使所述半導(dǎo)體層的表面與第二介質(zhì)層表面齊平。
[0015]可選的，所述第一摻雜離子的第一濃度為1E16原子/立方厘米?1E18原子/立方厘米，所述第一摻雜離子的第二濃度大于1E18原子/立方厘米；所述第一摻雜離子為P型離子或N型離子。
[0016]可選的，所述柵極結(jié)構(gòu)包括:位于半導(dǎo)體層側(cè)壁表面的柵介質(zhì)層，位于柵介質(zhì)層表面的柵電極層。
[0017]可選的，所述柵極結(jié)構(gòu)的形成方法包括:在半導(dǎo)體層的側(cè)壁和頂部表面沉積柵介質(zhì)薄膜；在所述柵介質(zhì)薄膜表面沉積柵電極薄膜；采用回刻蝕工藝刻蝕所述柵電極薄膜和柵介質(zhì)薄膜直至暴露出半導(dǎo)體層頂部的第二摻雜區(qū)表面為止，形成柵介質(zhì)層和柵電極層。
[0018]可選的，所述柵介質(zhì)層的材料為氧化硅，所述柵電極層的材料為多晶硅，所述柵電極層內(nèi)具有第二摻雜離子，所述第二摻雜離子的導(dǎo)電類型與第一摻雜離子相反。
[0019]相應(yīng)的，本發(fā)明還提供一種晶體管，包括:半導(dǎo)體襯底，所述半導(dǎo)體襯底的表面具有第一摻雜區(qū)，所述第一摻雜區(qū)內(nèi)具有第一摻雜離子，所述第一摻雜區(qū)內(nèi)的第一摻雜離子具有第一濃度；位于所述第一摻雜區(qū)部分表面且具有第一摻雜離子的半導(dǎo)體層，所述半導(dǎo)體層內(nèi)的第一摻雜離子具有第一濃度；位于所述半導(dǎo)體層內(nèi)的第二摻雜區(qū)，所述第二摻雜區(qū)位于所述半導(dǎo)體層側(cè)壁和頂部的表面，所述第二摻雜區(qū)內(nèi)具有第一摻雜離子，所述第二摻雜區(qū)內(nèi)的第一摻雜離子具有第二濃度，所述第二濃度大于第一濃度；位于半導(dǎo)體層兩側(cè)側(cè)壁內(nèi)的第二摻雜區(qū)表面的柵極結(jié)構(gòu)；位于半導(dǎo)體層和柵極結(jié)構(gòu)兩側(cè)的部分第一摻雜區(qū)和部分半導(dǎo)體襯底內(nèi)的漏區(qū)，所述漏區(qū)內(nèi)具有第一摻雜離子，所述漏區(qū)內(nèi)的第一摻雜離子具有第二濃度。
[0020]可選的，所述第一摻雜離子的第一濃度為1E16原子/立方厘米?1E18原子/立方厘米，所述第一摻雜離子的第二濃度大于1E18原子/立方厘米；所述第一摻雜離子為P型離子或N型離子。
[0021 ] 可選的，所述半導(dǎo)體層的材料為單晶硅。
[0022]可選的，所述柵極結(jié)構(gòu)包括:位于半導(dǎo)體層側(cè)壁表面的柵介質(zhì)層，位于柵介質(zhì)層表面的柵電極層。
[0023]可選的，所述柵介質(zhì)層的材料為氧化硅，所述柵電極層的材料為多晶硅，所述柵電極層內(nèi)具有第二摻雜離子，所述第二摻雜離子的導(dǎo)電類型與第一摻雜離子相反。
[0024]與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點(diǎn):
[0025]在所述晶體管的形成方法中，形成于半導(dǎo)體層側(cè)壁表面的第二摻雜區(qū)能夠作為晶體管的溝道區(qū)，而形成于半導(dǎo)體層頂部表面的第二摻雜區(qū)作為晶體管的源極，而所述柵極結(jié)構(gòu)分別形成于半導(dǎo)體層兩側(cè)的側(cè)壁表面，因此，形成于所述半導(dǎo)體層同一側(cè)的柵極結(jié)構(gòu)、漏區(qū)以及第二摻雜區(qū)能夠形成一個(gè)晶體管結(jié)構(gòu)，即每一半導(dǎo)體層兩側(cè)能夠分別形成一個(gè)晶體管，且形成于同一所述半導(dǎo)體層兩側(cè)的晶體管共用所述半導(dǎo)體層頂部的第二摻雜區(qū)作為源區(qū)。由于在保證尺寸精確度的情況下，能夠在僅形成單個(gè)半導(dǎo)體層的區(qū)域內(nèi)形成雙倍數(shù)量的晶體管，因此所形成的晶體管器件密度提高、且尺寸縮小，有利于所形成的半導(dǎo)體器件或芯片的集成度提高。而且，由于所述第一摻雜區(qū)、第二摻雜區(qū)和漏區(qū)的導(dǎo)電類型相同，因此所形成的晶體管為無結(jié)晶體管，所述無結(jié)晶體管能夠使短溝道效應(yīng)得到抑制。
[0026]在所述晶體管中，位于半導(dǎo)體層頂部表面的第二摻雜區(qū)作為源區(qū)，位于半導(dǎo)體層側(cè)壁表面的第二摻雜區(qū)作為溝道區(qū)，則位于所述半導(dǎo)體層一側(cè)的柵極結(jié)構(gòu)、第二摻雜區(qū)和漏區(qū)構(gòu)成一個(gè)晶體管結(jié)構(gòu)，即所述半導(dǎo)體層兩側(cè)分別具有一個(gè)晶體管，且位于所述半導(dǎo)體層兩側(cè)的晶體管共用所述半導(dǎo)體層頂部的第二摻雜區(qū)作為源區(qū)。由于所述第一摻雜區(qū)、第二摻雜區(qū)和漏區(qū)的導(dǎo)電類型相同，因此所述晶體管為無結(jié)晶體管，所述無結(jié)晶體管能夠抑制短溝道效應(yīng)。而且，所述半導(dǎo)體層兩側(cè)分別具有一個(gè)晶體管結(jié)構(gòu)，因此所述晶體管的尺寸縮小且器件密度提高，有利于使所述晶體管構(gòu)成的半導(dǎo)體器件或芯片的集成度進(jìn)一步提聞。

【專利附圖】

【附圖說明】
[0027]圖1是一種NMOS無結(jié)晶體管的剖面結(jié)構(gòu)示意圖；
[0028]圖2至圖9是本發(fā)明實(shí)施例的晶體管的形成過程的剖面結(jié)構(gòu)示意圖。

【具體實(shí)施方式】
[0029]如圖1所示，現(xiàn)有的無結(jié)晶體管為平面晶體管，因此所述無結(jié)晶體管的尺寸偏大，不利于使半導(dǎo)體器件集成度的提高。
[0030]為了縮小無結(jié)晶體管的尺寸，經(jīng)過研究，提出了一種晶體管，包括:位于所述半導(dǎo)體襯底的表面的第一摻雜區(qū)，所述第一摻雜區(qū)內(nèi)具有第一摻雜離子，所述第一摻雜區(qū)內(nèi)的第一摻雜離子具有第一濃度；位于所述第一摻雜區(qū)部分表面且具有第一摻雜離子的半導(dǎo)體層，所述半導(dǎo)體層內(nèi)的第一摻雜離子具有第一濃度；位于所述半導(dǎo)體層內(nèi)的第二摻雜區(qū)，所述第二摻雜區(qū)位于所述半導(dǎo)體層側(cè)壁和頂部的表面，所述第二摻雜區(qū)內(nèi)具有第一摻雜離子，所述第二摻雜區(qū)內(nèi)的第一摻雜離子具有第二濃度，所述第二濃度大于第一濃度；位于半導(dǎo)體層兩側(cè)側(cè)壁內(nèi)的第二摻雜區(qū)表面的柵極結(jié)構(gòu)；位于半導(dǎo)體層和柵極結(jié)構(gòu)兩側(cè)的部分第一摻雜區(qū)和部分半導(dǎo)體襯底內(nèi)的漏區(qū)。其中，位于半導(dǎo)體層頂部表面的第二摻雜區(qū)作為源區(qū)，位于半導(dǎo)體層側(cè)壁表面的第二摻雜區(qū)作為溝道區(qū)，則位于所述半導(dǎo)體層一側(cè)的柵極結(jié)構(gòu)、第二摻雜區(qū)和漏區(qū)構(gòu)成一個(gè)晶體管結(jié)構(gòu)，即所述半導(dǎo)體層兩側(cè)分別具有一個(gè)晶體管，且位于所述半導(dǎo)體層兩側(cè)的晶體管共用所述半導(dǎo)體層頂部的第二摻雜區(qū)作為源區(qū)。由于所述第一摻雜區(qū)、第二摻雜區(qū)和漏區(qū)的導(dǎo)電類型相同，因此所述晶體管為無結(jié)晶體管，所述無結(jié)晶體管能夠抑制短溝道效應(yīng)。而且，所述半導(dǎo)體層兩側(cè)分別具有一個(gè)晶體管結(jié)構(gòu)，因此所述晶體管的尺寸縮小且器件密度提高，有利于使所述晶體管構(gòu)成的半導(dǎo)體器件或芯片的集成度進(jìn)一步提聞。
[0031]為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更為明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實(shí)施例作詳細(xì)的說明。
[0032]圖2至圖9是本發(fā)明實(shí)施例的晶體管的形成過程的剖面結(jié)構(gòu)示意圖。
[0033]請參考圖2，提供半導(dǎo)體襯底200，所述半導(dǎo)體襯底200的表面具有第一摻雜區(qū)201，所述第一摻雜區(qū)201內(nèi)具有第一摻雜離子，所述第一摻雜區(qū)201內(nèi)的第一摻雜離子具有第一濃度。
[0034]所述半導(dǎo)體襯底200為硅襯底、鍺襯底、硅鍺襯底、碳化硅襯底、絕緣體上硅(SOI)襯底、絕緣體上鍺(GOI)襯底、玻璃襯底或II1-V族化合物襯底，例如氮化鎵或砷化鎵等。在本實(shí)施例中，所述半導(dǎo)體襯底200為硅襯底，使用硅襯底形成后續(xù)的晶體管能夠使工藝成本降低，且所形成的晶體管易于與其他基于硅襯底所形成的半導(dǎo)體器件集成。在一實(shí)施例中，還能夠在所述半導(dǎo)體襯底200內(nèi)形成具有第二摻雜離子的阱區(qū)，所述第一摻雜區(qū)形成于所述阱區(qū)內(nèi)，所述第二摻雜離子的導(dǎo)電類型與第一摻雜離子相反。
[0035]所述第一摻雜區(qū)201的形成工藝為:采用離子注入工藝對所述半導(dǎo)體襯底200的表面進(jìn)行摻雜，在所述半導(dǎo)體襯底200內(nèi)形成第一摻雜區(qū)201，且所述第一摻雜區(qū)201位于半導(dǎo)體襯底200表面。所述第一摻雜區(qū)201內(nèi)的第一摻雜離子為P型離子或N型離子，本實(shí)施例的第一摻雜離子為N型離子。所述第一摻雜區(qū)201內(nèi)的第一摻雜離子具有第一濃度，所述第一濃度為1E16原子/立方厘米?1E18原子/立方厘米，因此所述第一摻雜區(qū)201為輕摻雜狀態(tài)，第一摻雜區(qū)201內(nèi)的第一摻雜離子濃度較低。所述第一摻雜區(qū)201能夠作為后續(xù)形成的無結(jié)晶體管的溝道區(qū)的一部分，所述第一摻雜區(qū)201內(nèi)的第一摻雜離子的濃度較低，當(dāng)所形成的無結(jié)晶體管工作時(shí)，所述第一摻雜區(qū)201能過抑制載流子的擴(kuò)散，從而減少漏電流和短溝道效應(yīng)。
[0036]請參考圖3,在半導(dǎo)體襯底200和第一摻雜區(qū)201表面形成第一介質(zhì)層202 ;在所述第一介質(zhì)層202表面形成第二介質(zhì)層203 ;刻蝕部分第二介質(zhì)層203和第一介質(zhì)層202直至暴露出第一摻雜區(qū)201表面為止,在第二介質(zhì)層203和第一介質(zhì)層202內(nèi)形成開口 204。
[0037]所述第一介質(zhì)層202的材料與第二介質(zhì)層203的材料不同，使得所述第一介質(zhì)層202與第二介質(zhì)層203之間具有刻蝕選擇性，在后續(xù)去除第二介質(zhì)層203之后能夠保留第一介質(zhì)層202，所述第一介質(zhì)層202在后續(xù)對半導(dǎo)體層進(jìn)行摻雜工藝時(shí)，能夠作為對第一摻雜區(qū)201和半導(dǎo)體襯底200保護(hù)層。
[0038]在本實(shí)施例中，所述第一介質(zhì)層202為氧化硅層，所述第二介質(zhì)層203包括氮化硅層，所述第一介質(zhì)層202和第二介質(zhì)層203的形成工藝為化學(xué)氣相沉積工藝。
[0039]所述第二介質(zhì)層203還包括位于所述氮化硅層表面的氧化硅層，所述氧化硅層作為形成所述開口 204時(shí)的掩膜層。所述開口 204的形成工藝為:在采用化學(xué)氣相沉積工藝形成氮化硅層之后，在所述氮化硅層表面形成氧化硅層，所述氧化硅層暴露出與開口 204位置對應(yīng)的氮化硅層表面；以所述氧化硅為掩膜，采用各向異性的干法刻蝕工藝刻蝕氮化娃層和第一介質(zhì)層202,直至暴露出第一摻雜區(qū)201表面為止。
[0040]由于所述開口 204平行于半導(dǎo)體襯底200表面方向的尺寸、以及相鄰開口 204之間的距離由光刻工藝的曝光精確度決定，在確保尺寸精確的情況下，所述開口 204平行于半導(dǎo)體襯底200表面方向的尺寸、以及相鄰開口 204之間的距離無法進(jìn)一步縮小，即后續(xù)形成于開口 204內(nèi)的半導(dǎo)體層平行于半導(dǎo)體襯底200表面方向的尺寸、以及相鄰半導(dǎo)體層之間的距離無法繼續(xù)縮小。因此，本實(shí)施例中，為了使所形成的晶體管的尺寸縮小、集成度提高，后續(xù)在所述開口 204內(nèi)形成半導(dǎo)體層，并在半導(dǎo)體層兩側(cè)的側(cè)壁表面分別形成柵極結(jié)構(gòu)，即所述半導(dǎo)體層兩側(cè)能夠分別形成一個(gè)晶體管，從而在僅能夠形成尺寸精確度單個(gè)半導(dǎo)體層的范圍內(nèi)，能夠形成雙倍數(shù)量且尺寸精確的無結(jié)晶體管，使所述無結(jié)晶體管的集成度提高，而尺寸縮小。
[0041]請參考圖4，在所述開口 204 (如圖3所示)內(nèi)形成填充滿所述開口 204的半導(dǎo)體層205，所述半導(dǎo)體層205內(nèi)具有第一摻雜離子，所述半導(dǎo)體層205內(nèi)的第一摻雜離子具有第一濃度。
[0042]后續(xù)形成的柵極結(jié)構(gòu)位于所述半導(dǎo)體層205的側(cè)壁表面，所述半導(dǎo)體層205與柵極結(jié)構(gòu)相接觸的部分能夠形成溝道區(qū)，因此所述半導(dǎo)體層205的材料為單晶硅，由于單晶硅晶格排列整齊，能夠使所形成的晶體管的溝道區(qū)具有固定晶向，且所述固定晶向能夠使溝道區(qū)有利于載流子的移動。
[0043]所述半導(dǎo)體層205的形成工藝包括:采用選擇性外延沉積工藝在開口 204內(nèi)形成填充滿所述開口 204的半導(dǎo)體薄膜，本實(shí)施例的半導(dǎo)體薄膜材料為單晶硅，由于所述開口204底部為第一摻雜區(qū)201，即所述半導(dǎo)體薄膜自所述開口 204底部向所述開口 204頂部生長，而所述第二介質(zhì)層203表面不會同時(shí)生長所述半導(dǎo)體薄膜；在所述選擇性外延沉積工藝之后，對所述半導(dǎo)體薄膜進(jìn)行化學(xué)機(jī)械拋光工藝，并形成半導(dǎo)體層205，使所述半導(dǎo)體層205的表面與第二介質(zhì)層203表面齊平。
[0044]本實(shí)施例中，在所述化學(xué)機(jī)械拋光工藝之后，采用離子注入工藝在所述半導(dǎo)體層205內(nèi)摻雜第一摻雜離子，并形成第三摻雜區(qū)(未示出)，所述第一摻雜離子為N型離子。由于第一摻雜區(qū)201和半導(dǎo)體襯底表面具有第一介質(zhì)層202和第二介質(zhì)層203覆蓋，因此所注入的第一摻雜離子僅進(jìn)入所述半導(dǎo)體層205內(nèi)。
[0045]本實(shí)施例中，所述第三摻雜區(qū)布于整個(gè)半導(dǎo)體層205內(nèi)，且所述第三摻雜區(qū)與第一摻雜區(qū)201相接觸，所述第三摻雜區(qū)作為后續(xù)形成的晶體管的溝道區(qū)的一部分。所述第三摻雜區(qū)內(nèi)的第一摻雜離子的第一濃度為1E16原子/立方厘米?1E18原子/立方厘米，所述第三摻雜區(qū)內(nèi)的摻雜濃度較低，為輕摻雜狀態(tài)；在后續(xù)在半導(dǎo)體層205內(nèi)的側(cè)壁和頂部表面形成高摻雜濃度的第二摻雜區(qū)之后，位于半導(dǎo)體層205側(cè)壁的第二摻雜區(qū)作為溝道區(qū)，而位于半導(dǎo)體層205頂部的第二摻雜區(qū)作為源區(qū)。當(dāng)所形成的無結(jié)晶體管工作時(shí)，所述第三摻雜區(qū)和第一摻雜區(qū)能夠抑制載流子的擴(kuò)散，從而減少漏電流和短溝道效應(yīng)。
[0046]在另一實(shí)施例中，在采用選擇性外延沉積工藝形成半導(dǎo)體薄膜的同時(shí)，采用原位摻雜工藝在所述半導(dǎo)體薄膜內(nèi)摻雜具有第一濃度的第一摻雜離子，則所形成的半導(dǎo)體層內(nèi)的第一摻雜離子分布更均勻。
[0047]請參考圖5，在所述半導(dǎo)體層205內(nèi)摻雜具有第一濃度的第一摻雜離子之后，去除第二介質(zhì)層203 (如圖4所示)；在去除第二介質(zhì)層203 (如圖4所示)之后，在所述第一介質(zhì)層202表面、半導(dǎo)體層205的側(cè)壁表面和頂部表面沉積犧牲層206,所述犧牲層206內(nèi)具有第一摻雜離子。
[0048]所述去除第二介質(zhì)層203的工藝為干法刻蝕工藝或濕法刻蝕工藝，較佳的是濕法刻蝕工藝，采用濕法刻蝕工藝去除第二介質(zhì)層203時(shí)，對第一介質(zhì)層202表面的損傷較??；由于第二介質(zhì)層203的材料與第一介質(zhì)層202不同,第二介質(zhì)層203與第一介質(zhì)層202之間具有刻蝕選擇性，因此在去除第二介質(zhì)層203之后，能夠保留所述第一介質(zhì)層202。所述第一介質(zhì)層202能夠在形成第二摻雜區(qū)的過程中，保護(hù)第一摻雜區(qū)201和半導(dǎo)體襯底200。
[0049]所述犧牲層206內(nèi)具有第一摻雜離子，本實(shí)施例中即N型離子，后續(xù)經(jīng)過熱退火工藝之后，所述犧牲層206內(nèi)的第一摻雜離子能夠向半導(dǎo)體層205內(nèi)擴(kuò)散，以此在半導(dǎo)體層205內(nèi)的側(cè)壁和頂部表面形成第二摻雜區(qū)。所述犧牲層206的材料為半導(dǎo)體材料，從而能夠在所述犧牲層206內(nèi)摻雜第一摻雜離子；而且，所述犧牲層206的材料需要與半導(dǎo)體層205不同，則在后續(xù)熱退火工藝之后，去除犧牲層206時(shí)減少對半導(dǎo)體層205的損傷。
[0050]本實(shí)施例中，所述犧牲層206的材料為碳化硅，所述犧牲層206的形成工藝為化學(xué)氣相沉積工藝，在沉積犧牲層206的過程中，采用原位摻雜工藝在所述犧牲層206內(nèi)摻雜第一摻雜離子。所述犧牲層206內(nèi)的第一摻雜離子的濃度大于半導(dǎo)體層205內(nèi)的第一摻雜離子濃度；本實(shí)施例中，所述犧牲層206內(nèi)的第一摻雜離子濃度大于1E18原子/立方厘米；由于犧牲層206內(nèi)的第一摻雜離子濃度較高，而半導(dǎo)體層205內(nèi)的第一摻雜離子濃度較低，因此能夠通過后續(xù)的熱退火工藝，使所述犧牲層206內(nèi)的第一摻雜離子向半導(dǎo)體層205內(nèi)擴(kuò)散，在半導(dǎo)體層205內(nèi)的側(cè)壁和頂部表面形成第二摻雜區(qū)。
[0051]請參考圖6，在形成犧牲層206 (如圖6所示)之后，采用熱退火工藝使?fàn)奚鼘?06內(nèi)的第一摻雜離子向半導(dǎo)體層205內(nèi)擴(kuò)散，在所述半導(dǎo)體層205的側(cè)壁表面和頂部表面形成第二摻雜區(qū)207，所述第二摻雜區(qū)207內(nèi)的第一摻雜離子具有第二濃度，所述第二濃度大于第一濃度；在熱退火工藝之后，去除所述犧牲層206。
[0052]所述熱退火工藝的時(shí)間為5秒至5小時(shí)，氣體為氮?dú)饣蚨栊詺怏w，溫度為400攝氏度至1200攝氏度。
[0053]由于犧牲層206內(nèi)的第一摻雜離子濃度大于半導(dǎo)體層205內(nèi)的第一摻雜離子濃度，在所述熱退火的過程中，犧牲層206內(nèi)的能夠向半導(dǎo)體層205內(nèi)擴(kuò)散，從而在半導(dǎo)體層205的側(cè)壁和頂部表面形成第二摻雜區(qū)207。所述第二摻雜區(qū)207內(nèi)的第一摻雜離子的第二濃度大于1E18原子/立方厘米，所述第二摻雜區(qū)207為重?fù)诫s區(qū)。
[0054]通過形成所述犧牲層206和熱退火工藝形成第二摻雜區(qū)207，能夠使所形成的第二摻雜區(qū)207內(nèi)第一摻雜離子的分布均勻，即位于半導(dǎo)體層205側(cè)壁的第二摻雜區(qū)207的厚度均勻，且位于半導(dǎo)體層205頂部的第二摻雜區(qū)207厚度均勻，能夠使后續(xù)所形成的晶體管性能穩(wěn)定易控制。而且，由于犧牲層和第一摻雜區(qū)201和半導(dǎo)體襯底200之間具有第一介質(zhì)層202進(jìn)行隔離，因此犧牲層206內(nèi)的第一摻雜離子不會進(jìn)入第一摻雜區(qū)201或半導(dǎo)體襯底20內(nèi)，進(jìn)一步提聞了所形成的晶體管的穩(wěn)定性。
[0055]后續(xù)所形成的柵極結(jié)構(gòu)位于半導(dǎo)體層205兩側(cè)側(cè)壁表面，且與所述第二摻雜區(qū)207相接觸，因此，形成于半導(dǎo)體層205側(cè)壁表面的第二摻雜區(qū)207作為所形成的無結(jié)晶體管的溝道區(qū)，而形成于半導(dǎo)體層205頂部表面的第二摻雜區(qū)207作為所形成的無結(jié)晶體管的源區(qū)。當(dāng)所形成的無結(jié)晶體管開啟時(shí)，源區(qū)、溝道區(qū)以及后續(xù)形成的漏區(qū)之間導(dǎo)通，而且溝道區(qū)內(nèi)的載流子以垂直于半導(dǎo)體襯底200表面的方向移動。
[0056]請參考圖7，在形成第二摻雜區(qū)207之后，在半導(dǎo)體層205側(cè)壁和頂部表面形成柵介質(zhì)薄膜208 ;在所述柵介質(zhì)薄膜208表面形成柵電極薄膜209。
[0057]所述柵介質(zhì)薄膜208用于形成柵介質(zhì)層，柵電極層表面209用于形成柵電極層。所述柵介質(zhì)薄208的材料為氧化硅，所述柵電極層209的材料為多晶硅。本實(shí)施例中，由于半導(dǎo)體層205的材料為單晶硅，所述柵介質(zhì)薄膜208能夠以熱氧化工藝形成與半導(dǎo)體層205的側(cè)壁和頂部表面，在形成柵介質(zhì)薄膜208之后，采用化學(xué)氣相沉積工藝在所述第一介質(zhì)層202和柵介質(zhì)薄膜208表面形成柵電極薄膜209。在另一實(shí)施例中，所述柵介質(zhì)薄膜208和柵電極薄膜209均采用化學(xué)氣相沉積工藝形成于第一介質(zhì)層202表面、以及半導(dǎo)體層205的側(cè)壁和頂部表面。
[0058]所述柵介質(zhì)薄膜208的厚度決定了后續(xù)形成的柵介質(zhì)層的厚度，所述柵電極薄膜209的厚度決定了后續(xù)形成的柵電極層的厚度，而所述柵介質(zhì)薄膜208和柵電極薄膜209的厚度能夠通過形成工藝進(jìn)行精確控制，因此后續(xù)形成的柵極結(jié)構(gòu)的尺寸精確。
[0059]所述柵介質(zhì)薄膜208和柵電極薄膜209形成于半導(dǎo)體層205的側(cè)壁和頂部表面，即所述柵介質(zhì)薄膜208與第二摻雜區(qū)207相接觸，后續(xù)形成的柵極結(jié)構(gòu)與位于半導(dǎo)體層205側(cè)壁的第二摻雜區(qū)207接觸，使所述第二摻雜區(qū)207能夠作為所形成的無結(jié)晶體管的溝道區(qū)。
[0060]需要說明的是，在采用化學(xué)氣相沉積工藝形成柵電極薄膜209之后，能夠采用離子注入工藝在所述柵電極薄膜209內(nèi)摻雜第二摻雜離子，所述第二的摻雜離子的導(dǎo)電類型與第一摻雜離子相反，本實(shí)施例中，所述第二摻雜離子為P型離子，使后續(xù)所形成的柵電極層內(nèi)具有第二摻雜離子。
[0061]請參考圖8，采用回刻蝕工藝刻蝕所述柵電極薄膜209 (如圖8所示)和柵介質(zhì)薄膜208 (如圖8所示)直至暴露出半導(dǎo)體層205頂部的第二摻雜區(qū)207表面為止，形成柵介質(zhì)層208a和柵電極層209a，所述柵介質(zhì)層208a和柵電極層209a構(gòu)成柵極結(jié)構(gòu)210。
[0062]所述回刻蝕工藝為各向異性的干法刻蝕工藝。在本實(shí)施例中，所述柵介質(zhì)薄膜208以熱氧化工藝形成于半導(dǎo)體層205的側(cè)壁和頂部表面，所述柵電極薄膜209以化學(xué)氣相沉積工藝形成于第一介質(zhì)層202和柵介質(zhì)薄膜208表面，因此所述各向異性的干法刻蝕工藝能夠去除第一介質(zhì)層202表面的柵電極薄膜209、以及半導(dǎo)體層205頂部表面的柵電極薄膜209和柵介質(zhì)薄膜208，同時(shí)，位于半導(dǎo)體層205側(cè)壁表面的柵介質(zhì)薄膜208和柵電極薄膜209被保留并形成柵介質(zhì)層208a和柵電極層209a。
[0063]在本實(shí)施例中，由于第一摻雜區(qū)201和半導(dǎo)體襯底200表面還具有第一及支持202，因此在回刻蝕形成柵介質(zhì)層208a和柵電極層209a之后，以所述半導(dǎo)體層205和柵電極層209a為掩膜，繼續(xù)采用各向異性的干法刻蝕工藝刻蝕所述第一介質(zhì)層202直至暴露出第一摻雜區(qū)201和半導(dǎo)體襯底200表面為止。
[0064]在所述回刻蝕工藝之后，所形成的柵極結(jié)構(gòu)210分別位于所述半導(dǎo)體層205兩側(cè)的側(cè)壁表面，即在僅能夠形成單個(gè)半導(dǎo)體層205的區(qū)域范圍內(nèi)形成兩個(gè)的柵極結(jié)構(gòu)210，且位于所述半導(dǎo)體層205兩側(cè)的柵極結(jié)構(gòu)能夠分別形成一個(gè)無結(jié)晶體管。此外，由于所述柵介質(zhì)層208a和柵電極層209a的尺寸能夠通過形成柵介質(zhì)薄膜208和柵電極薄膜209的工藝進(jìn)行精確控制，所形成的柵極結(jié)構(gòu)的尺寸精確。因此，所形成的無結(jié)晶體管在保證尺寸精確的情況下，能夠使所形成的無結(jié)晶體管的尺寸縮小，且集成度提高。
[0065]請參考圖9，在半導(dǎo)體層205和柵極結(jié)構(gòu)210兩側(cè)的部分第一摻雜區(qū)201和部分半導(dǎo)體襯底200內(nèi)形成漏區(qū)211，所述漏區(qū)211內(nèi)具有第一摻雜離子，所述漏區(qū)211內(nèi)的第一摻雜離子具有第二濃度。
[0066]本實(shí)施例中，所述漏區(qū)211內(nèi)的第一摻雜離子為N型離子。所述漏區(qū)211的形成工藝為:在半導(dǎo)體襯底200、第一摻雜區(qū)201、柵極結(jié)構(gòu)210和半導(dǎo)體層205表面形成圖形化的光刻膠層，所述光刻膠層暴露出需要形成漏區(qū)211的對應(yīng)位置；以所述光刻膠層為掩膜，采用離子注入工藝在第一摻雜區(qū)201內(nèi)形成漏區(qū)211，所述漏區(qū)211內(nèi)第一摻雜離子的第二濃度大于1E18原子/立方厘米，即所述漏區(qū)211為重?fù)诫s狀態(tài)。其中，由于本實(shí)施例中的柵電極層209a內(nèi)具有第二摻雜離子，所述光刻膠層能夠保護(hù)所述柵電極層209a免受污染。本實(shí)施例中，所述漏區(qū)211的底部能夠低于第一摻雜區(qū)201的底部。在其他實(shí)施例中，所述漏區(qū)211的底部還能夠高于第一摻雜區(qū)201的底部、或與第一摻雜區(qū)201的底部齊平。
[0067]由于所述漏區(qū)211、第一摻雜區(qū)201、第二摻雜區(qū)207和半導(dǎo)體層205內(nèi)所摻雜的離子均為第一摻雜離子，即N型離子，所形成的晶體管中無PN結(jié)，為無結(jié)晶體管。其中，位于半導(dǎo)體層205頂部表面的第二摻雜區(qū)207作為源區(qū)，位于半導(dǎo)體層205側(cè)壁表面的第二摻雜區(qū)207作為溝道區(qū)的一部分，則形成于同一半導(dǎo)體層205兩側(cè)的兩個(gè)無結(jié)晶體管共用同一源區(qū)。當(dāng)所形成的無結(jié)晶體管開啟時(shí)，由于漏區(qū)211、第一摻雜區(qū)201、第二摻雜區(qū)207和半導(dǎo)體層205內(nèi)的摻雜類型相同，因此源區(qū)和漏區(qū)211之間導(dǎo)通；其中，第二摻雜區(qū)207為重?fù)诫s狀態(tài)(N+),且位于半導(dǎo)體層205側(cè)壁表面的第二摻雜區(qū)207為溝道區(qū)的一部分，因此所述第二摻雜區(qū)207的摻雜濃度決定了源區(qū)和漏區(qū)之間導(dǎo)通電流的大?。欢?，由于第一摻雜區(qū)201和半導(dǎo)體層205為輕摻雜狀態(tài)(N_)，能夠抑制源區(qū)和漏區(qū)之間產(chǎn)生漏電流。
[0068]在另一實(shí)施例中，所述柵電極層209a的材料為本征的多晶硅，在回刻蝕工藝之后，采用離子注入工藝在柵極結(jié)構(gòu)210和半導(dǎo)體層205兩側(cè)的第一摻雜區(qū)201內(nèi)形成漏區(qū)211。則在形成漏區(qū)211的同時(shí)，能夠在柵電極層209a內(nèi)摻雜第一摻雜離子，以調(diào)控所形成的無結(jié)晶體管的閾值電壓。同時(shí)，位于半導(dǎo)體層205頂部表面的第二摻雜區(qū)207的深度加深，所述位于半導(dǎo)體層205頂部表面的第二摻雜區(qū)207用于作為無結(jié)晶體管的源區(qū)，則所述源區(qū)的性能更穩(wěn)定。
[0069]本實(shí)施例，在所述晶體管的形成方法中，形成于半導(dǎo)體層側(cè)壁表面的第二摻雜區(qū)能夠作為晶體管的溝道區(qū)，而形成于半導(dǎo)體層頂部表面的第二摻雜區(qū)作為晶體管的源極，而所述柵極結(jié)構(gòu)分別形成于半導(dǎo)體層兩側(cè)的側(cè)壁表面，因此，形成于所述半導(dǎo)體層同一側(cè)的柵極結(jié)構(gòu)、漏區(qū)以及第二摻雜區(qū)能夠形成一個(gè)晶體管結(jié)構(gòu)，即每一半導(dǎo)體層兩側(cè)能夠分別形成一個(gè)晶體管，且形成于同一所述半導(dǎo)體層兩側(cè)的晶體管共用所述半導(dǎo)體層頂部的第二摻雜區(qū)作為源區(qū)。由于在保證尺寸精確度的情況下，能夠在僅形成單個(gè)半導(dǎo)體層的區(qū)域內(nèi)形成雙倍數(shù)量的晶體管，因此所形成的晶體管器件密度提高、且尺寸縮小，有利于所形成的半導(dǎo)體器件或芯片的集成度提高。而且，由于所述第一摻雜區(qū)、第二摻雜區(qū)和漏區(qū)的導(dǎo)電類型相同，因此所形成的晶體管為無結(jié)晶體管，所述無結(jié)晶體管能夠使短溝道效應(yīng)得到抑制。
[0070]相應(yīng)的，本發(fā)明實(shí)施例還提供一種晶體管的結(jié)構(gòu)，請繼續(xù)參考圖9，包括:半導(dǎo)體襯底200，所述半導(dǎo)體襯底200的表面具有第一摻雜區(qū)201，所述第一摻雜區(qū)201內(nèi)具有第一摻雜離子，所述第一摻雜區(qū)201內(nèi)的第一摻雜離子具有第一濃度；位于所述第一摻雜區(qū)201部分表面且具有第一摻雜離子的半導(dǎo)體層205，所述半導(dǎo)體層205內(nèi)的第一摻雜離子具有第一濃度；位于所述半導(dǎo)體層205內(nèi)的第二摻雜區(qū)207，所述第二摻雜區(qū)207位于所述半導(dǎo)體層205側(cè)壁和頂部的表面，所述第二摻雜區(qū)207內(nèi)具有第一摻雜離子，所述第二摻雜區(qū)207內(nèi)的第一摻雜離子具有第二濃度，所述第二濃度大于第一濃度；位于半導(dǎo)體層205兩側(cè)側(cè)壁內(nèi)的第二摻雜區(qū)207表面的柵極結(jié)構(gòu)210 ;位于半導(dǎo)體層205和柵極結(jié)構(gòu)210兩側(cè)的部分第一摻雜區(qū)201和部分半導(dǎo)體襯底200內(nèi)的漏區(qū)211，所述漏區(qū)211內(nèi)具有第一摻雜離子，所述漏區(qū)211內(nèi)的第一摻雜離子具有第二濃度。
[0071]所述半導(dǎo)體襯底200為硅襯底、鍺襯底、硅鍺襯底、碳化硅襯底、絕緣體上硅(SOI)襯底、絕緣體上鍺(GOI)襯底、玻璃襯底或II1-V族化合物襯底，例如氮化鎵或砷化鎵等。在本實(shí)施例中，所述半導(dǎo)體襯底200為硅襯底，使用硅襯底能夠使工藝成本降低，且使所述晶體管易于與其他基于硅襯底的半導(dǎo)體器件集成。在一實(shí)施例中，所述半導(dǎo)體襯底200內(nèi)包括具有第二摻雜離子的阱區(qū)，所述第一摻雜區(qū)位于所述阱區(qū)內(nèi)，所述第二摻雜離子的導(dǎo)電類型與第一摻雜尚子相反。
[0072]所述第一摻雜區(qū)201內(nèi)的第一摻雜離子為P型離子或N型離子，本實(shí)施例的第一摻雜離子為N型離子。所述第一摻雜區(qū)201內(nèi)的第一摻雜離子具有第一濃度，所述第一濃度為1E16原子/立方厘米?1E18原子/立方厘米，所述第一摻雜區(qū)201為輕摻雜狀態(tài)(N_)。所述第一摻雜區(qū)201能夠作為所述無結(jié)晶體管的溝道區(qū)的一部分，所述第一摻雜區(qū)201內(nèi)的第一摻雜離子濃度較低，當(dāng)所述無結(jié)晶體管工作時(shí)，所述第一摻雜區(qū)201能過抑制載流子的擴(kuò)散，從而減少漏電流和短溝道效應(yīng)。
[0073]所述半導(dǎo)體層205的材料為單晶硅，由于所述半導(dǎo)體層205與柵極結(jié)構(gòu)210相接觸的部分為溝道區(qū)，而單晶硅晶格排列整齊，能夠使晶體管的溝道區(qū)具有固定晶向，且所述固定晶向能夠使溝道區(qū)有利于載流子的移動。所述半導(dǎo)體層205內(nèi)具有第一摻雜離子，所述第一摻雜離子為N型離子，且所述半導(dǎo)體層205內(nèi)的第一摻雜離子具有第一濃度，所述第一濃度為1E16原子/立方厘米?1E18原子/立方厘米，為輕摻雜狀態(tài)。當(dāng)所述無結(jié)晶體管工作時(shí)，所述半導(dǎo)體層205能夠抑制載流子的擴(kuò)散，從而減少漏電流和短溝道效應(yīng)。
[0074]所述第二摻雜區(qū)207內(nèi)的第一摻雜離子的第二濃度大于1E18原子/立方厘米，所述第二摻雜區(qū)207為重?fù)诫s區(qū)。所述第二摻雜區(qū)207內(nèi)第一摻雜離子的分布均勻，即位于半導(dǎo)體層205側(cè)壁的第二摻雜區(qū)207的厚度均勻，且位于半導(dǎo)體層205頂部的第二摻雜區(qū)207厚度均勻，能夠使晶體管性能穩(wěn)定易控制。
[0075]所述柵極結(jié)構(gòu)210包括:位于半導(dǎo)體層205側(cè)壁表面的柵介質(zhì)層208a，位于柵介質(zhì)層208a表面的柵電極層209a。所述柵介質(zhì)層208a的材料為氧化娃,所述柵電極層209a的材料為多晶娃。在本實(shí)施例中，所述柵電極層209a和第一摻雜區(qū)201之間還具有第一介質(zhì)層202，所述第一介質(zhì)層202的材料為氧化硅。此外，本實(shí)施例中，所述柵電極層209a內(nèi)具有第二摻雜離子，所述第二摻雜離子的導(dǎo)電類型與第一摻雜離子相反，本實(shí)施例中即P型尚子。
[0076]所述柵極結(jié)構(gòu)210分別位于所述半導(dǎo)體層205兩側(cè)的側(cè)壁表面，在具有單個(gè)半導(dǎo)體層205的區(qū)域范圍內(nèi)具有兩個(gè)的柵極結(jié)構(gòu)210，而位于所述半導(dǎo)體層205兩側(cè)的柵極結(jié)構(gòu)能夠分別構(gòu)成一個(gè)無結(jié)晶體管。因此，所述無結(jié)晶體管尺寸，且尺寸縮小，而集成度提高。
[0077]所述漏區(qū)211內(nèi)的第一摻雜離子為N型離子，所述漏區(qū)211內(nèi)第一摻雜離子的第二濃度大于1E18原子/立方厘米，即所述漏區(qū)211為重?fù)诫s狀態(tài)。本實(shí)施例中，所述漏區(qū)211的底部能夠低于第一摻雜區(qū)201的底部。在其他實(shí)施例中，所述漏區(qū)211的底部還能夠高于第一摻雜區(qū)201的底部、或與第一摻雜區(qū)201的底部齊平。
[0078]由于所述漏區(qū)211、第一摻雜區(qū)201、第二摻雜區(qū)207和半導(dǎo)體層205內(nèi)所摻雜的離子均為第一摻雜離子，即N型離子，所述晶體管中無PN結(jié)，為無結(jié)晶體管。其中，位于半導(dǎo)體層205頂部表面的第二摻雜區(qū)207作為源區(qū)，位于半導(dǎo)體層205側(cè)壁表面的第二摻雜區(qū)207作為溝道區(qū)的一部分，則位于同一半導(dǎo)體層205兩側(cè)的兩個(gè)無結(jié)晶體管共用同一源區(qū)。當(dāng)所述無結(jié)晶體管開啟時(shí)，由于漏區(qū)211、第一摻雜區(qū)201、第二摻雜區(qū)207和半導(dǎo)體層205內(nèi)的摻雜類型相同，因此源區(qū)和漏區(qū)211之間導(dǎo)通；其中，第二摻雜區(qū)207為重?fù)诫s狀態(tài)，且位于半導(dǎo)體層205側(cè)壁表面的第二摻雜區(qū)207為溝道區(qū)的一部分，因此所述第二摻雜區(qū)207的摻雜濃度決定了源區(qū)和漏區(qū)之間導(dǎo)通電流的大小；而且，由于第一摻雜區(qū)201和半導(dǎo)體層205為輕摻雜狀態(tài)，能夠抑制源區(qū)和漏區(qū)之間產(chǎn)生漏電流。
[0079]本實(shí)施例中，位于半導(dǎo)體層頂部表面的第二摻雜區(qū)作為源區(qū)，位于半導(dǎo)體層側(cè)壁表面的第二摻雜區(qū)作為溝道區(qū)，則位于所述半導(dǎo)體層一側(cè)的柵極結(jié)構(gòu)、第二摻雜區(qū)和漏區(qū)構(gòu)成一個(gè)晶體管結(jié)構(gòu)，即所述半導(dǎo)體層兩側(cè)分別具有一個(gè)晶體管，且位于所述半導(dǎo)體層兩側(cè)的晶體管共用所述半導(dǎo)體層頂部的第二摻雜區(qū)作為源區(qū)。由于所述第一摻雜區(qū)、第二摻雜區(qū)和漏區(qū)的導(dǎo)電類型相同，因此所述晶體管為無結(jié)晶體管，所述無結(jié)晶體管能夠抑制短溝道效應(yīng)。而且，所述半導(dǎo)體層兩側(cè)分別具有一個(gè)晶體管結(jié)構(gòu)，因此所述晶體管的尺寸縮小且器件密度提高，有利于使所述晶體管構(gòu)成的半導(dǎo)體器件或芯片的集成度進(jìn)一步提高。
[0080]雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動與修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。
【權(quán)利要求】
1.一種晶體管的形成方法，其特征在于，包括: 提供半導(dǎo)體襯底，所述半導(dǎo)體襯底的表面具有第一摻雜區(qū)，所述第一摻雜區(qū)內(nèi)具有第一摻雜離子，所述第一摻雜區(qū)內(nèi)的第一摻雜離子具有第一濃度； 在所述第一摻雜區(qū)的部分表面形成具有第一摻雜離子的半導(dǎo)體層，所述半導(dǎo)體層內(nèi)的第一摻雜離子具有第一濃度； 在形成具有第一摻雜離子的半導(dǎo)體層之后，在所述半導(dǎo)體層內(nèi)再次摻雜第一摻雜離子，在所述半導(dǎo)體層的側(cè)壁表面和頂部表面形成第二摻雜區(qū)，所述第二摻雜區(qū)內(nèi)的第一摻雜離子具有第二濃度，所述第二濃度大于第一濃度； 在形成第二摻雜區(qū)之后，在半導(dǎo)體層兩側(cè)的側(cè)壁表面形成柵極結(jié)構(gòu)； 在半導(dǎo)體層和柵極結(jié)構(gòu)兩側(cè)的部分第一摻雜區(qū)和部分半導(dǎo)體襯底內(nèi)形成漏區(qū)，所述漏區(qū)內(nèi)具有第一摻雜離子，所述漏區(qū)內(nèi)的第一摻雜離子具有第二濃度。
2.如權(quán)利要求1所述晶體管的形成方法，其特征在于，所述半導(dǎo)體層的形成工藝為:在半導(dǎo)體襯底和第一摻雜區(qū)表面形成第一介質(zhì)層；在所述第一介質(zhì)層表面形成第二介質(zhì)層；刻蝕部分第二介質(zhì)層和第一介質(zhì)層直至暴露出第一摻雜區(qū)表面為止，在第二介質(zhì)層和第一介質(zhì)層內(nèi)形成開口 ；在所述開口內(nèi)形成填充滿所述開口的半導(dǎo)體層；采用離子注入工藝在所述半導(dǎo)體層內(nèi)摻雜第一摻雜離子；在摻雜第一摻雜離子之后，去除第二介質(zhì)層。
3.如權(quán)利要求2所述晶體管的形成方法，其特征在于，所述第二摻雜區(qū)的形成工藝為:在所述第一介質(zhì)層表面、半導(dǎo)體層的側(cè)壁表面和頂部表面沉積犧牲層，并在沉積犧牲層的過程中，采用原位摻雜工藝在所述犧牲層內(nèi)摻雜第一摻雜離子；在形成犧牲層之后，采用熱退火工藝使?fàn)奚鼘觾?nèi)的第一摻雜離子向半導(dǎo)體層內(nèi)擴(kuò)散；在熱退火工藝之后，去除所述犧牲層。
4.如權(quán)利要求3所述晶體管的形成方法，其特征在于，所述犧牲層的材料為碳化硅，所述犧牲層的形成工藝為化學(xué)氣相沉積工藝，所述犧牲層內(nèi)的第一摻雜離子的濃度大于1E18原子/立方厘米。
5.如權(quán)利要求3所述晶體管的形成方法，其特征在于，所述熱退火工藝的時(shí)間為5秒至5小時(shí)，氣體為氮?dú)饣蚨栊詺怏w，溫度為400攝氏度至1200攝氏度。
6.如權(quán)利要求2所述晶體管的形成方法，其特征在于，所述第一介質(zhì)層為氧化硅層，所述第二介質(zhì)層包括氮化硅層。
7.如權(quán)利要求6所述晶體管的形成方法，其特征在于，所述第二介質(zhì)層還包括位于所述氮化硅層表面的氧化硅層，所述氧化硅層用于刻蝕形成所述開口時(shí)的掩膜層。
8.如權(quán)利要求2所述晶體管的形成方法，其特征在于，所述半導(dǎo)體層的材料為單晶硅；所述半導(dǎo)體層的形成工藝包括:在開口內(nèi)形成填充滿所述開口的半導(dǎo)體薄膜；對所述半導(dǎo)體薄膜進(jìn)行化學(xué)機(jī)械拋光工藝以形成半導(dǎo)體層，使所述半導(dǎo)體層的表面與第二介質(zhì)層表面齊平。
9.如權(quán)利要求1所述晶體管的形成方法，其特征在于，所述第一摻雜離子的第一濃度為1E16原子/立方厘米?1E18原子/立方厘米，所述第一摻雜離子的第二濃度大于1E18原子/立方厘米；所述第一摻雜離子為P型離子或N型離子。
10.如權(quán)利要求1所述晶體管的形成方法，其特征在于，所述柵極結(jié)構(gòu)包括:位于半導(dǎo)體層側(cè)壁表面的柵介質(zhì)層，位于柵介質(zhì)層表面的柵電極層。
11.如權(quán)利要求10所述晶體管的形成方法，其特征在于，所述柵極結(jié)構(gòu)的形成方法包括:在半導(dǎo)體層的側(cè)壁和頂部表面沉積柵介質(zhì)薄膜；在所述柵介質(zhì)薄膜表面沉積柵電極薄膜；采用回刻蝕工藝刻蝕所述柵電極薄膜和柵介質(zhì)薄膜直至暴露出半導(dǎo)體層頂部的第二摻雜區(qū)表面為止，形成柵介質(zhì)層和柵電極層。
12.如權(quán)利要求10所述晶體管的形成方法，其特征在于，所述柵介質(zhì)層的材料為氧化硅，所述柵電極層的材料為多晶硅，所述柵電極層內(nèi)具有第二摻雜離子，所述第二摻雜離子的導(dǎo)電類型與第一摻雜離子相反。
13.一種晶體管，其特征在于，包括: 半導(dǎo)體襯底，所述半導(dǎo)體襯底的表面具有第一摻雜區(qū)，所述第一摻雜區(qū)內(nèi)具有第一摻雜離子，所述第一摻雜區(qū)內(nèi)的第一摻雜離子具有第一濃度； 位于所述第一摻雜區(qū)部分表面且具有第一摻雜離子的半導(dǎo)體層，所述半導(dǎo)體層內(nèi)的第一摻雜離子具有第一濃度； 位于所述半導(dǎo)體層內(nèi)的第二摻雜區(qū)，所述第二摻雜區(qū)位于所述半導(dǎo)體層側(cè)壁和頂部的表面，所述第二摻雜區(qū)內(nèi)具有第一摻雜離子，所述第二摻雜區(qū)內(nèi)的第一摻雜離子具有第二濃度，所述第二濃度大于第一濃度； 位于半導(dǎo)體層兩側(cè)側(cè)壁內(nèi)的第二摻雜區(qū)表面的柵極結(jié)構(gòu)； 位于半導(dǎo)體層和柵極結(jié)構(gòu)兩側(cè)的部分第一摻雜區(qū)和部分半導(dǎo)體襯底內(nèi)的漏區(qū)，所述漏區(qū)內(nèi)具有第一摻雜離子，所述漏區(qū)內(nèi)的第一摻雜離子具有第二濃度。
14.如權(quán)利要求13所述晶體管，其特征在于，所述第一摻雜離子的第一濃度為1E16原子/立方厘米?1E18原子/立方厘米，所述第一摻雜離子的第二濃度大于1E18原子/立方厘米；所述第一摻雜離子為P型離子或N型離子。
15.如權(quán)利要求13所述晶體管，其特征在于，所述半導(dǎo)體層的材料為單晶硅。
16.如權(quán)利要求13所述晶體管，其特征在于，所述柵極結(jié)構(gòu)包括:位于半導(dǎo)體層側(cè)壁表面的柵介質(zhì)層，位于柵介質(zhì)層表面的柵電極層。
17.如權(quán)利要求16所述晶體管，其特征在于，所述柵介質(zhì)層的材料為氧化硅，所述柵電極層的材料為多晶硅，所述柵電極層內(nèi)具有第二摻雜離子，所述第二摻雜離子的導(dǎo)電類型與第一摻雜尚子相反。
【文檔編號】H01L29/78GK104425591SQ201310365802
【公開日】2015年3月18日 申請日期:2013年8月20日 優(yōu)先權(quán)日:2013年8月20日
【發(fā)明者】劉金華 申請人:中芯國際集成電路制造(上海)有限公司