一種半導(dǎo)體器件及其形成方法
【專利摘要】本發(fā)明公開了一種半導(dǎo)體器件，包括：半導(dǎo)體基底，并在其的一面形成第一電極；半導(dǎo)體漂移區(qū)，其由第一漂移區(qū)、第二漂移區(qū)、第三漂移區(qū)組成，且第一漂移區(qū)、第二漂移區(qū)、第三漂移區(qū)按順序依次向上堆積在半導(dǎo)體基底的另一面上；基極區(qū)，其形成于第三漂移區(qū)內(nèi)部；源極區(qū)，其形成于基極區(qū)內(nèi)部；柵極介質(zhì)層，其形成在第三漂移區(qū)上面，且位于兩個基極區(qū)之間；柵極，其形成于柵極介質(zhì)層之上；金屬前介質(zhì)層，其形成于柵極周圍和除兩個源極區(qū)之間的其余第三漂移區(qū)頂部；第二電極，其形成于柵極、金屬前介質(zhì)層和兩個源極區(qū)之間的第三漂移區(qū)上面。此外，本發(fā)明還公開了該半導(dǎo)體器件的形成方法。本發(fā)明能有效提高超級結(jié)漂移區(qū)的電荷平衡能力。
【專利說明】一種半導(dǎo)體器件及其形成方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于半導(dǎo)體集成電路制造工藝，涉及一種半導(dǎo)體器件及其制造工藝方法。

【背景技術(shù)】
[0002]VDMOSFET (Vertical Double-diffused M0SFET，垂直雙擴散 MOS 晶體管)可以采用減薄漏端漂移區(qū)的厚度來減小導(dǎo)通電阻，然而，減薄漏端漂移區(qū)的厚度就會降低器件的擊穿電壓，因此在VDMOS中，提高器件的擊穿電壓與減小器件的導(dǎo)通電阻是一對矛盾。超級結(jié)MOSFET采用新的耐壓層結(jié)構(gòu)-利用一系列的交替排列的P型和N型半導(dǎo)體薄層，在較低電壓下反向電壓下將P型N型區(qū)耗盡，實現(xiàn)電荷相互補償，從而使P型N型區(qū)在高摻雜濃度下能實現(xiàn)高的擊穿電壓，從而同時獲得低導(dǎo)通電阻和高擊穿電壓，打破傳統(tǒng)功率MOSFET理論極限。
[0003]超級結(jié)MOSFET的難點是器件結(jié)構(gòu)形成困難，主要是交替排列的P型和N型半導(dǎo)體薄層結(jié)構(gòu)的形成。一般的形成方法是:在N形硅外延層上形成深溝槽，再用P形硅外延層填充深溝槽。由于溝槽深度很深，填充困難，容易導(dǎo)致溝槽過早封口，在溝槽內(nèi)部產(chǎn)生空洞，這些空洞會影響器件的性能。
[0004]為了解決溝槽填充問題，很多半導(dǎo)體制造者把溝槽做成傾斜的，即溝槽頂部寬度寬，溝槽底部寬度窄，這樣就可以降低溝槽頂部在填充過程中被過早封口的危險。但此技術(shù)帶來一定的負面效應(yīng)，即溝槽填充完成后，P柱和N柱在縱向上的寬度分布趨勢相反，即P柱從上至下逐漸變窄，而N柱(與P柱對應(yīng)的部分)從上至下逐漸變寬，造成了電荷平衡的惡化(見圖4)。
[0005]有
【發(fā)明者】提出一種改進技術(shù)，即溝槽內(nèi)部填充一半P型材料(形成如圖5所示的P型半導(dǎo)體層31)，再用非摻雜或低摻雜的半導(dǎo)體材料填充剩余溝槽(形成如圖5所示的本征或P型半導(dǎo)體層41 )，這樣做的好處是可以做到P型柱的寬度近似均勻，但N型柱(與P柱對應(yīng)的部分)的寬度上下分布依然不均勻(見圖5)。


【發(fā)明內(nèi)容】

[0006]本發(fā)明要解決的技術(shù)問題是提供一種半導(dǎo)體器件結(jié)構(gòu)及其制造工藝，以提高器件的性能，特別是提高超級結(jié)漂移區(qū)的電荷平衡能力。
[0007]為解決上述技術(shù)問題，本發(fā)明提供一種半導(dǎo)體器件，包括:
[0008]半導(dǎo)體基底，并在其的一面形成第一電極；
[0009]半導(dǎo)體漂移區(qū)，其由第一漂移區(qū)、第二漂移區(qū)、第三漂移區(qū)組成，且第一漂移區(qū)、第二漂移區(qū)、第三漂移區(qū)按順序依次向上堆積在半導(dǎo)體基底的另一面上；
[0010]基極區(qū)，其形成于第三漂移區(qū)內(nèi)部；
[0011]源極區(qū)，其形成于基極區(qū)內(nèi)部；
[0012]柵極介質(zhì)層，其形成在第三漂移區(qū)上面，且位于兩個基極區(qū)之間；
[0013]柵極，其形成于柵極介質(zhì)層之上；
[0014]金屬前介質(zhì)層，其形成于柵極周圍和除兩個源極區(qū)之間的其余第三漂移區(qū)頂部；
[0015]第二電極，其形成于柵極、金屬前介質(zhì)層和兩個源極區(qū)之間的第三漂移區(qū)上面。
[0016]進一步地，第一漂移區(qū)和第三漂移區(qū)由第一半導(dǎo)體層組成，且具有第一導(dǎo)電類型。
[0017]進一步地，第二漂移區(qū)由交替排列的第一半導(dǎo)體層、第二半導(dǎo)體層、第三半導(dǎo)體層組成；第一半導(dǎo)體層具有第一導(dǎo)電類型，第二半導(dǎo)體層具有第二導(dǎo)電類型，第三半導(dǎo)體層具有第一導(dǎo)電類型。
[0018]其中，半導(dǎo)體基底、第一半導(dǎo)體層、第二半導(dǎo)體層均由S1、C、Ge、SiC、GaN或SiGe的單晶材料組成，第三半導(dǎo)體層由S1、C、Ge、SiC、GaN或SiGe的單晶或多晶材料組成，且半導(dǎo)體基底、第一半導(dǎo)體層和第三半導(dǎo)體層具有第一導(dǎo)電類型，第二半導(dǎo)體層具有第二導(dǎo)電類型；第一導(dǎo)電類型與第二導(dǎo)電類型的導(dǎo)電類型相反。
[0019]進一步地，基極區(qū)具有第二導(dǎo)電類型，源極區(qū)具有第一導(dǎo)電類型。
[0020]進一步地，柵極介質(zhì)層為氧化硅、氮化硅和氮氧化硅中的至少一種。
[0021]進一步地，柵極為多晶硅或非晶硅。
[0022]進一步地，金屬前介質(zhì)層為氧化硅、氮化硅和氮氧化硅中的至少一種。
[0023]進一步地，第一電極為T1、N1、Ag、Au、Al、Cu中的一種或幾種組合。
[0024]進一步地，第二電極為Al、Cu、Au、Ag、Ti中的至少一種。
[0025]進一步地，在所述的第二漂移區(qū)內(nèi)部，第一半導(dǎo)體層在平行于半導(dǎo)體基底方向上的寬度從上至下逐漸變大，接近于半導(dǎo)體基底的位置寬度最大；第二半導(dǎo)體層在平行于半導(dǎo)體基底方向上的寬度從上至下寬度不變；第三半導(dǎo)體層在平行于半導(dǎo)體基底方向上的寬度從上至下逐漸變小，接近于半導(dǎo)體基底的位置寬度最小；第一半導(dǎo)體層和第三半導(dǎo)體層的寬度之和在縱向上的分布保持不變。
[0026]其中第一導(dǎo)電類型和第二導(dǎo)電類型指N型或P型的一種，如果第一導(dǎo)電類型為N型，則第二導(dǎo)電類型為P型；如果第一導(dǎo)電類型為P型，則第二導(dǎo)電類型就為N型。
[0027]此外，本發(fā)明還提供一種半導(dǎo)體器件的形成方法，包括以下步驟:
[0028]I)在半導(dǎo)體基底上依次生長具有第一導(dǎo)電類型的第一半導(dǎo)體層和介質(zhì)層；
[0029]2)用光刻和干法刻蝕在第一半導(dǎo)體層內(nèi)部刻蝕出溝槽，溝槽在平行于半導(dǎo)體基底方向上的寬度從上至下逐漸變小，接近于溝槽底部位置的寬度最??；
[0030]3)在溝槽內(nèi)部的兩個側(cè)壁上形成具有第二導(dǎo)電類型的第二半導(dǎo)體層，第二半導(dǎo)體層在溝槽一個側(cè)壁上的厚度為溝槽底部寬度的一半；
[0031]4)在第二半導(dǎo)體層上形成具有第一導(dǎo)電類型的第三半導(dǎo)體層，第三半導(dǎo)體層形成后，溝槽被完全填充；
[0032]5)用化學(xué)機械研磨工藝對溝槽頂部進行平坦化；
[0033]6)用常規(guī)MOSFET工藝形成最終的MOSFET半導(dǎo)體器件，包括形成基極區(qū)，源極區(qū)、柵極介質(zhì)層、柵極、金屬前介質(zhì)層、第二電極、半導(dǎo)體基底減薄和背面第一電極形成工藝。
[0034]進一步地，所述步驟I)中，所述第一半導(dǎo)體層的厚度為10-100微米；所述半導(dǎo)體基底的載流子濃度大于第一半導(dǎo)體層；所述介質(zhì)層為氧化硅、氮化硅或氮氧化硅中的至少一種。
[0035]進一步地，所述步驟2)中，所述溝槽的深度為8-90微米，溝槽頂部寬度為1.0-10微米，溝槽底部寬度為0.5-8微米，且頂部寬度大于底部寬度。
[0036]進一步地，所述半導(dǎo)體基底、第一半導(dǎo)體層、第二半導(dǎo)體層均由S1、C、Ge、SiC、GaN或SiGe的單晶材料組成，第三半導(dǎo)體層由S1、C、Ge、SiC、GaN或SiGe的單晶或多晶材料組成，且半導(dǎo)體基底、第一半導(dǎo)體層、第三半導(dǎo)體層具有第一導(dǎo)電類型，第二半導(dǎo)體層具有第二導(dǎo)電類型；第一導(dǎo)電類型與第二導(dǎo)電類型的導(dǎo)電類型相反。
[0037]和現(xiàn)有方法相比，本發(fā)明的有益效果在于:由于本發(fā)明半導(dǎo)體器件的第二漂移區(qū)內(nèi)的第二半導(dǎo)體層在縱向上的寬度不變，且第三半導(dǎo)體層和第一半導(dǎo)體層在縱向上的寬度分布趨勢相反。如圖2所示，兩個第二半導(dǎo)體層3之間的寬度d在縱向上從上至下逐漸增大，兩個第二半導(dǎo)體層3之間的第三半導(dǎo)體層4的寬度t從上至下逐漸增大，但t+d在縱向上保持一致，即在第二漂移區(qū)頂部的兩個第二半導(dǎo)體層3之間的第一半導(dǎo)體層2的寬度dl、第二漂移區(qū)頂部的兩個第二半導(dǎo)體層3之間的第三半導(dǎo)體層4的寬度tl，和距離第二漂移區(qū)頂部X處的兩個第二半導(dǎo)體層3之間的第一半導(dǎo)體層2的寬度dx、兩個第二半導(dǎo)體層3之間的第三半導(dǎo)體層4的寬度tx滿足關(guān)系式:tl+dl=tx+dx，即第一半導(dǎo)體層2和第三半導(dǎo)體層4的寬度之和在縱向上的分布保持不變，所以可以提高第一導(dǎo)電類型和第二導(dǎo)電類型的載流子總量在縱向上分布的均勻性，從而提高電荷平衡能力。本發(fā)明可以降低超級結(jié)的形成難度，從而降低成本，以提高器件的性能，特別是提高超級結(jié)漂移區(qū)的電荷平衡能力。

【專利附圖】

【附圖說明】
[0038]圖1是本發(fā)明半導(dǎo)體器件的剖面示意圖；
[0039]圖2是本發(fā)明第二漂移區(qū)的剖面示意圖；
[0040]圖3a_圖3f是本發(fā)明實施例1的工藝流程首1J面不意圖；其中，圖3a是本發(fā)明實施例I的步驟I)完成后的剖面示意圖；圖3b是本發(fā)明實施例1的步驟2)完成后的剖面示意圖；圖3c是本發(fā)明實施例1的步驟3)完成后的剖面示意圖；圖3d是本發(fā)明實施例1的步驟4)完成后的剖面示意圖；圖3e是本發(fā)明實施例1的步驟5)完成后的剖面示意圖；圖3f是本發(fā)明實施例1的步驟6)完成后的剖面示意圖；
[0041]圖4是一種現(xiàn)有的MOSFET結(jié)構(gòu)的剖面示意圖；
[0042]圖5是另一種現(xiàn)有的MOSFET結(jié)構(gòu)的剖面示意圖。
[0043]圖中附圖標記說明如下:
[0044]在圖1-圖3中:
[0045]I是半導(dǎo)體基底，2是第一半導(dǎo)體層，3是第二半導(dǎo)體層，4是第三半導(dǎo)體層，5是基極區(qū)，6是源極區(qū)，7是柵極介質(zhì)層，8是柵極，9是金屬前介質(zhì)層，10是第二電極，11是第一漂移區(qū)，12是第二漂移區(qū)，13是第三漂移區(qū)，14是第一電極，15是介質(zhì)層，16是溝槽。
[0046]在圖4-圖5中:
[0047]I是半導(dǎo)體基底，21是N型半導(dǎo)體層，31是P型半導(dǎo)體層，41是本征或P型半導(dǎo)體層，5是基極區(qū)，6是源極區(qū)，7是柵極介質(zhì)層，8是柵極，9是金屬前介質(zhì)層，10是第二電極，14是第一電極。

【具體實施方式】
[0048]下面結(jié)合附圖和實施例對本發(fā)明作進一步詳細的說明。
[0049]實施例1:
[0050]如圖3a-圖3f所示，該實施例1的工藝流程具體如下:
[0051]I)在半導(dǎo)體基底I上依次生長第一半導(dǎo)體層2和介質(zhì)層15，第一半導(dǎo)體層2和半導(dǎo)體基底I具有第一導(dǎo)電類型，第一半導(dǎo)體層2和半導(dǎo)體基底I均由S1、C、Ge、SiC、GaN或SiGe的單晶材料組成，典型的第一半導(dǎo)體層2為N型硅外延層，典型的半導(dǎo)體基底I為N型硅基底，半導(dǎo)體基底I的載流子濃度大于第一半導(dǎo)體層2 ;第一半導(dǎo)體層2的厚度為10-100微米；介質(zhì)層15為氧化硅、氮化硅或氮氧化硅中的至少一種(見圖3a)；
[0052]2)溝槽刻蝕。用光刻和干法刻蝕在第一半導(dǎo)體層2內(nèi)部刻蝕出溝槽16，溝槽16在平行于半導(dǎo)體基底I方向上的寬度從上至下逐漸變小，接近于溝槽16底部位置的寬度最小；所述溝槽16的深度為8-90微米，溝槽頂部寬度為1.0-10微米，溝槽底部寬度為0.5-8微米，且頂部寬度大于底部寬度(見圖3b)；
[0053]3)在溝槽內(nèi)部的兩個側(cè)壁上形成具有第二導(dǎo)電類型的第二半導(dǎo)體層3，第二半導(dǎo)體層3在溝槽一個側(cè)壁上的厚度為溝槽底部寬度的一半；第二半導(dǎo)體層3由S1、C、Ge、SiC、GaN或SiGe的單晶材料組成，典型的第二半導(dǎo)體層3為P型硅外延層(見圖3c)；
[0054]4)在第二半導(dǎo)體層3上形成具有第一導(dǎo)電類型的第三半導(dǎo)體層4，第三半導(dǎo)體層4形成后，溝槽被完全填充；第三半導(dǎo)體層4由S1、C、Ge、SiC、GaN或SiGe的單晶或多晶材料組成，典型的第三半導(dǎo)體層4為N型硅外延層或N型多晶硅層(見圖3d)；
[0055]5)用化學(xué)機械研磨工藝對溝槽頂部進行平坦化，去除介質(zhì)層15 (見圖3e)；
[0056]6)接下來用常規(guī)MOSFET工藝形成基極區(qū)5,源極區(qū)6、柵極介質(zhì)層7、柵極8、金屬前介質(zhì)層9、第二電極10、半導(dǎo)體基底減薄和背面第一電極14形成等，形成MOSFET最終結(jié)構(gòu)(見圖3f)。半導(dǎo)體基底1、第一半導(dǎo)體層2、第二半導(dǎo)體層3均由S1、C、Ge、SiC、GaN或SiGe的單晶材料組成，第三半導(dǎo)體層4由S1、C、Ge、SiC、GaN或SiGe的單晶或多晶材料組成，但半導(dǎo)體基底1、第一半導(dǎo)體層2、第三半導(dǎo)體層4具有第一導(dǎo)電類型，第二半導(dǎo)體層3具有第二導(dǎo)電類型；所述的基極區(qū)5具有第二導(dǎo)電類型，源極區(qū)6具有第一導(dǎo)電類型；第一導(dǎo)電類型與第二導(dǎo)電類型的導(dǎo)電類型相反，在本實施例1中，第一導(dǎo)電類型為N型，第二導(dǎo)電類型為P型。
[0057]采用上述方法形成的本發(fā)明半導(dǎo)體器件的結(jié)構(gòu)如圖1和圖2所示，其包括:
[0058]半導(dǎo)體基底1，并在其的一面形成第一電極14 ;
[0059]半導(dǎo)體漂移區(qū)，其由第一漂移區(qū)11、第二漂移區(qū)12、第三漂移區(qū)13組成，且第一漂移區(qū)11、第二漂移區(qū)12、第三漂移區(qū)13按順序依次向上堆積在半導(dǎo)體基底I的另一面上；
[0060]基極區(qū)5，其形成于第三漂移區(qū)13內(nèi)部；
[0061]源極區(qū)6，其形成于基極區(qū)5內(nèi)部；
[0062]柵極介質(zhì)層7，其形成在第三漂移區(qū)13上面，且位于兩個基極區(qū)5之間；
[0063]柵極8，其形成于柵極介質(zhì)層7之上；
[0064]金屬前介質(zhì)層9，其形成于柵極8周圍和除兩個源極區(qū)6之間的其余第三漂移區(qū)13頂部；
[0065]第二電極10，其形成于柵極8、金屬前介質(zhì)層9和兩個源極區(qū)6之間的第三漂移區(qū)13上面。
[0066]所述的第一漂移區(qū)11和第三漂移區(qū)13由第一半導(dǎo)體層2組成。所述的第二漂移區(qū)12由交替排列的第一半導(dǎo)體層2、第二半導(dǎo)體層3、第三半導(dǎo)體層4組成。其中，半導(dǎo)體基底1、第一半導(dǎo)體層2、第二半導(dǎo)體層3均由S1、C、Ge、SiC、GaN或SiGe的單晶材料組成，第三半導(dǎo)體層4由S1、C、Ge、SiC、GaN或SiGe的單晶或多晶材料組成，且半導(dǎo)體基底1、第一半導(dǎo)體層2和第三半導(dǎo)體層4具有第一導(dǎo)電類型，第二半導(dǎo)體層3具有第二導(dǎo)電類型;第一導(dǎo)電類型與第二導(dǎo)電類型的導(dǎo)電類型相反。所述的基極區(qū)5具有第二導(dǎo)電類型，源極區(qū)6具有第一導(dǎo)電類型。所述的柵極介質(zhì)層7為氧化硅、氮化硅和氮氧化硅中的至少一種。所述的柵極8為多晶硅或非晶硅。所述的金屬前介質(zhì)層9為氧化硅、氮化硅和氮氧化硅中的至少一種。所述的第一電極14為T1、N1、Ag、Au、Al、Cu中的一種或幾種組合。所述的第二電極10為Al、Cu、Au、Ag、Ti中的至少一種。如圖2所示，在第二漂移區(qū)12內(nèi)部，第一半導(dǎo)體層2在平行于半導(dǎo)體基底I方向上的寬度d從上至下逐漸變大，接近于半導(dǎo)體基底I的位置寬度最大，接近于溝槽頂部位置的寬度dl最??；第二半導(dǎo)體層3在平行于半導(dǎo)體基底I方向上的寬度從上至下寬度不變；第三半導(dǎo)體層4在平行于半導(dǎo)體基底I方向上的寬度t從上至下逐漸變小，接近于溝槽頂部位置的寬度tl最大，接近于半導(dǎo)體基底I的位置寬度最小。由于第二漂移區(qū)12內(nèi)的第二半導(dǎo)體層3在縱向上的寬度不變，且第三半導(dǎo)體層4和第一半導(dǎo)體層2在縱向上的寬度分布趨勢相反。如圖2所示，兩個第二半導(dǎo)體層3之間的寬度d在縱向上從上至下逐漸增大，兩個第二半導(dǎo)體層3之間的第三半導(dǎo)體層4的寬度t從上至下逐漸增大，但t+d在縱向上保持一致，即在第二漂移區(qū)12頂部的兩個第二半導(dǎo)體層3之間的第一半導(dǎo)體層2的寬度dl、第二漂移區(qū)12頂部的兩個第二半導(dǎo)體層3之間的第三半導(dǎo)體層4的寬度tl，和距離第二漂移區(qū)12頂部X處的兩個第二半導(dǎo)體層3之間的第一半導(dǎo)體層2的寬度dx、兩個第二半導(dǎo)體層3之間的第三半導(dǎo)體層4的寬度tx滿足關(guān)系式:tl+dl=tx+dx,即第一半導(dǎo)體層2和第三半導(dǎo)體層4的寬度之和在縱向上的分布保持不變，所以可以提高第一導(dǎo)電類型和第二導(dǎo)電類型的載流子總量在縱向上分布的均勻性，從而提高電荷平衡能力。
[0067]實施例2:
[0068]實施例2與實施例1的區(qū)別在于，導(dǎo)電類型相反，在本實施例2中，第一導(dǎo)電類型為P型，第二導(dǎo)電類型為N型。即實施例2的半導(dǎo)體基底1、第一半導(dǎo)體層2、第三半導(dǎo)體層4為P型，第二半導(dǎo)體層3為N型，基極區(qū)5為N型，源極區(qū)6為P型。
【權(quán)利要求】
1.一種半導(dǎo)體器件，其特征在于:包括: 半導(dǎo)體基底，并在其的一面形成第一電極； 半導(dǎo)體漂移區(qū)，其由第一漂移區(qū)、第二漂移區(qū)、第三漂移區(qū)組成，且第一漂移區(qū)、第二漂移區(qū)、第三漂移區(qū)按順序依次向上堆積在半導(dǎo)體基底的另一面上； 基極區(qū)，其形成于第三漂移區(qū)內(nèi)部； 源極區(qū)，其形成于基極區(qū)內(nèi)部； 柵極介質(zhì)層，其形成在第三漂移區(qū)上面，且位于兩個基極區(qū)之間； 柵極，其形成于柵極介質(zhì)層之上； 金屬前介質(zhì)層，其形成于柵極周圍和除兩個源極區(qū)之間的其余第三漂移區(qū)頂部； 第二電極，其形成于柵極、金屬前介質(zhì)層和兩個源極區(qū)之間的第三漂移區(qū)上面。
2.如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于:所述半導(dǎo)體基底由S1、C、Ge、SiC,GaN或SiGe的單晶材料組成，且具有第一導(dǎo)電類型。
3.如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于:所述的第一漂移區(qū)和第三漂移區(qū)由第一半導(dǎo)體層組成，且具有第一導(dǎo)電類型。
4.如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于:所述的第二漂移區(qū)由交替排列的第一半導(dǎo)體層、第二半導(dǎo)體層、第三半導(dǎo)體層組成；第一半導(dǎo)體層具有第一導(dǎo)電類型，第二半導(dǎo)體層具有第二導(dǎo)電類型，第三半導(dǎo)體層具有第一導(dǎo)電類型。
5.如權(quán)利要求3或4所述的半導(dǎo)體器件，其特征在于:所述的第一半導(dǎo)體層、第二半導(dǎo)體層均由S1、C、Ge、SiC、GaN或SiGe的單晶材料組成，第三半導(dǎo)體層由S1、C、Ge、SiC、GaN或SiGe的單晶或多晶材料組成，且第一半導(dǎo)體層、第三半導(dǎo)體層具有第一導(dǎo)電類型，第二半導(dǎo)體層具有第二導(dǎo)電類型；第一導(dǎo)電類型與第二導(dǎo)電類型的導(dǎo)電類型相反。
6.如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于:所述的基極區(qū)具有第二導(dǎo)電類型，源極區(qū)具有第一導(dǎo)電類型。
7.如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于:所述的柵極介質(zhì)層為氧化硅、氮化硅和氮氧化硅中的至少一種。
8.如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于:所述的柵極為多晶硅或非晶硅。
9.如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于:所述的金屬前介質(zhì)層為氧化硅、氮化硅和氮氧化硅中的至少一種。
10.如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于:所述的第一電極為T1、N1、Ag、Au、Al、Cu中的一種或幾種組合。
11.如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于:所述的第二電極為Al、Cu、Au、Ag、Ti中的至少一種。
12.如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于:在所述的第二漂移區(qū)內(nèi)部，第一半導(dǎo)體層在平行于半導(dǎo)體基底方向上的寬度從上至下逐漸變大，接近于半導(dǎo)體基底的位置寬度最大；第二半導(dǎo)體層在平行于半導(dǎo)體基底方向上的寬度從上至下寬度不變；第三半導(dǎo)體層在平行于半導(dǎo)體基底方向上的寬度從上至下逐漸變小，接近于半導(dǎo)體基底的位置寬度最小；第一半導(dǎo)體層和第三半導(dǎo)體層的寬度之和在縱向上的分布保持不變。
13.—種如權(quán)利要求1所述半導(dǎo)體器件的形成方法，其特征在于:包括以下步驟: I)在半導(dǎo)體基底上依次生長具有第一導(dǎo)電類型的第一半導(dǎo)體層和介質(zhì)層； 2)用光刻和干法刻蝕在第一半導(dǎo)體層內(nèi)部刻蝕出溝槽，溝槽在平行于半導(dǎo)體基底方向上的寬度從上至下逐漸變小，接近于溝槽底部位置的寬度最小； 3)在溝槽內(nèi)部的兩個側(cè)壁上形成具有第二導(dǎo)電類型的第二半導(dǎo)體層，第二半導(dǎo)體層在溝槽一個側(cè)壁上的厚度為溝槽底部寬度的一半； 4)在第二半導(dǎo)體層上形成具有第一導(dǎo)電類型的第三半導(dǎo)體層，第三半導(dǎo)體層形成后，溝槽被完全填充； 5)用化學(xué)機械研磨工藝對溝槽頂部進行平坦化； 6)用常規(guī)MOSFET工藝形成最終的MOSFET半導(dǎo)體器件，包括形成基極區(qū)，源極區(qū)、柵極介質(zhì)層、柵極、金屬前介質(zhì)層、第二電極、半導(dǎo)體基底減薄和背面第一電極形成工藝。
14.如權(quán)利要求13所述的一種半導(dǎo)體器件的形成方法，其特征在于:所述步驟I)中，所述第一半導(dǎo)體層的厚度為10-100微米；所述半導(dǎo)體基底的載流子濃度大于第一半導(dǎo)體層；所述介質(zhì)層為氧化硅、氮化硅或氮氧化硅中的至少一種。
15.如權(quán)利要求13所述的一種半導(dǎo)體器件的形成方法，其特征在于:所述步驟2)中，所述溝槽的深度為8-90微米，溝槽頂部寬度為1.0-10微米，溝槽底部寬度為0.5-8微米，且頂部寬度大于底部寬度。
16.如權(quán)利要求13所述的一種半導(dǎo)體器件的形成方法，其特征在于:所述半導(dǎo)體基底、第一半導(dǎo)體層、第二半導(dǎo)體層均由S1、C、Ge、SiC、GaN或SiGe的單晶材料組成，第三半導(dǎo)體層由S1、C、Ge、SiC、GaN或SiGe的單晶或多晶材料組成，且半導(dǎo)體基底、第一半導(dǎo)體層、第三半導(dǎo)體層具有第一導(dǎo)電類型，第二半導(dǎo)體層具有第二導(dǎo)電類型；第一導(dǎo)電類型與第二導(dǎo)電類型的導(dǎo)電類型相反。
【文檔編號】H01L29/78GK104183641SQ201310199877
【公開日】2014年12月3日 申請日期:2013年5月24日 優(yōu)先權(quán)日:2013年5月24日
【發(fā)明者】劉繼全 申請人:上海華虹宏力半導(dǎo)體制造有限公司