專利名稱：具有散熱結(jié)構(gòu)及電磁干擾屏蔽的半導(dǎo)體封裝件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種半導(dǎo)體封裝件及其制造方法，且特別是有關(guān)于一種改善散熱及屏蔽效率的半導(dǎo)體封裝件及其制造方法。
背景技術(shù)：
因?yàn)椴僮魉俣仍黾忧已b置尺寸減少，半導(dǎo)體封裝件面臨電磁干擾及散熱問題。特別地，高時(shí)脈導(dǎo)致信號電平(signal level)之間較多的頻率轉(zhuǎn)態(tài)(frequent transition),因而造成在高頻下或短波下較高強(qiáng)度的電磁放射(electromagnetic emission)。電磁放射可以從半導(dǎo)體元件輻射至鄰近的半導(dǎo)體元件。假如鄰近的半導(dǎo)體元件的電磁放射強(qiáng)度較高，此電磁放射負(fù)面地影響半導(dǎo)體元件的運(yùn)作。若整個(gè)電子系統(tǒng)內(nèi)具有高密度分布的半導(dǎo)體元件，則半導(dǎo)體元件之間的電磁干擾更顯嚴(yán)重。一電子系統(tǒng)變得密集地集中，適當(dāng)散熱變得困難。熱會降低效率，甚至損壞半導(dǎo)體封裝件及此電子系統(tǒng)的其它電子元件。為了因應(yīng)半導(dǎo)體封裝件提升散熱及屏蔽效果，且避免不利地沖擊裝置可靠度、安全、周期時(shí)間(cycle time)及/或成本，一需求對應(yīng)地存在。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的一實(shí)施例，提出一種半導(dǎo)體封裝件。半導(dǎo)體封裝件包括一基板、一半導(dǎo)體芯片、一封裝體、一凹部、一電性連接件及一導(dǎo)電層。基板具有一接地元件。半導(dǎo)體芯片設(shè)于基板上，且具有數(shù)個(gè)焊墊(bond pad)。封裝體包覆半導(dǎo)體芯片。凹部位于封裝體且露出半導(dǎo)體芯片的一上表面的至少一部分。電性連接件設(shè)于至少二焊墊之間的凹部內(nèi)，其中電性連接件超過半導(dǎo)體芯片的一側(cè)邊。導(dǎo)電層設(shè)于封裝體的一外表面的上方，其中導(dǎo)電層直接地接觸電性連接件與 接地元件。其中，電性連接件與導(dǎo)電層的一組合提供半導(dǎo)體封裝件散熱及屏蔽電磁干擾。根據(jù)本發(fā)明的另一實(shí)施例，提出一種半導(dǎo)體封裝件。半導(dǎo)體封裝件包括一基板、一半導(dǎo)體芯片、一封裝體、一凹部及一元件?；寰哂薪拥卦０雽?dǎo)體芯片設(shè)于基板上，且具有數(shù)個(gè)焊墊。封裝體包覆半導(dǎo)體芯片。凹部位于封裝體且露出半導(dǎo)體芯片的一上表面的至少一部分。元件耦接至半導(dǎo)體芯片該上表面與該封裝體以提供該半導(dǎo)體封裝件散熱及電磁干擾屏蔽的功能。根據(jù)本發(fā)明的另一實(shí)施例，提出一種半導(dǎo)體封裝的制造方法。制造方法包括以下步驟。設(shè)置一半導(dǎo)體芯片于一基板，其中半導(dǎo)體芯片具有一側(cè)面及一上表面，且基板包括一接地元件；形成一封裝件包覆半導(dǎo)體芯片的側(cè)面，其中封裝體定義一凹部露出半導(dǎo)體芯片的上表面；切割封裝體、基板及接地元件，以露出接地元件的一側(cè)壁；以及，形成一導(dǎo)電層覆蓋封裝體的一外表面及從凹部露出的半導(dǎo)體芯片的上表面，且接觸露出的接地元件。為了對本發(fā)明的上述及其他方面有更佳的了解，下文特舉實(shí)施例，并配合附圖，作詳細(xì)說明如下:


圖1A繪示數(shù)個(gè)實(shí)施例的一者的半導(dǎo)體封裝件的剖視圖。圖1B繪示圖1A的俯視圖。圖2所示繪示依照本發(fā)明另一實(shí)施例的半導(dǎo)體封裝件的俯視圖。圖3繪示圖1A的導(dǎo)電層130的屏蔽效果圖。圖4所示繪示依照本發(fā)明另一實(shí)施例的半導(dǎo)體封裝件的剖視圖。圖5繪示依照本發(fā)明另一實(shí)施例的半導(dǎo)體封裝件的剖視圖。圖6繪示依照本發(fā)明另一實(shí)施例的半導(dǎo)體封裝件的剖視圖。圖7繪示依照本發(fā)明另一實(shí)施例的半導(dǎo)體封裝件的剖視圖。圖8繪示依照本發(fā)明另一實(shí)施例的半導(dǎo)體封裝件的剖視圖。圖9A繪示依照本發(fā)明另一實(shí)施例的半導(dǎo)體封裝件的剖視圖。圖9B繪示圖9A的半導(dǎo)體封裝件700的俯視圖。圖9C繪示圖9A的半導(dǎo)體封裝件700的俯視圖。圖10繪示依照本發(fā)明另一實(shí)施例的半導(dǎo)體封裝件的剖視圖。圖11繪示依照本發(fā) 明另一實(shí)施例的半導(dǎo)體封裝件的剖視圖。圖12A繪示圖1的半導(dǎo)體封裝件100的熱阻(TR)的模擬數(shù)據(jù)圖。圖12B繪示圖5的半導(dǎo)體封裝件300的TR的模擬數(shù)據(jù)圖。圖13A至13F繪示圖1A的半導(dǎo)體封裝件100的制造步驟圖。圖14繪示圖4的半導(dǎo)體封裝件200的制造步驟圖。圖15A至15C繪示圖5的半導(dǎo)體封裝件300的制造步驟圖。圖16A至16B繪示圖6的半導(dǎo)體封裝件400的制造步驟圖。圖17A至17B繪示圖8的半導(dǎo)體封裝件600的制造步驟圖。圖18A至18C繪示圖10的半導(dǎo)體封裝件的制造步驟圖。主要元件符號說明:100、200、300、400、500、600、700、800、900:半導(dǎo)體封裝件110:基板111:接地元件112:貫孔113:接墊110u、131u、120u、140u、231u、331u、3311u:上表面110b:下表面110s、Ills、140s、430s、440s:外側(cè)面IlOsl:第一外側(cè)面110s2:第二外側(cè)面120:半導(dǎo)體芯片125、725:凹部120s:側(cè)面113、121:接墊
130、230、330、430:導(dǎo)電層131、331:電性連接件132,232:全覆蓋屏蔽件140、440:封裝體140sl:第一外側(cè)面140s2:第二外側(cè)面I5O:焊線160:載板231:填充物331:導(dǎo)電材料3311:第一電性連接件3312:第二電性連接件660:圍墻726:子凹部Η1、Η2、Η3、Η4:厚度Ρ、Ρ1、Ρ2:路徑TR:熱阻
具體實(shí)施例方式請參照圖1Α，其繪示數(shù)個(gè)實(shí)施例的一者的半導(dǎo)體封裝件的剖視圖。半導(dǎo)體封裝件100包括一基板110、一芯片120、位于封裝體140中的一凹部125、一導(dǎo)電層130及數(shù)個(gè)焊線 150。基板110包括至少一接地元件111、至少一貫孔112及至少一接墊113，且具有相對的上表面IlOu與下表面110b。接地元件111位于基板110的上表面IlOu與下表面IlOb之間，但與上表面IIOu及下表面IlOb隔離。S卩，接地兀件111設(shè)于基板110內(nèi)。然而,另一實(shí)施例的接地元件111可延伸至基板Iio的上表面IlOu及下表面IlOb的至少一者。接地元件111的一外表面Ills從基板110的一外側(cè)面IlOs露出。一些實(shí)施例中，接地元件111可包括一環(huán)，其實(shí)質(zhì)上一沿基板110的邊界延伸的連續(xù)圖案，且從基板110的外側(cè)面IlOs露出。一些實(shí)施例中，接地元件111可包括一部分貫孔。如圖1A所示，基板110的外側(cè)面110s、封裝體140的外側(cè)面140s、接地元件111的外側(cè)面Ills實(shí)質(zhì)上共面。然而，其它實(shí)施例中此些表面并非全部需要共面。貫孔112延伸于基板110的上表面IlOu與下表面IlOb之間。接墊113形成于基板Iio的上表面110u。接地元件111、貫孔112與接墊113中至少二者可通過形成于基板110的上表面IlOu的一走線層(未繪示)彼此電性連接，或通過一焊線層(未繪示)與形成于基板110中的走線層彼此電性連接。此外，此些貫孔112的一者可電性連接于一外部接地電壓，使接地元件111可電性連接于該外部接地電壓。半導(dǎo)體芯片120以朝上方位(face-up)設(shè)于基板110上，且具有側(cè)面120s及上表面120u并包括至少一接墊121。本例中，上表面120u芯片120的主動面，接墊121形成于上表面120u上。焊線150連接半導(dǎo)體芯片120的接墊121與基 板110的接墊113。另一實(shí)施例中，半導(dǎo)體芯片120可以是以朝下方位(face-down)設(shè)于基板110上并以焊球(boneball)電性連接于基板110，此種半導(dǎo)體芯片120稱為”覆晶(flip chip)”導(dǎo)電層130包括位于凹部125內(nèi)的電性連接件131，及全覆蓋屏蔽件(conformalshielding) 132，其中凹部125位于芯片120上方。凹部125露出芯片120的上表面120u，且電性連接件131覆蓋芯片120的上表面120u。電性連接件131可包括鋁、銅、鉻、錫、金、銀、鎳、不銹鋼及/或其合金，或任何其它材料。此外，電性連接件131可包括相似或相同于全覆蓋屏蔽件132的材料。較佳地，導(dǎo)電層130包括具有高熱傳導(dǎo)系數(shù)及高導(dǎo)電性的材料。如圖1A所示，導(dǎo)電層130覆蓋封裝體140的外表面、接地元件111的外表面Ills及從凹部125露出的芯片120的上表面120u。經(jīng)由芯片120與導(dǎo)電層130直接接觸，從芯片120產(chǎn)生的熱便可以通過導(dǎo)電層130有效率地傳送至外部。此外，導(dǎo)電層130可同時(shí)用作一散熱元件及一電磁干擾屏蔽元件。電性連接件131可如圖所示完全地填滿凹部125。例如，電性連接件131的上表面131u與封裝體140的上表面140u實(shí)質(zhì)上共面。填入凹部125的電性連接件131可作為一緩沖層(buffer layer)，以緩和封裝體140變形所導(dǎo)致的應(yīng)力。另一例中，電性連接件131可突出于封裝體140的上表面140u上方。另一例中，電性連接件131可只填入凹部125的一部分。全覆蓋屏蔽件132覆蓋封裝體140的外表面(上表面140u及外側(cè)面140s)、電性連接件131的上表面131u及接地元件111。全覆蓋屏蔽件132可包括上述關(guān)于電性連接件131的任一材料或任何其它材料。全覆蓋屏蔽件132可以是單層或多層結(jié)構(gòu)。當(dāng)全覆蓋屏蔽件132多層結(jié)構(gòu)，例如是三層結(jié)構(gòu)，其內(nèi)層、中間層及外層分別是不銹鋼層、銅層及不銹鋼層。一實(shí)施例中，全覆蓋屏蔽件132雙層結(jié)構(gòu)，其內(nèi)層銅層，而其外層不銹鋼層。此外，全覆蓋屏蔽件132的厚度較佳但非限定地大于50微米，以同時(shí)提高全覆蓋屏蔽件132的散熱效果及屏蔽效果。封裝體140包覆芯片120的側(cè)面120s。封裝體140可包括酚醛基樹脂(Novolac-based resin)、環(huán)氧基樹月旨(epoxy-based resin)、娃基樹月旨(silicone-basedresin)或其他適當(dāng)?shù)陌矂?。封裝體140亦可包括適當(dāng)?shù)奶畛鋭?例如是粉狀的二氧化娃。一實(shí)施例中，封裝體140封膠(molding compound)或預(yù)浸材迭層(prepreg lamination)。請參照圖1B，其繪示圖1A的俯視圖。數(shù)個(gè)接地元件111環(huán)繞半導(dǎo)體芯片120。本例中，凹部125及電性連接件131完全地延伸穿越封裝體140。此外，電性連接件131未接觸接墊113或焊線150，以避免電性短路。然而，另一例的凹部125及電性連接件131可部分地延伸穿越封裝體140。例如，如圖2所示，其繪示依照本發(fā)明另一實(shí)施例的半導(dǎo)體封裝件的俯視圖。此例中，凹部125及電性連接件131延伸于封裝體140的相對的數(shù)個(gè)外側(cè)面140s之間，但此非用以限制本發(fā)明實(shí)施例。請參照圖3，其繪示圖1A的導(dǎo)電層130在不同操作頻率下的屏蔽效果圖。曲線SI顯示當(dāng)凹部125未形成于封裝體140時(shí)，導(dǎo)電層130在第一共振頻率f I產(chǎn)生最差的屏蔽效果。曲線S2顯示當(dāng)凹部125形成于半導(dǎo)體封裝件時(shí)，導(dǎo)電層130產(chǎn)生最差屏蔽效果的頻率轉(zhuǎn)移至一共振頻率f2。因此，經(jīng)由凹部125的設(shè)計(jì)，可以增加對應(yīng)最差屏蔽效果的共振頻率，使其超過芯片120的操作頻率，因此提升導(dǎo)電層130的屏蔽效果。 如圖4所示，其繪示依照本發(fā)明另一實(shí)施例的半導(dǎo)體封裝件的剖視圖。半導(dǎo)體封裝件200包括基板110、半導(dǎo)體芯片120、凹部125、封裝體140、導(dǎo)電層230及多條焊線150。導(dǎo)電層230包括填充物231及全覆蓋屏蔽件232。填充物231覆蓋位于凹部125內(nèi)的全覆蓋屏蔽件232。全覆蓋屏蔽件232均勻地覆蓋封裝體140的外表面、接地元件111的外側(cè)面Ills、從凹部125露出的芯片120的上表面120u。更特別地，全覆蓋屏蔽件232直接接觸芯片120從凹部125露出的上表面120u。填充物231可以是導(dǎo)電性或絕緣性，且可包括例如是一金屬，如銅或一高聚物(high polymer)。此外，凹部125內(nèi)的填充物231可作為一緩沖層，以減緩任何封裝體140變形所導(dǎo)致的應(yīng)力集中。填充物231完全地填入凹部125，使填充物231的上表面231u與全覆蓋屏蔽件232的上表面132u實(shí)質(zhì)上共面。另一例中，填充物231的上表面231u可突出于全覆蓋屏蔽件232的上表面132u。另一例中，填充物231可填入凹部125的一部分，使填充物231的上表面231u陷入至全覆蓋屏蔽件232的上表面132u以下。如圖4所示，經(jīng)由通過凹部125而直接設(shè)置全覆蓋屏蔽件232于芯片120的上表面120u，可提升散熱性。凹部125的設(shè)計(jì)可增加對應(yīng)于最差屏蔽效果的頻率，從而提升屏蔽效果。請參照圖5，其繪示依照本發(fā)明另一實(shí)施例的半導(dǎo)體封裝件的剖視圖。半導(dǎo)體封裝件300包括基板110、半導(dǎo)體芯片120、凹部125、封裝體140、導(dǎo)電層330及多條焊線150。封裝體140的一外表面包括一上表面140u及一外側(cè)面140s。導(dǎo)電層330包括一導(dǎo)電材料331及一全覆蓋屏蔽件132。導(dǎo)電材料331覆蓋芯片120的上表面120u、封裝體140的上表面140u及凹部125。全覆蓋屏蔽件132覆蓋導(dǎo)電材料331的上表面331u、封裝體140的外側(cè)面140s及接地元件111。如圖5所示，導(dǎo)電材料331包括一第一電性連接件3311及一第二電性連接件3312。第一電性連接件3311填入凹部125，且第二電性連接件3312覆蓋第一電性連接件3311的上表面331 Iu及封裝體140的上表面140u。第一電性連接件3311及第二電性連接件3312可相似于如上所述的電性連接件131。請參照圖6，其繪示依照本發(fā)明另一實(shí)施例的半導(dǎo)體封裝件的剖視圖。半導(dǎo)體封裝件400包括基板110、半導(dǎo)體芯片120、凹部125、封裝體440、導(dǎo)電層430及焊線150。導(dǎo)電層430覆蓋芯片120的上表面120u、封裝體440的外側(cè)面440s及基板110的上表面IlOu的一部分。導(dǎo)電層430具有一外側(cè)面430s，其與基板110的外側(cè)面IlOs實(shí)值上共面。導(dǎo)電層430覆蓋接地元件111從基板110的上表面IlOu露出的上表面，且導(dǎo)電層430因此電連接于一接地電壓。此外，導(dǎo)電層430可覆蓋一貫孔接墊，其通過貫孔112電連接于一接地電壓，且未被封裝體440覆蓋。封裝體440形成于半導(dǎo)體芯片120的邊緣，且包覆焊線150、芯片120的接墊121、基板Iio的上表面IlOu未被導(dǎo)電層430覆蓋的部分及基板110的接墊113。封裝體440因此防止導(dǎo)電層430電性連接于焊線150或接墊113、121。如此一來，封裝體440可包括數(shù)個(gè)分離設(shè)置的子封裝體，其中，各子封裝體包覆對應(yīng)的焊線150及接墊113、121。本例的封裝體440的外側(cè)面440s —曲面。例如，封裝體440的剖面可以是一橢圓形或一圓形，或任何其它包括非曲面的外形。請參照圖7，其繪示依照本發(fā)明另一實(shí)施例的半導(dǎo)體封裝件的剖視圖。半導(dǎo)體封裝件500包括基板110、半導(dǎo)體 芯片120、凹部125、封裝體440、導(dǎo)電層430及多條焊線150。除了封裝體440的外側(cè)面440s平面外，圖7的實(shí)施例相似于圖6。例如，封裝體440的剖面輪廓可以是矩形或多邊形。封裝體440的結(jié)構(gòu)視共振頻率而定，且較佳地避免導(dǎo)電層與半導(dǎo)體芯片之間的短路。請參照圖8，其繪示依照本發(fā)明另一實(shí)施例的半導(dǎo)體封裝件的剖視圖。半導(dǎo)體封裝件600包括基板110、半導(dǎo)體芯片120、凹部125、封裝體440、導(dǎo)電層430、多條焊線150及圍墻(dam) 660。圍墻660環(huán)繞焊線150、半導(dǎo)體芯片120的接墊121及基板110的接墊113。封裝體440填入圍墻660所定義的空間，且更包覆焊線150。通過圍墻660的設(shè)計(jì)，可有效地控制封裝體440的外形，以防止導(dǎo)電層430電性連接焊線150與接墊113、121。另外，圍墻660可包括數(shù)個(gè)分離的子圍墻，而定義出凹部125，其中填入凹部125的各子封裝體包覆對應(yīng)的焊線150及接墊113、121。圍墻660可以是框架,其通過表面黏貼技術(shù)(surface adhesive technology, SMT)或涂布技術(shù)形成于芯片120上。此外，圍墻660可以是導(dǎo)電性或絕緣性，例如是金屬或相似于導(dǎo)電層430的材料。請參照圖9A，其繪示依照本發(fā)明另一實(shí)施例的半導(dǎo)體封裝件的剖視圖。半導(dǎo)體封裝件700包括基板110、半導(dǎo)體芯片120、封裝體140、導(dǎo)電層130及焊線150。導(dǎo)電層130包括填充物231及全覆蓋屏蔽件132。填充物231占據(jù)且填入全覆蓋屏蔽件132的凹部725。全覆蓋屏蔽件132均勻地覆蓋封裝體140的外表面、接地元件111及芯片120的上表面 120u。如圖9A所示，凹部725可以是一圖案化凹部，且包數(shù)個(gè)子凹部726。至少一子凹部726與芯片120的上表面120u隔離，且至少一子凹部726接觸芯片120的上表面120u。另一例中，所有的子凹部726可接觸芯片120的上表面120u。請參照圖9B，其繪示圖9A的半導(dǎo)體封裝件700的俯視圖。各子凹部726呈長條矩形(rectangular strip),相較于其它具有相同長度的子凹部726,位于中間的子凹部726具有一較長長度。雖然圖 未繪示，另一例中，凹部725可排列成一開放或封閉環(huán)形，例如是圓形、橢圓、多邊形或一曲線形。請參照圖9C，其繪示圖9A的半導(dǎo)體封裝件700的俯視圖。如圖所示，各子凹部726的外形，如從上方看去，為一圓形。另一例中，各子凹部726的剖面形狀可以是多邊形及/或曲線形，其中多邊形為矩形、而曲線形為橢圓形或任何其它曲線形。請參照圖10，其繪示依照本發(fā)明另一實(shí)施例的半導(dǎo)體封裝件的剖視圖。半導(dǎo)體封裝件800包括基板110、半導(dǎo)體芯片120、凹部125、封裝體140、導(dǎo)電層130及焊線150。封裝體140具有彼此平行而非共面的第一外側(cè)面140sl及第二外側(cè)面140s2?；?10的外側(cè)面IlOs與第一外側(cè)面140sl共面。如此結(jié)構(gòu)可由半穿切(half-cut)形成,且所有實(shí)施例的半導(dǎo)體封裝件皆可采用類似方法形成相似圖10的半穿切結(jié)構(gòu)。請參照圖11，其繪示依照本發(fā)明另一實(shí)施例的半導(dǎo)體封裝件的剖視圖。半導(dǎo)體封裝件900包括基板110、半導(dǎo)體芯片120、凹部125、封裝體140、導(dǎo)電層130及多條焊線150?；?10具有第一外側(cè)面IlOsl與第二外側(cè)面110s2，其中第一外側(cè)面IlOsl與第二外側(cè)面110s2間隔一距離，而非共面?；?10的第二外側(cè)面110s2與封裝體140的外側(cè)面140s2共面。如此的結(jié)構(gòu)由”半穿切”方法形成，且所有實(shí)施例的半導(dǎo)體封裝件亦可采用類似方法形成相似圖11的半穿切結(jié)構(gòu)。請參照圖12A，其繪示圖1的半導(dǎo)體封裝件100的熱阻(TR)的模擬數(shù)據(jù)圖。半導(dǎo)體封裝件100的尺寸以10X10毫米，而芯片120的尺寸以5X5X0.1毫米為例。封裝體140的厚度Hl介于0.45與1.17毫米之間。半導(dǎo)體封裝件100的電性連接件131的厚度H2介于約0.325與1.045毫米之間。導(dǎo)電層130的厚度與封裝體140的厚度決定熱阻(TR)。請參照圖12B，其繪示圖5的半導(dǎo)體封裝件300的熱阻(TR)的模擬數(shù)據(jù)圖。半導(dǎo)體封裝件300的尺寸以IOX 10毫米，而芯片120的尺寸以5X5X0.1毫米為例。封裝體140的厚度Hl及第二材料3312的厚度介于0.45與1.17毫米之間?？紤]到焊線150，第一電性連接件3311的厚度H3約0.1毫米，而第二電性連接件3312的厚度H4介于0.225與
0.945之間。第一電性連接件3311的厚度及第二電性連接件3312的厚度決定熱阻(TR)。由于半導(dǎo)體封裝件300的導(dǎo)電層330的厚度及面積大于半導(dǎo)體封裝件100的導(dǎo)電層130的厚度及面積，故半導(dǎo)體封裝件300的熱阻(TR)低于半導(dǎo)體封裝件100。因此，相較于半導(dǎo)體封裝件100，半導(dǎo)體封裝件300具有較佳熱傳導(dǎo)性(TR愈低，熱傳導(dǎo)性愈佳)。如圖12A所示，當(dāng)封裝體140的厚度約為1.17毫米，半導(dǎo)體封裝件100具有最大熱傳導(dǎo)性能。如圖12B所示，當(dāng)封裝體140及第二電性連接件3312的厚度約為1.17毫米，半導(dǎo)體封裝件300具有最大熱傳導(dǎo)性能。 請參照圖13A至13F，其繪示圖1A的半導(dǎo)體封裝件100的制造步驟圖。如圖13A所示，設(shè)置半導(dǎo)體芯片120于基板110，例如使用黏貼層。芯片120具有側(cè)面120s及上表面120u，且基板110包括至少一接地元件111。焊線150連接半導(dǎo)體芯片120與基板110。如圖13B所示，可采用例如是壓縮成型(compression molding)、注射成型(injection molding)、轉(zhuǎn)注成型(transfer molding)或任何其它工藝,形成封裝體140以包覆半導(dǎo)體芯片120及焊線150。如圖13C所示，可采用例如是圖案化技術(shù)或任何其它工藝，形成凹部125于封裝體140中，其中凹部125露出半導(dǎo)體芯片120的部分上表面120u。圖案化技術(shù)例如是微影工藝(photolithography)、化學(xué)蝕刻(chemical etching)、激光鉆孔(laser drilling)、機(jī)械鉆孔(mechanical drilling)、磨削等。如圖13D所示，增加電性連接件131填入凹部125且覆蓋露出的芯片120的上表面120u。電性連接件131可采用例如是點(diǎn)膠、涂布方法或任何其它工藝形成。一些實(shí)施例中，電性連接件131可與全覆蓋屏蔽件132于如后所述的圖13E的切割工藝后的同一工藝形成。本例中，電性連接件131的上表面131u及封裝體140的上表面140u共面。如圖13E所示，基板110設(shè)于載板160之后，沿經(jīng)過封裝體140、基板110及接地元件111的路徑P，切割封裝體的任一側(cè)面。切割以露出接地元件111，且可采用激光、刀片或任何其它手段。本例中，以全穿切(full-cut)方法形成切割封裝體140及基板110的切割路徑P。然而，本實(shí)施例的切割方法不受本例所限。如圖13F所示，形成全覆蓋屏蔽件132覆蓋封裝體140的外表面、電性連接件131的上表面131u、接地部111露出的外側(cè)面Ills及基板110的外側(cè)面110s。全覆蓋屏蔽件132與電性連接件131構(gòu)成導(dǎo)電層130。電性連接件131全覆蓋屏蔽件132連同電性連接件131形成導(dǎo)電層130。形成全覆蓋屏蔽件132的方法包括化學(xué)氣相沉積、無電鍍法(electrolessplating)、電解電鍍(electrolytic plating)、印刷、旋涂、噴涂、派鍍(sputtering)、真空沉積法(vacuum deposition)或任何其它方法。
請參照圖14，其繪示圖4的半導(dǎo)體封裝件200的制造步驟圖。在切割后，形成全覆蓋屏蔽件132均勻地覆蓋封裝體140的數(shù)個(gè)外表面、接地部111露出的數(shù)個(gè)外側(cè)面Ills及基板110的數(shù)個(gè)外側(cè)面110s。全覆蓋屏蔽件132可采用如上所述的圖13F的方法形成。雖然未繪示，半導(dǎo)體封裝件200的填充物231形成于凹部125而覆蓋凹部125內(nèi)的全覆蓋屏蔽件132的部分。填充物231可部分地或完全地填入凹部125。請參照圖15A至15C，其繪示圖5的半導(dǎo)體封裝件300的制造步驟圖。如圖15A所示，在切割前，形成電性連接件331覆蓋半導(dǎo)體芯片120的上表面120u及封裝體140的上表面140u，且填入凹部125。電性連接件331可采用例如是如上所述的圖13D及13F的方法形成。導(dǎo)電材料331包括位于凹部125內(nèi)的第一電性連接件3311,及覆蓋第一導(dǎo)電材料3311的上表面3311u及封裝體140的上表面140u的第二電性連接件3312。封裝體140可采用如上所述的圖13B的方法形成。如圖15B所示 ，沿經(jīng)過導(dǎo)電材料331、封裝體140、基板110及接地元件111的路徑P，切割封裝體的任一側(cè)面。露出接地元件111的切割方式可采用如上所述的圖13F的方法形成。如圖15C所示，形成全覆蓋屏蔽件132覆蓋電性連接件331的上表面331u、封裝體140的上表面140u、接地元件111的露出的外側(cè)面Ills及基板110的外表面110s。全覆蓋屏蔽件132可采用如上所述的圖13F的方法形成。請參照圖16A至16B，其繪示圖6的半導(dǎo)體封裝件400的制造步驟圖。如圖16A所示，形成封裝體440以包覆半導(dǎo)體芯片120的側(cè)面120s、焊線150、接墊113及121。封裝體440可采用如上所述的圖13B的方法形成。封裝體440覆蓋部分基板110的上表面IlOu及芯片120的上表面120u，以避免焊線150、接墊113、121與后續(xù)形成的導(dǎo)電層430電性接觸。本例中，封裝體140形成一環(huán)形(從上方看去)且定義凹部125。如圖16B所示，形成導(dǎo)電層430包覆芯片120及封裝體440。導(dǎo)電層430覆蓋部分基板110的上表面IlOu及芯片120的上表面120u，但未受到封裝體140覆蓋。導(dǎo)電層430可采用如上所述的圖13F的方法形成。請參照圖17A至17B，其繪示圖8的半導(dǎo)體封裝件600的制造步驟圖。如圖17A所示，形成至少一圍墻660圍繞焊線150、接墊121及113。圍墻660可采用例如是表面黏貼技術(shù)(SMT)、涂布技術(shù)或任何其它方法形成。圍墻660界定出后續(xù)形成的封裝體440的范圍。如圖17B所示，形成封裝體440填入圍墻660所界定的區(qū)域，且包覆焊線150、接墊121及113。封裝體440避免焊線150、接墊113、121與后續(xù)形成的導(dǎo)電層430(圖8)的電性接觸。請參照圖18A至18C，其繪示圖10的半導(dǎo)體封裝件800的制造步驟圖。如圖18A所示，沿經(jīng)過封裝體140的路徑P，切割封裝體的任一側(cè)面。切割方法可采用如上所述的圖13F的方法形成。切割路徑Pl形成后，封裝體140形成一第二外側(cè)面140s2，且部分的接地元件111從第二外側(cè)面140s2露出。本例中，接地元件111突出于基板110的上表面110u。因此，切割路徑Pl可切割接地元件111而不用經(jīng)過整個(gè)封裝體140。這樣的切割方法稱為”半穿切”。然而，另一例中，切割路徑Pl可通經(jīng)過整個(gè)封裝體140。其它例子中，當(dāng)接地元件111內(nèi)埋于基板110時(shí)，切割路徑Pl經(jīng)過整個(gè)封裝體140及部分基板110，而露出設(shè)于基板110內(nèi)的接地元件111。
如圖18B所示，形成全覆蓋屏蔽件132覆蓋封裝體140的外表面、電性連接件131的上表面131u及接地元件111的露出的外側(cè)面Ills。全覆蓋屏蔽件132連同電性連接件131形成導(dǎo)電層130。如圖18C所示，沿經(jīng)過封裝體140及基板110的路徑P2，切割封裝體的任一側(cè)面。切割可采用如上所述的圖13F的方法形成。切割后，封裝體140形成一第一外側(cè)面140sl，且基板110形成一外側(cè)面110s，其中第一外側(cè)面140sl與外側(cè)面IlOs實(shí)質(zhì)上共面。由于切割路徑Pl及P2分別形成，封裝體140的第一外側(cè)面140sl平行于第二外側(cè)面140s2，但與第二外側(cè)面140s2不共面。本例中，數(shù)個(gè)如圖1A的導(dǎo)電層130導(dǎo)電層提供將熱與電流遠(yuǎn)離芯片120的接地路徑及熱傳導(dǎo)路徑。熱及電流從芯片120經(jīng)由設(shè)置于芯片120的上表面120u的電性連接件131導(dǎo)向全覆蓋屏蔽件132。熱量通過全覆蓋屏蔽件132往外散逸，而電流流向接地元件
111。因此除了 EMI屏蔽的外，全覆蓋屏蔽件132亦提供散熱及接地的功能。其它例子的傳導(dǎo)路徑稍微不同，例如，圖4的例中，熱量及電流首先流經(jīng)接觸芯片120的上表面120u的全覆蓋屏蔽件232，然后流經(jīng)凹部125內(nèi)的填充物231。綜上所述，雖然本發(fā)明已以實(shí)施例揭露如上，然其并非用以限定本發(fā)明。本發(fā)明所屬技術(shù)領(lǐng)域中具有通常知識者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作各種的更動與潤飾。因此，本發(fā)明的保 護(hù)范圍當(dāng)視權(quán)利要求書所界定者為準(zhǔn)。
權(quán)利要求
1.一種半導(dǎo)體封裝件，包括: 一基板，具有一接地元件； 一半導(dǎo)體芯片，設(shè)于該基板上，且具有數(shù)個(gè)焊墊； 一封裝體，包覆該半導(dǎo)體芯片； 一凹部，形成于該封裝體中并露出該半導(dǎo)體芯片的一上表面的至少一部分； 一電性連接件，設(shè)于至少二該焊墊之間的該凹部內(nèi)，其中該電性連接件超過該半導(dǎo)體芯片的一側(cè)邊；以及 一導(dǎo)電層，設(shè)于該封裝體的一外表面上，其中該導(dǎo)電層直接接觸該電性連接件與該接地元件； 其中，該電性連接件與該導(dǎo)電層的一組合提供半導(dǎo)體封裝件散熱及電磁干擾的屏蔽。
2.如權(quán)利要求1所述的半導(dǎo)體封裝件，其中該電性連接件直接接觸該半導(dǎo)體芯片的該上表面。
3.如權(quán)利要求2所述的半導(dǎo)體封裝件，其中一散熱路徑直接從該半導(dǎo)體芯片延伸至該電性連接件，且直接從該電性連接件至該導(dǎo)電層。
4.如權(quán)利要求1所述的半導(dǎo)體封裝件，其中該凹部增加該封裝件對應(yīng)于一最差電磁干擾屏蔽效果的一共振頻率，使該共振頻率超過該半導(dǎo)體芯片的一操作頻率。
5.如權(quán)利要求1所述的半導(dǎo)體封裝件，其中該導(dǎo)電層直接接觸該半導(dǎo)體芯片的該上表 面。
6.如權(quán)利要求1所述的半導(dǎo)體封裝件，其中該凹部包括數(shù)個(gè)子凹部，所述子凹部與該半導(dǎo)體芯片的該上表面隔離。
7.如權(quán)利要求1所述的半導(dǎo)體封裝件，其中該接地元件未延伸經(jīng)過該基板。
8.如權(quán)利要求2所述的半導(dǎo)體封裝件，其中該接地元件包括具有一側(cè)壁的一部分導(dǎo)通孔，該側(cè)壁從該基板露出。
9.一種半導(dǎo)體封裝件，包括: 一基板，具有一接地元件； 一半導(dǎo)體芯片，設(shè)于該基板上，且具有數(shù)個(gè)焊墊； 一封裝體，包覆該半導(dǎo)體芯片； 一凹部，形成于該封裝體中且露出該半導(dǎo)體芯片的一上表面的至少一部分的；以及 一元件，耦接至該半導(dǎo)體芯片的該上表面及該封裝體，且提供該半導(dǎo)體封裝件散熱及電磁干擾屏蔽的功能。
10.如權(quán)利要求9所述的半導(dǎo)體封裝件，其中該元件包括一凹部、一電性連接件及一全覆蓋屏蔽件，該凹部形成于該封裝體且位于該半導(dǎo)體芯片上方，該電性連接件設(shè)于該凹部內(nèi)，該全覆蓋屏蔽件位于該電性連接件上方。
11.如權(quán)利要求10所述的半導(dǎo)體封裝件，其中一散熱路徑直接從該半導(dǎo)體芯片延伸至該電性連接件，且直接從該電性連接件至該導(dǎo)電層。
12.如權(quán)利要求10所述的半導(dǎo)體封裝件，其中該凹部增加該封裝件對應(yīng)于一最差電磁干擾屏蔽效果的一共振頻率，使該共振頻率超過該半導(dǎo)體芯片的一操作頻率。
13.如權(quán)利要求9所述的半導(dǎo)體封裝件，其中該元件包括一全覆蓋屏蔽件及一填充物，該全覆蓋屏蔽件覆蓋該封裝體的一外表面及從該凹部露出的該半導(dǎo)體芯片的該上表面，該填充物與該全覆蓋屏蔽件位于該凹部內(nèi)，該全覆蓋屏蔽件設(shè)于該填充部與該半導(dǎo)體芯片的該上表面之間。
14.如權(quán)利要求13所述的半導(dǎo)體封裝件，其中一熱路徑從該半導(dǎo)體芯片直接延伸至該電性連接件，且從該電性連接件直接延伸至該導(dǎo)電層。
15.如權(quán)利要求13所述的半導(dǎo)體封裝件，其中該凹部增加該封裝件對應(yīng)于一最差電磁干擾屏蔽效果的一共振頻率，使該共振頻率超過該半導(dǎo)體芯片的一操作頻率。
16.如權(quán)利要求9所述的半導(dǎo)體封裝件，其中該元件包括一電性連接件及一全覆蓋屏蔽件，該電性連接件覆蓋該半導(dǎo)體芯片的該上表面及該封裝體的一上表面，該全覆蓋屏蔽件覆蓋該電性連接件及該封裝體。
17.如權(quán)利要求9所述的半導(dǎo)體封裝件，其中該接地元件包括具有一側(cè)壁的一部分導(dǎo)通孔，該側(cè)壁從該基板露出。
18.一種半導(dǎo)體封裝件的制造方法，包括: 設(shè)置一半導(dǎo)體芯片于一基板，其中該半導(dǎo)體芯片具有一側(cè)面及一上表面，且該基板包括一接地元件； 形成一封裝體包覆該半導(dǎo)體芯片的該側(cè)面，其中該封裝體定義一露出該半導(dǎo)體芯片的該上表面的凹部； 切割該封裝體、該基板及該接地元件，以露出該接地元件的一側(cè)壁；以及 形成一導(dǎo)電層覆蓋該封裝體的一外表面及從該凹部露出的該半導(dǎo)體芯片的該上表面，且接觸露出的該接地元件。
19.如權(quán)利要求18所述的制造方法，其中形成該導(dǎo)電層的該步驟包括: 形成一電性連接件覆蓋該半導(dǎo)體芯片的該上表面；以及 形成一全覆蓋屏蔽件覆蓋該封裝體的該外表面及該電性連接件的一上表面，且接觸露出的該接地元件。
20.如權(quán)利要求18所述的制造方法，其中形成該導(dǎo)電層的該步驟包括: 形成一全覆蓋屏蔽件覆蓋該封裝體的該外表面及從該凹部露出的該半導(dǎo)體芯片的該上表面，且接觸該接地元件；以及 形成一填充部于該凹部內(nèi)。
全文摘要
一種具有散熱結(jié)構(gòu)及電磁干擾屏蔽的半導(dǎo)體封裝件及其制造方法。半導(dǎo)體封裝件包括基板、半導(dǎo)體芯片、封裝體、凹部及導(dǎo)電層?；灏ń拥卦?。半導(dǎo)體芯片設(shè)于基板上，且具有側(cè)面及上表面。封裝體包覆半導(dǎo)體芯片的側(cè)面。凹部形成于封裝體且露出半導(dǎo)體芯片的上表面。導(dǎo)電層覆蓋封裝體的外表面、接地元件及從凹部露出的半導(dǎo)體芯片的上表面，以提供半導(dǎo)體封裝件散熱及電磁干擾屏蔽。
文檔編號H01L23/552GK103219298SQ20131010674
公開日2013年7月24日 申請日期2013年3月28日 優(yōu)先權(quán)日2012年5月15日
發(fā)明者林弈嘉, 曾玉州, 楊金鳳, 鍾啟生, 廖國憲 申請人:日月光半導(dǎo)體制造股份有限公司