超級結(jié)器件及制造方法
【專利摘要】本發(fā)明公開了一種超級結(jié)器件，P型半導(dǎo)體薄層分成兩層，底層由P型離子注入?yún)^(qū)組成、頂層由填充于深溝槽中的P型硅組成，整個P型薄層的深度由底層的底部表面和頂層的頂部表面之間的縱向距離決定，消除了深溝槽的深度變化對P型薄層的深度的影響，能使P型薄層的深度得到精確控制并提高其深度的均一性，能提高器件的擊穿電壓；能使深溝槽的深度變化范圍由底層的P型離子注入?yún)^(qū)的深度決定，能大大擴大深溝槽的工藝窗口，降低了工藝的復(fù)雜度和工藝成本，能滿足P型和N型半導(dǎo)體薄層的載流子濃度不斷提高的要求，能夠采用高濃度的N型外延層并能獲得更低比導(dǎo)通電阻的超級結(jié)器件。本發(fā)明還公開了一種超級結(jié)器件的制造方法。
【專利說明】超級結(jié)器件及制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體集成電路制造領(lǐng)域，特別是涉及一種超級結(jié)器件；本發(fā)明還涉及一種超級結(jié)器件的制造方法。
【背景技術(shù)】
[0002]超級結(jié)器件采用新的耐壓層結(jié)構(gòu)即利用一系列的交替排列的P型和N型半導(dǎo)體薄層來在截止?fàn)顟B(tài)下在較低電壓下就將由P型和N型半導(dǎo)體薄層組成的P型N型區(qū)耗盡，實現(xiàn)電荷相互補償，從而使P型N型區(qū)在高摻雜濃度下能實現(xiàn)高的擊穿電壓，從而同時獲得低導(dǎo)通電阻和高擊穿電壓，打破傳統(tǒng)功率器件理論極限。
[0003]采用了交替排列的P型和N型半導(dǎo)體薄層的超級結(jié)結(jié)構(gòu)的MOSFET (金屬-氧化層-半導(dǎo)體-場效晶體管)器件為超級結(jié)M0SFET，如圖1所示，為現(xiàn)有超級結(jié)NM0SFET即N型MOSFET器件示意圖，現(xiàn)有超級結(jié)NM0SFET器件包括:N+基片101，該基片101可以為硅襯底；形成于基片101上的N型外延層102 ;形成于N型外延層102中的交替排列的P型半導(dǎo)體薄層103和N型半導(dǎo)體薄層組成的超級結(jié)結(jié)構(gòu)，其中P型半導(dǎo)體薄層103由填充于深溝槽中的P型硅組成,N型半導(dǎo)體薄層由P型半導(dǎo)體薄層103之間的N型外延層102組成，圖1中P型半導(dǎo)體薄層103只畫出了兩個，實際P型半導(dǎo)體薄層103有多個，并按照交替排列方式周期排列在圖1中的兩個P型半導(dǎo)體薄層103的兩側(cè)；形成于所述N型外延層102頂部的P型阱區(qū)104 ;柵極結(jié)構(gòu)，圖1中的柵極結(jié)構(gòu)為一溝槽柵結(jié)構(gòu)，柵極結(jié)構(gòu)由形成于柵溝槽表面的柵介質(zhì)層105和填充于柵溝槽中的柵多晶硅106組成；N+摻雜的源區(qū)107 ;層間膜108 ;摻雜區(qū)109穿透源區(qū)107并和P型半導(dǎo)體薄層103連接，摻雜區(qū)109為重?fù)诫s用于實現(xiàn)將源區(qū)107和P型半導(dǎo)體薄層103和P型阱區(qū)104引出并和金屬形成歐姆接觸；源區(qū)107、P型半導(dǎo)體薄層103和P型阱區(qū)104通過金屬接觸孔110和正面金屬111連接，在正面金屬111中引出源極和柵極。在基片101的背面形成有背面金屬112，背面金屬112引出漏極。
[0004]由圖1可知，交替的P型半導(dǎo)體薄層103與N型半導(dǎo)體薄層的形成工藝中，P型半導(dǎo)體薄層103是采用深溝槽填充式工藝形成，即先在N型外延層102上開出深溝槽，之后通過硅填充的工藝在深溝槽中填入P型硅。為了獲得更低的比導(dǎo)通電阻，需要提高通導(dǎo)電的類型的摻雜濃度即提高P型半導(dǎo)體薄層103與N型半導(dǎo)體薄層的摻雜濃度，但濃度越高，器件特性如擊穿電壓對工藝敏感度就越高即濃度越高時，工藝的細(xì)微變化都會對擊穿電壓造成很大的影響。從工藝方面，采用步進(jìn)不斷縮小的深溝槽結(jié)構(gòu)能擴大一些工藝窗口即降低器件特性對工藝的敏感度，但由于導(dǎo)電類型的N型載流子會部分被鄰近P型雜質(zhì)所耗盡，耗盡部分載流子如果占了 N型載流子的比例過高，器件的比導(dǎo)通電阻就會增大，所以深溝槽的步進(jìn)也不能太?。煌瑫r，小的步進(jìn)帶來了深溝槽的高寬比提高，增加了刻蝕工藝和硅填充工藝的難度。因此，在保證深溝槽的步進(jìn)滿足要求以及N型半導(dǎo)體薄層具有高濃度的載流子條件下，就對深溝槽刻蝕工藝的深度，寬度和傾斜角等條體提出了很高的要求，在采用載流子濃度高于lE16Cif3的(對應(yīng)電導(dǎo)率為I歐姆.厘米)的N型外延層時，對擊穿電壓600伏以上的器件，就要求深溝槽深度也即P型半導(dǎo)體薄層103的變化范圍在35± I微米之內(nèi)，即深溝槽的深度的均勻性要求保持在正負(fù)I微米的范圍內(nèi)，這個工藝窗口太小，采用現(xiàn)有工藝和設(shè)備條件根本無法實現(xiàn)深溝槽的深度的變化范圍保持在I微米以內(nèi)，所以現(xiàn)有工藝條件也就無法實現(xiàn)高載流子濃度的P型半導(dǎo)體薄層和N型半導(dǎo)體薄層的交替排列結(jié)構(gòu)。而隨著N型半導(dǎo)體薄層也即N型外延層102的載流子濃度的進(jìn)一步的提高以獲得更低的比導(dǎo)通電阻，深溝槽的深度變化范圍越小，如當(dāng)采用的N型外延層102的濃度高于2.5歐姆?厘米時，深溝槽的深度每變化I微米，器件的擊穿電壓將變化10伏以上，所以N型外延層102的載流子濃度越高、深溝槽的深度變化范圍越小，所以對工藝和設(shè)備的要求會越來越高。因此如何在采用高濃度的外延條件下，擴大工藝窗口，就成為一個很大的問題。

【發(fā)明內(nèi)容】

[0005]本發(fā)明所要解決的技術(shù)問題是提供一種超級結(jié)器件，能提高半導(dǎo)體薄層的載流子濃度，降低器件的比導(dǎo)通電阻，并能擴大形成半導(dǎo)體薄層的深溝槽工藝的工藝窗口。為此，本發(fā)明還提供一種超級結(jié)器件的制造方法。
[0006]為解決上述技術(shù)問題，本發(fā)明提供的超級結(jié)器件形成于N+基片上，所述基片上形成有N型外延層，超級結(jié)器件包括形成于所述N型外延層中的交替排列的P型半導(dǎo)體薄層和N型半導(dǎo)體薄層，所述N型外延層由依次形成于所述基片上的第一 N型外延層和第二 N型外延層組成，在所述第一 N型外延層中形成有交替排列的第一 P型半導(dǎo)體薄層和第一 N型半導(dǎo)體薄層，在所述第二 N型外延層中形成有交替排列的第二 P型半導(dǎo)體薄層和第二 N型半導(dǎo)體薄層。
[0007]所述第一 P型半導(dǎo)體薄層由形成于所述第一 N型外延層中的P型離子注入?yún)^(qū)組成，所述第一 N型半導(dǎo)體薄層由位于各所述第一 P型半導(dǎo)體薄層之間的所述第一 N型外延層組成、或者所述第一 N 型半導(dǎo)體薄層由位于各所述第一 P型半導(dǎo)體薄層之間的所述第一N型外延層經(jīng)N型離子注入摻雜后組成；所述第一 P型半導(dǎo)體薄層的底部表面和所述基片頂部表面相隔一縱向距離一，該縱向距離一大于所述基片中的雜質(zhì)經(jīng)過外擴的距離。
[0008]在所述第二 N型外延層中形成有深溝槽，所述第二 P型半導(dǎo)體薄層由填充于所述深溝槽中的P型硅組成，所述第二 N型半導(dǎo)體薄層由位于各所述第二 P型半導(dǎo)體薄層之間的所述第二N型外延層組成。
[0009]各所述第二 P型半導(dǎo)體薄層的底部和對應(yīng)的所述第一 P型半導(dǎo)體薄層相接觸并組成所述P型半導(dǎo)體薄層，各所述第二 N型半導(dǎo)體薄層的底部和對應(yīng)的所述第一 N型半導(dǎo)體薄層相接觸并組成所述N型半導(dǎo)體薄層；各所述P型半導(dǎo)體薄層的深度由所對應(yīng)的所述第二 P型半導(dǎo)體薄層的頂部表面和所述第一 P型半導(dǎo)體薄層的底部表面的縱向距離二決定，各所述第二 P型半導(dǎo)體薄層的底部表面位置能夠位于所述第一 P型半導(dǎo)體薄層的頂部表面和底部表面之間任何位置處。
[0010]進(jìn)一步的改進(jìn)是，所述第一 N型外延層為均勻摻雜；或者，從所述基片表面往上，所述第一 N型外延層的摻雜濃度遞減；或者，所述第一 N型外延層由多層第一 N型外延子層組成，每一層所述第一 N型外延子層的摻雜均勻，從所述基片表面往上相鄰的所述第一 N型外延子層的摻雜濃度遞減。
[0011]進(jìn)一步的改進(jìn)是，在所述第一 N型外延層的底部表面和所述基片頂部表面之間還插入有第一本征外延層，在所述第一本征外延層中的部分區(qū)域進(jìn)行了 N型離子注入摻雜并形成第一 N型區(qū)，所述第一本征外延層的厚度小于所述縱向距離一；所述第一本征外延層的本征區(qū)部分的摻雜濃度為所述第一N型區(qū)的摻雜濃度的1/2以下并用于提高超級結(jié)器件的抗電流沖擊能力。
[0012]進(jìn)一步的改進(jìn)是，各所述P型半導(dǎo)體薄層所對應(yīng)的所述第二 P型半導(dǎo)體薄層的中心軸和所述第一 P型半導(dǎo)體薄層的中心軸對準(zhǔn)；或者各所述P型半導(dǎo)體薄層所對應(yīng)的所述第二 P型半導(dǎo)體薄層的中心軸和所述第一 P型半導(dǎo)體薄層的中心軸有一定橫向偏差，該橫向偏差的最大值要求保證兩個相鄰的所述P型半導(dǎo)體薄層之間的所述N型半導(dǎo)體薄層的最窄寬度為最大寬度的1/3以上。
[0013]進(jìn)一步的改進(jìn)是，填充于所述深溝槽中的所述P型硅為P型外延硅。
[0014]為解決上述技術(shù)問題，本發(fā)明提供的超級結(jié)器件的制造方法采用如下步驟形成交替排列的P型半導(dǎo)體薄層和N型半導(dǎo)體薄層:
[0015]步驟一、在N +基片上進(jìn)行外延生長形成第一 N型外延層。
[0016]步驟二、通過光刻工藝在所述第一 N型外延層中定義出P型半導(dǎo)體薄層形成區(qū)域，在所述第一 N型外延層的所述P型半導(dǎo)體薄層形成區(qū)域中進(jìn)行P型離子注入形成第一 P型半導(dǎo)體薄層；所述第一 P型半導(dǎo)體薄層的底部表面和所述基片頂部表面相隔一縱向距離一，該縱向距離一大于所述基片中的雜質(zhì)經(jīng)過外擴的距離。
[0017]由位于各所述第一 P型半導(dǎo)體薄層之間的所述第一 N型外延層組成第一 N型半導(dǎo)體薄層；或者通過對位于各所述第一 P型半導(dǎo)體薄層之間的所述第一 N型外延層進(jìn)行N型離子注入形成所述第一 N型半導(dǎo)體薄層；所述第一 P型半導(dǎo)體薄層和所述第一 N型半導(dǎo)體薄層在所述第一 N型外延層中形成交替排列的結(jié)構(gòu)。
[0018]步驟三、在形成有交替排列的所述第一 P型半導(dǎo)體薄層和所述第一 N型半導(dǎo)體薄層的所述第一 N型外延層上進(jìn)行外延生長形成第二 N型外延層。
[0019]步驟四、通過光刻工藝在所述第二 N型外延層中定義出P型半導(dǎo)體薄層形成區(qū)域，對所述第二 N型外延層進(jìn)行刻蝕在所述P型半導(dǎo)體薄層形成區(qū)域形成深溝槽；各所述深溝槽的底部表面位置能夠位于所述第一 P型半導(dǎo)體薄層的頂部表面和底部表面之間任何位置處。
[0020]步驟五、在所述深溝槽中填充P型硅形成第二 P型半導(dǎo)體薄層；由位于各所述第二P型半導(dǎo)體薄層之間的所述第二 N型外延層組成第二 N型半導(dǎo)體薄層，所述第二 P型半導(dǎo)體薄層和所述第二 N型半導(dǎo)體薄層在所述第二 N型外延層中形成交替排列的結(jié)構(gòu)；各所述第二 P型半導(dǎo)體薄層的底部和對應(yīng)的所述第一 P型半導(dǎo)體薄層相接觸并組成P型半導(dǎo)體薄層，各所述第二 N型半導(dǎo)體薄層的底部和對應(yīng)的所述第一 N型半導(dǎo)體薄層相接觸并組成N型半導(dǎo)體薄層；各所述P型半導(dǎo)體薄層的深度由所對應(yīng)的所述第二 P型半導(dǎo)體薄層的頂部表面和所述第一 P型半導(dǎo)體薄層的底部表面的縱向距離二決定。
[0021]進(jìn)一步的改進(jìn)是，所述第一 N型外延層為均勻摻雜；或者，從所述基片表面往上，所述第一 N型外延層的摻雜濃度遞減；或者，所述第一 N型外延層由多層第一 N型外延子層組成，每一層所述第一 N型外延子層的摻雜均勻，從所述基片表面往上相鄰的所述第一 N型外延子層的摻雜濃度遞減。
[0022]進(jìn)一步的改進(jìn)是,步驟一中還插入有形成第一本征外延層的步驟,步驟一由如下分步驟組成:
[0023]步驟11、在所述N+基片頂部表面上形成第一本征外延層；所述第一本征外延層的厚度小于所述縱向距離一。
[0024]步驟12、通過光刻和N型離子注入工藝在所述第一本征外延層的部分區(qū)域中形成第一 N型區(qū)；所述第一本征外延層的本征區(qū)部分的摻雜濃度為所述第一 N型區(qū)的摻雜濃度的1/2以下并用于提高超級結(jié)器件的抗電流沖擊能力。
[0025]步驟13、在形成有所述第一 N型區(qū)的所述第一本征外延層頂部表面形成所述第一N型外延層。
[0026]進(jìn)一步的改進(jìn)是，各所述P型半導(dǎo)體薄層所對應(yīng)的所述第二 P型半導(dǎo)體薄層的中心軸和所述第一 P型半導(dǎo)體薄層的中心軸對準(zhǔn)；或者各所述P型半導(dǎo)體薄層所對應(yīng)的所述第二 P型半導(dǎo)體薄層的中心軸和所述第一 P型半導(dǎo)體薄層的中心軸有一定橫向偏差，該橫向偏差的最大值要求保證兩個相鄰的所述P型半導(dǎo)體薄層之間的所述N型半導(dǎo)體薄層的最窄寬度為最大寬度的1/3以上。
[0027]進(jìn)一步的改進(jìn)是，步驟五中采用外延生長工藝在所述深溝槽中填充所述P型硅，所述P型硅為P型外延硅。
[0028]本發(fā)明通過將P型半導(dǎo)體薄層分成兩層，底層由P型離子注入?yún)^(qū)組成、頂層由填充于深溝槽中的P型硅組成，從而整個P型半導(dǎo)體薄層的深度由底層的底部表面和頂層的頂部表面之間的縱向距離決定，從而消除了深溝槽的深度變化對P型半導(dǎo)體薄層的深度的影響，能使P型半導(dǎo)體薄層的深度得到精確控制，提高了 P型半導(dǎo)體薄層的深度的均一性，最后能提高器件的擊穿電壓；本發(fā)明能使深溝槽的深度變化范圍由底層的P型離子注入?yún)^(qū)的深度決定，該變化范圍容易調(diào)節(jié)，能大大擴大深溝槽的工藝窗口，降低了工藝的復(fù)雜度和工藝成本，并能滿足P型和N型半導(dǎo)體薄層的載流子濃度不斷提高的要求，從而能夠采用高濃度的N型外延層并能獲得更低比導(dǎo)通電阻的超級結(jié)器件。
【專利附圖】

【附圖說明】
[0029]下面結(jié)合附圖和【具體實施方式】對本發(fā)明作進(jìn)一步詳細(xì)的說明:
[0030]圖1是現(xiàn)有超級結(jié)NM0SFET器件示意圖；
[0031]圖2是本發(fā)明實施例一超級結(jié)器件示意圖；
[0032]圖3是本發(fā)明實施例二超級結(jié)器件示意圖；
[0033]圖4是本發(fā)明實施例三超級結(jié)器件示意圖；
[0034]圖5A-圖是本發(fā)明實施例一超級結(jié)器件的制造方法制造過程中的器件示意圖。【具體實施方式】
[0035]圖2是本發(fā)明實施例一超級結(jié)器件示意圖；本發(fā)明實施例一超級結(jié)器件為擊穿電壓為600V的超級結(jié)NM0SFET器件，本發(fā)明實施例一超級結(jié)器件包括:
[0036]N+基片I上，所述基片I為一硅襯底基片。所述基片I的電阻率為0.001歐姆?厘米~0.003歐姆.厘米。
[0037]所述基片I上形成有N型外延層。所述N型外延層由依次形成于所述基片I上的第一 N型外延層21和第二 N型外延層22組成。所述第一 N型外延層21為均勻摻雜如摻雜濃度為I歐姆?厘米；所述第二 N型外延層22的摻雜濃度也為I歐姆.厘米，所述第一N型外延層21的厚度為15微米，所述第二 N型外延層21的厚度為30微米。在其它實施例中，從所述基片I表面往上，所述第一 N型外延層21的摻雜濃度也能呈遞減結(jié)構(gòu)。
[0038]超級結(jié)結(jié)構(gòu)包括:
[0039]形成于所述N型外延層中的交替排列的P型半導(dǎo)體薄層和N型半導(dǎo)體薄層，在所述第一 N型外延層21中形成有交替排列的第一 P型半導(dǎo)體薄層3和第一 N型半導(dǎo)體薄層，在所述第二 N型外延層22中形成有交替排列的第二 P型半導(dǎo)體薄層4和第二 N型半導(dǎo)體薄層。
[0040]所述第一 P型半導(dǎo)體薄層3由形成于所述第一 N型外延層21中的P型離子注入?yún)^(qū)組成，所述第一 N型半導(dǎo)體薄層由位于各所述第一 P型半導(dǎo)體薄層3之間的所述第一 N型外延層21組成、或者所述第一 N型半導(dǎo)體薄層由位于各所述第一 P型半導(dǎo)體薄層3之間的所述第一 N型外延層21經(jīng)N型離子注入摻雜后組成；所述第一 P型半導(dǎo)體薄層3的底部表面和所述基片I頂部表面相隔一縱向距離一 Tl，該縱向距離一 Tl大于所述基片I中的雜質(zhì)經(jīng)過外擴的距離，外擴的距離為所述基片I中的雜質(zhì)經(jīng)過形成器件的整個工藝過程中在高溫作用下熱擴散的距離。
[0041]在所述第二 N型外延層22中形成有深溝槽，所述第二 P型半導(dǎo)體薄層4由填充于所述深溝槽中的P型硅組成，較佳為，填充于所述深溝槽中的所述P型硅為P型外延硅。所述第二 N型半導(dǎo)體薄層由位于各所述第二 P型半導(dǎo)體薄層4之間的所述第二 N型外延層22組成。 [0042]各所述第二 P型半導(dǎo)體薄層4的底部和對應(yīng)的所述第一 P型半導(dǎo)體薄層3相接觸并組成所述P型半導(dǎo)體薄層，各所述第二 N型半導(dǎo)體薄層的底部和對應(yīng)的所述第一 N型半導(dǎo)體薄層相接觸并組成所述N型半導(dǎo)體薄層。本發(fā)明實施例中，各所述P型半導(dǎo)體薄層所對應(yīng)的所述第二 P型半導(dǎo)體薄層4的中心軸和所述第一 P型半導(dǎo)體薄層3的中心軸對準(zhǔn)。
[0043]各所述P型半導(dǎo)體薄層的深度由所對應(yīng)的所述第二 P型半導(dǎo)體薄層4的頂部表面和所述第一 P型半導(dǎo)體薄層3的底部表面的縱向距離二決定，各所述第二 P型半導(dǎo)體薄層4的底部表面位置能夠位于所述第一 P型半導(dǎo)體薄層3的頂部表面和底部表面之間任何位置處，即所述深溝槽的深度變化的工藝窗口由所述第一 P型半導(dǎo)體薄層3的深度T2決定，從而擴大了深溝槽的工藝窗口。
[0044]還包括如下結(jié)構(gòu):
[0045]P型阱區(qū)5，形成于所述第二 N型外延層22的頂部。
[0046]柵極結(jié)構(gòu)，本發(fā)明實施例采用溝槽式柵極結(jié)構(gòu)，柵極結(jié)構(gòu)包括柵溝槽，形成于柵溝槽內(nèi)部表面的柵介質(zhì)層6，填充于所述柵溝槽中的多晶硅柵7。較佳為:所述柵介質(zhì)層6為氧化膜，厚度為HOOA~1000A;所述多晶硅柵7的厚度為2000A~4000A。
[0047]N+摻雜的源區(qū)8，形成于所述P型阱區(qū)5中。所述P型阱區(qū)5將所述源區(qū)8和所述第二 N型外延層22隔開。被所述多晶硅柵7所覆蓋的所述P型阱區(qū)5用于形成溝道實現(xiàn)所述源區(qū)8和所述第二 N型外延層22之間的電連接。
[0048]層間膜9，形成于所述第二N型外延層22的表面上，用于實現(xiàn)器件和金屬層之間的隔離。所述層間膜9的厚度為2000A~4000A。
[0049]P+區(qū)10，形成于接觸孔11的下方，P+區(qū)10穿過所述源區(qū)8和所述P型阱區(qū)5相連接，所述P+區(qū)10用于實現(xiàn)所述源區(qū)8和所述P型阱區(qū)5和填充于所述接觸孔11中的金屬形成歐姆接觸。
[0050]正面金屬12，和接觸孔11連接，用于從正面引出源極、柵極。所述正面金屬12的厚度為 1000A ~40000A O
[0051]背面金屬13，形成于所述基片I的背面，所述基片I為漏區(qū)，所述背面金屬13用于引出漏極。
[0052]如圖3所示，是本發(fā)明實施例二超級結(jié)器件示意圖；本發(fā)明實施例二超級結(jié)器件和實施例一的區(qū)別之處是，本發(fā)明實施例二超級結(jié)器件中的所述第一N型外延層21由多層第一 N型外延子層組成，每一層所述第一 N型外延子層分別摻雜均勻，從所述基片I表面往上相鄰的所述第一 N型外延子層的摻雜濃度遞減。圖3中標(biāo)出了兩層第一 N型外延子層，即第一 N型外延子層21a和21b，第一 N型外延子層21a的摻雜濃度小于第一 N型外延子層21b的摻雜濃度，且第一 N型外延子層21a的厚度為8微米、摻雜濃度為0.8歐姆?厘米，第一 N型外延子層21b的厚度為7微米、摻雜濃度為I歐姆?厘米。在本發(fā)明實施例二中，所述第一 N型外延層21直接通過外延生長時進(jìn)行在位N型摻雜。在其它實施例中，可以先進(jìn)行在位N型摻雜形成第一 N型外延子層21a，之后形成本征摻雜或電阻率高于20歐姆?厘米的第一 N型外延子層21b，之后再對第一 N型外延子層21b進(jìn)行離子注入摻雜。
[0053]如圖4所示，是本發(fā)明實施例三超級結(jié)器件示意圖；本發(fā)明實施例三超級結(jié)器件和實施例一的區(qū)別之處是，本發(fā)明實施例三超級結(jié)器件的各所述P型半導(dǎo)體薄層所對應(yīng)的所述第二 P型半導(dǎo)體薄層4的中心軸和所述第一 P型半導(dǎo)體薄層3的中心軸有一定橫向偏差，該橫向偏差的最大值要求保證兩個相鄰的所述P型半導(dǎo)體薄層之間的所述N型半導(dǎo)體薄層的最窄寬度Wl為最大寬度W2的1/3以上。
[0054]本發(fā)明實施例四也請參考圖1所示，本發(fā)明實施例四超級結(jié)器件和實施例一的區(qū)別之處是，在所述第一 N型外延層21的底部表面和所述基片I頂部表面之間還插入有第一本征外延層，在所述第一本征外延層中的部分區(qū)域進(jìn)行了N型離子注入摻雜并形成第一N型區(qū)，所述第一本征外延層的厚度小于所述縱向距離一 Tl ;所述第一本征外延層的本征區(qū)部分的摻雜濃度為所述第一 N型區(qū)的摻雜濃度的1/2以下。所述第一 N型區(qū)的較高的摻雜濃度用于實現(xiàn)作為漏區(qū)的所述基片I和作為漂移區(qū)的所述第一 N型外延層21和所述第二N型外延層22之間的導(dǎo)通，所述第一本征外延層的本征區(qū)部分的較高的電阻率則用于提高超級結(jié)器件的抗電流沖擊能力，從而提高器件的可靠性。
[0055]如圖5A至圖所示，是本發(fā)明實施例一超級結(jié)器件的制造方法制造過程中的器件示意圖。本發(fā)明實施例一方法制造的超級結(jié)器件為擊穿電壓為600V的超級結(jié)NM0SFET器件，本發(fā)明實施例一超級結(jié)器件的制造方法采用如下步驟形成交替排列的P型半導(dǎo)體薄層和N型半導(dǎo)體薄層:
[0056]步驟一、如圖5A所示，在N +基片I上進(jìn)行外延生長形成第一 N型外延層21。所述基片I為一硅襯底基片。所述基片I的電阻率為0.001歐姆?厘米~0.003歐姆?厘米。
[0057]本發(fā)明實施例方法中所述第一 N型外延層21為均勻摻雜如摻雜濃度為I歐姆?厘米；所述第一 N型外延層21的厚度為15微米；所述第一 N型外延層21采用外延生長時在位摻雜。
[0058]在其它實施例方法中，從所述基片I表面往上，所述第一 N型外延層21的摻雜濃度遞減?；蛘撸龅谝?N型外延層21由多層第一 N型外延子層組成，每一層所述第一 N型外延子層的摻雜均勻，從所述基片I表面往上相鄰的所述第一 N型外延子層的摻雜濃度遞減。
[0059]在其它實施例方法中，所述第一 N型外延層21通過先進(jìn)行外延生長形成本征外延層后，再在所述本征外延層中進(jìn)行N型離子注入實現(xiàn)摻雜；或者所述第一 N型外延層21的部分厚度通過外延生長時進(jìn)行在位N型摻雜，其它部分厚度通過先進(jìn)行外延生長形成本征外延層后再在所述本征外延層中進(jìn)行N型離子注入實現(xiàn)摻雜。
[0060]步驟二、如圖5A所示，通過光刻工藝在所述第一 N型外延層21中定義出P型半導(dǎo)體薄層形成區(qū)域，光刻膠14的開口區(qū)域即為P型半導(dǎo)體薄層形成區(qū)域。
[0061]以所述光刻膠14圖形為掩膜，在所述第一 N型外延層21的所述P型半導(dǎo)體薄層形成區(qū)域中進(jìn)行P型離子注入形成第一 P型半導(dǎo)體薄層3 ;所述第一 P型半導(dǎo)體薄層3的底部表面和所述基片I頂部表面相隔一縱向距離一 Tl，該縱向距離一 Tl大于所述基片I中的雜質(zhì)經(jīng)過外擴的距離。之后去除光刻膠14。
[0062]由位于各所述第一 P型半導(dǎo)體薄層3之間的所述第一 N型外延層21組成第一 N型半導(dǎo)體薄層?；蛘咄ㄟ^對位于各所述第一 P型半導(dǎo)體薄層3之間的所述第一 N型外延層21進(jìn)行N型離子注入形成所述第一 N型半導(dǎo)體薄層；所述第一 P型半導(dǎo)體薄層3和所述第一 N型半導(dǎo)體薄層在所述第一 N型外延層21中形成交替排列的結(jié)構(gòu)。
[0063]步驟三、如圖5B所示，在形成有交替排列的所述第一 P型半導(dǎo)體薄層3和所述第一 N型半導(dǎo)體薄層的所述第一 N型外延層21上進(jìn)行外延生長形成第二 N型外延層22。所述第二 N型外延層22的摻雜濃度也為I歐姆.厘米，所述第二 N型外延層21的厚度為30微米。
[0064]在所述第二 N型外延層22的頂部表面中形成P型阱區(qū)5。
[0065]步驟四、如圖5B所示，通過光刻工藝在所述第二 N型外延層22中定義出P型半導(dǎo)體薄層形成區(qū)域，對所述第二 N型外延層22進(jìn)行刻蝕在所述P型半導(dǎo)體薄層形成區(qū)域形成深溝槽。具體為:
[0066]先在所述第二 N型外延層22形成一介質(zhì)膜15，所述介質(zhì)膜15用做后續(xù)的P型硅的化學(xué)機械研磨(CMP )的阻擋層。
[0067]在所述介質(zhì)膜15上涂布光刻膠16。
[0068]采用光刻工藝定義出P型半導(dǎo)體薄層形成區(qū)域，圖5B中光刻膠的開口區(qū)域即為P型半導(dǎo)體薄層形成區(qū)域。
[0069]以所述光刻膠16圖形為掩膜依次對所述介質(zhì)膜15和所述第二 N型外延層22進(jìn)行刻蝕形成所述深溝槽。之后去除光刻膠16。
[0070]各所述深溝槽的底部表面位置能夠位于所述第一 P型半導(dǎo)體薄層3的頂部表面和底部表面之間任何位置處。
[0071]各所述深溝槽的中心軸和其底部的所述第一 P型半導(dǎo)體薄層3的中心軸對準(zhǔn)。或者各所述深溝槽的中心軸和其底部的所述第一 P型半導(dǎo)體薄層3的中心軸有一定橫向偏差，該橫向偏差的最大值要求保證后續(xù)形成的兩個相鄰的P型半導(dǎo)體薄層之間的N型半導(dǎo)體薄層的最窄寬度Wl為最大寬度W2的1/3以上，如圖4所示。
[0072]步驟五、如圖5C所示，在所述深溝槽中填充P型硅形成第二 P型半導(dǎo)體薄層4，在所述深溝槽中填充的所述P型硅采用外延生長工藝形成，所述P型硅為P型外延硅。如圖5D所示，以所述介質(zhì)膜15為阻擋層，采用CMP工藝將位于所述介質(zhì)膜15表面的所述P型硅去除，形成僅填充于所述深溝槽中的P型硅，并由填充于所述深溝槽中的P型硅組成所述第二 P型半導(dǎo)體薄層4。之后去除所述介質(zhì)膜15。
[0073]由位于各所述第二 P型半導(dǎo)體薄層4之間的所述第二 N型外延層22組成第二 N型半導(dǎo)體薄層，所述第二 P型半導(dǎo)體薄層4和所述第二 N型半導(dǎo)體薄層在所述第二 N型外延層22中形成交替排列的結(jié)構(gòu)；各所述第二 P型半導(dǎo)體薄層4的底部和對應(yīng)的所述第一 P型半導(dǎo)體薄層3相接觸并組成P型半導(dǎo)體薄層，各所述第二 N型半導(dǎo)體薄層的底部和對應(yīng)的所述第一 N型半導(dǎo)體薄層相接觸并組成N型半導(dǎo)體薄層；各所述P型半導(dǎo)體薄層的深度由所對應(yīng)的所述第二 P型半導(dǎo)體薄層4的頂部表面和所述第一 P型半導(dǎo)體薄層3的底部表面的縱向距離二決定。
[0074]如圖2所示，之后，利用已經(jīng)成熟的縱向雙擴散金屬氧化物半導(dǎo)體(verticaldouble-diffus1n metal-oxi de-semi conductor, VDMOS )加工工藝完成整個超級結(jié)NM0SFET器件的制造，包括如下步驟:
[0075]利用光刻刻蝕工藝在所述第二 N型外延層22中形成柵溝槽，柵溝槽穿過所述P型阱區(qū)5.[0076]依次進(jìn)行柵介質(zhì)層6、多晶硅柵7的生長，并回刻，最后形成由柵介質(zhì)層6和多晶硅柵7組成的柵極結(jié)構(gòu)。較佳為:所述柵介質(zhì)層6為氧化膜，厚度為800A?1000A;所述多晶硅柵7的厚度為2000A?4000A。
[0077]采用光刻和N+注入工藝在所述P型阱區(qū)5中形成N+摻雜的源區(qū)8。所述P型阱區(qū)5將所述源區(qū)8和所述第二 N型外延層22隔開。被所述多晶硅柵7所覆蓋的所述P型阱區(qū)5用于形成溝道實現(xiàn)所述源區(qū)8和所述第二 N型外延層22之間的電連接。
[0078]在所述第二 N型外延層22的表面上生長形成層間膜9，所述層間膜9用于實現(xiàn)器件和金屬層之間的隔離。所述層間膜9的厚度為2000A?4000A。
[0079]采用光刻刻蝕工藝形成接觸孔11。
[0080]在所述接觸孔11下方進(jìn)行P+注入形成P+區(qū)10，P+區(qū)10穿過所述源區(qū)8和所述P型阱區(qū)5相連接，所述P+區(qū)10用于實現(xiàn)所述源區(qū)8和所述P型阱區(qū)5和填充于所述接觸孔11中的金屬形成歐姆接觸。
[0081]表面金屬成長，在所述接觸孔11中填充金屬并形成正面金屬12，所述正面金屬12和接觸孔11連接，用于從正面引出源極、柵極。所述正面金屬12的厚度為10000A?40000A。
[0082]對所述基片I進(jìn)行背面減薄，對所述基片I的背面金屬化形成背面金屬13。所述基片I為漏區(qū)，所述背面金屬13用于引出漏極。
[0083]以上各實施例的超級結(jié)器件都是以超級結(jié)NM0SFET器件為例進(jìn)行說明，通過對各摻雜區(qū)域的摻雜類型進(jìn)行對應(yīng)的變換，利用上述工藝條件能夠得到超級結(jié)PM0SFET器件。將超級結(jié)器件中的交替排列的P型半導(dǎo)體薄層和N型半導(dǎo)體薄層的結(jié)構(gòu)應(yīng)用到高壓二極管器件中，能夠得到超級結(jié)高壓二極管器件。
[0084]也請參考圖5A所示，本發(fā)明實施例二超級結(jié)器件的制造方法和本發(fā)明實施例一方法的區(qū)別之處在于，本發(fā)明實施例二方法的步驟一中還插入有形成第一本征外延層的步驟，步驟一由如下分步驟組成:
[0085]步驟11、在所述N+基片I頂部表面上形成第一本征外延層；所述第一本征外延層的厚度小于縱向距離一 Tl。
[0086]步驟12、通過光刻和N型離子注入工藝在所述第一本征外延層的部分區(qū)域中形成第一 N型區(qū)；所述第一本征外延層的本征區(qū)部分的摻雜濃度為所述第一 N型區(qū)的摻雜濃度的1/2以下并用于提高超級結(jié)器件的抗電流沖擊能力。
[0087]步驟13、在形成有所述第一 N型區(qū)的所述第一本征外延層頂部表面形成所述第一N型外延層21。
[0088]以上通過具體實施例對本發(fā)明進(jìn)行了詳細(xì)的說明，但這些并非構(gòu)成對本發(fā)明的限制。在不脫離本發(fā)明原理的情況下，本領(lǐng)域的技術(shù)人員還可做出許多變形和改進(jìn)，這些也應(yīng)視為本發(fā)明的保護(hù)范圍。
【權(quán)利要求】
1.一種超級結(jié)器件，形成于N+基片上，所述基片上形成有N型外延層，超級結(jié)器件包括形成于所述N型外延層中的交替排列的P型半導(dǎo)體薄層和N型半導(dǎo)體薄層，其特征在于:所述N型外延層由依次形成于所述基片上的第一 N型外延層和第二 N型外延層組成，在所述第一 N型外延層中形成有交替排列的第一 P型半導(dǎo)體薄層和第一 N型半導(dǎo)體薄層，在所述第二 N型外延層中形成有交替排列的第二 P型半導(dǎo)體薄層和第二 N型半導(dǎo)體薄層； 所述第一 P型半導(dǎo)體薄層由形成于所述第一 N型外延層中的P型離子注入?yún)^(qū)組成，所述第一 N型半導(dǎo)體薄層由位于各所述第一 P型半導(dǎo)體薄層之間的所述第一 N型外延層組成、或者所述第一 N型半導(dǎo)體薄層由位于各所述第一 P型半導(dǎo)體薄層之間的所述第一 N型外延層經(jīng)N型離子注入摻雜后組成；所述第一 P型半導(dǎo)體薄層的底部表面和所述基片頂部表面相隔一縱向距離一，該縱向距離一大于所述基片中的雜質(zhì)經(jīng)過外擴的距離； 在所述第二 N型外延層中形成有深溝槽，所述第二 P型半導(dǎo)體薄層由填充于所述深溝槽中的P型硅組成，所述第二 N型半導(dǎo)體薄層由位于各所述第二 P型半導(dǎo)體薄層之間的所述第二 N型外延層組成； 各所述第二 P型半導(dǎo)體薄層的底部和對應(yīng)的所述第一 P型半導(dǎo)體薄層相接觸并組成所述P型半導(dǎo)體薄層，各所述第二 N型半導(dǎo)體薄層的底部和對應(yīng)的所述第一 N型半導(dǎo)體薄層相接觸并組成所述N型半導(dǎo)體薄層；各所述P型半導(dǎo)體薄層的深度由所對應(yīng)的所述第二 P型半導(dǎo)體薄層的頂部表面和所述第一 P型半導(dǎo)體薄層的底部表面的縱向距離二決定，各所述第二P型半導(dǎo)體薄層的底部表面位置能夠位于所述第一P型半導(dǎo)體薄層的頂部表面和底部表面之間任何位置處。
2.如權(quán)利要求1所述的超級結(jié)器件，其特征在于:所述第一N型外延層為均勻摻雜；或者，從所述基片表面往上，所述第一 N型外延層的摻雜濃度遞減；或者，所述第一 N型外延層由多層第一 N型外延子 層組成，每一層所述第一 N型外延子層的摻雜均勻，從所述基片表面往上相鄰的所述第一 N型外延子層的摻雜濃度遞減。
3.如權(quán)利要求1或2所述的超級結(jié)器件，其特征在于:在所述第一N型外延層的底部表面和所述基片頂部表面之間還插入有第一本征外延層，在所述第一本征外延層中的部分區(qū)域進(jìn)行了 N型離子注入摻雜并形成第一 N型區(qū)，所述第一本征外延層的厚度小于所述縱向距離一；所述第一本征外延層的本征區(qū)部分的摻雜濃度為所述第一N型區(qū)的摻雜濃度的1/2以下并用于提高超級結(jié)器件的抗電流沖擊能力。
4.如權(quán)利要求1所述的超級結(jié)器件，其特征在于:各所述P型半導(dǎo)體薄層所對應(yīng)的所述第二 P型半導(dǎo)體薄層的中心軸和所述第一 P型半導(dǎo)體薄層的中心軸對準(zhǔn)；或者各所述P型半導(dǎo)體薄層所對應(yīng)的所述第二P型半導(dǎo)體薄層的中心軸和所述第一P型半導(dǎo)體薄層的中心軸有一定橫向偏差，該橫向偏差的最大值要求保證兩個相鄰的所述P型半導(dǎo)體薄層之間的所述N型半導(dǎo)體薄層的最窄寬度為最大寬度的1/3以上。
5.如權(quán)利要求1所述的超級結(jié)器件，其特征在于:填充于所述深溝槽中的所述P型硅為P型外延硅。
6.一種超級結(jié)器件的制造方法，其特征在于，采用如下步驟形成交替排列的P型半導(dǎo)體薄層和N型半導(dǎo)體薄層: 步驟一、在N +基片上進(jìn)行外延生長形成第一 N型外延層； 步驟二、通過光刻工藝在所述第一N型外延層中定義出P型半導(dǎo)體薄層形成區(qū)域，在所述第一 N型外延層的所述P型半導(dǎo)體薄層形成區(qū)域中進(jìn)行P型離子注入形成第一 P型半導(dǎo)體薄層；所述第一P型半導(dǎo)體薄層的底部表面和所述基片頂部表面相隔一縱向距離一，該縱向距離一大于所述基片中的雜質(zhì)經(jīng)過外擴的距離； 由位于各所述第一 P型半導(dǎo)體薄層之間的所述第一 N型外延層組成第一 N型半導(dǎo)體薄層；或者通過對位于各所述第一 P型半導(dǎo)體薄層之間的所述第一 N型外延層進(jìn)行N型離子注入形成所述第一 N型半導(dǎo)體薄層；所述第一 P型半導(dǎo)體薄層和所述第一 N型半導(dǎo)體薄層在所述第一 N型外延層中形成交替排列的結(jié)構(gòu)； 步驟三、在形成有交替排列的所述第一 P型半導(dǎo)體薄層和所述第一 N型半導(dǎo)體薄層的所述第一 N型外延層上進(jìn)行外延生長形成第二 N型外延層； 步驟四、通過光刻工藝在所述第二N型外延層中定義出P型半導(dǎo)體薄層形成區(qū)域，對所述第二 N型外延層進(jìn)行刻蝕在所述P型半導(dǎo)體薄層形成區(qū)域形成深溝槽；各所述深溝槽的底部表面位置能夠位于所述第一 P型半導(dǎo)體薄層的頂部表面和底部表面之間任何位置處；步驟五、在所述深溝槽中填充P型硅形成第二P型半導(dǎo)體薄層；由位于各所述第二P型半導(dǎo)體薄層之間的所述第二 N型外延層組成第二 N型半導(dǎo)體薄層，所述第二 P型半導(dǎo)體薄層和所述第二 N型半導(dǎo)體薄層在所述第二 N型外延層中形成交替排列的結(jié)構(gòu)；各所述第二P型半導(dǎo)體薄層的底部和對應(yīng)的所述第一 P型半導(dǎo)體薄層相接觸并組成P型半導(dǎo)體薄層，各所述第二 N型半導(dǎo)體薄層的底部和對應(yīng)的所述第一 N型半導(dǎo)體薄層相接觸并組成N型半導(dǎo)體薄層；各所述P型半導(dǎo)體薄層的深度由所對應(yīng)的所述第二 P型半導(dǎo)體薄層的頂部表面和所述第一 P型半導(dǎo)體薄層的底部表面的縱向距離二決定。
7.如權(quán)利要求6所述的方法，其特征在于:所述第一N型外延層為均勻摻雜；或者，從所述基片表面往上，所 述第一 N型外延層的摻雜濃度遞減；或者，所述第一 N型外延層由多層第一 N型外延子層組成，每一層所述第一 N型外延子層的摻雜均勻，從所述基片表面往上相鄰的所述第一 N型外延子層的摻雜濃度遞減。
8.如權(quán)利要求6或7所述的方法，其特征在于:步驟一中還插入有形成第一本征外延層的步驟，步驟一由如下分步驟組成: 步驟11、在所述N+基片頂部表面上形成第一本征外延層；所述第一本征外延層的厚度小于所述縱向距離一； 步驟12、通過光刻和N型離子注入工藝在所述第一本征外延層的部分區(qū)域中形成第一N型區(qū)；所述第一本征外延層的本征區(qū)部分的摻雜濃度為所述第一N型區(qū)的摻雜濃度的1/2以下并用于提高超級結(jié)器件的抗電流沖擊能力； 步驟13、在形成有所述第一 N型區(qū)的所述第一本征外延層頂部表面形成所述第一 N型外延層。
9.如權(quán)利要求6所述的方法，其特征在于:各所述P型半導(dǎo)體薄層所對應(yīng)的所述第二P型半導(dǎo)體薄層的中心軸和所述第一 P型半導(dǎo)體薄層的中心軸對準(zhǔn)；或者各所述P型半導(dǎo)體薄層所對應(yīng)的所述第二P型半導(dǎo)體薄層的中心軸和所述第一P型半導(dǎo)體薄層的中心軸有一定橫向偏差，該橫向偏差的最大值要求保證兩個相鄰的所述P型半導(dǎo)體薄層之間的所述N型半導(dǎo)體薄層的最窄寬度為最大寬度的1/3以上。
10.如權(quán)利要求6所述的方法，其特征在于:步驟五中采用外延生長工藝在所述深溝槽中填充所述P型硅，所述P型硅為P型外延硅。
【文檔編號】H01L29/06GK104037206SQ201310073595
【公開日】2014年9月10日 申請日期:2013年3月8日 優(yōu)先權(quán)日:2013年3月8日
【發(fā)明者】肖勝安 申請人:上海華虹宏力半導(dǎo)體制造有限公司