專利名稱：具有低襯底漏電的絕緣柵雙極型晶體管結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明總體上涉及半導(dǎo)體技術(shù)，更具體地，涉及高壓半導(dǎo)體器件及其制造方法。
背景技術(shù)：
半導(dǎo)體集成電路(IC)材料、設(shè)計、加工和制造方面的技術(shù)進步已使IC器件能夠一直縮小尺寸，這種情況下每一代具有比上一代更小并且更復(fù)雜的電路。由于諸如金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)的器件構(gòu)成的半導(dǎo)體電路適于高壓應(yīng)用，例如包括高壓絕緣柵雙極型晶體管(HV IGBT)的高壓橫向擴散金屬氧化物半導(dǎo)體器件(HV LDM0S)，所以隨著因先進技術(shù)而持續(xù)降低尺寸，引起了關(guān)于降低電壓性能的問題。為了防止源極和漏極之間的擊穿，或者減少源極和漏極之間的阻抗，標準MOS制造工藝流程可通過高濃度的多次注入實現(xiàn)。實質(zhì)的襯底漏電和電壓擊穿通常發(fā)生并伴隨著器件可靠性降低。

HV MOS晶體管的性能常被它的襯底漏電和擊穿電壓(BV)閾值限定。實質(zhì)的襯底漏電降低了轉(zhuǎn)換速度并且增加了不必要的閉鎖。為減少襯底漏電已開發(fā)出絕緣體上硅(SOI)襯底的全部或部分使用。全部使用SOI襯底成本很高并且會導(dǎo)致低BV閾值。部分使用SOI襯底會得到提高的BV閾值，但是在制造上較難并且成本更高。因此，一直在繼續(xù)尋求一種具有低襯底漏電和高擊穿電壓閾值的HV LDMOS器件和以經(jīng)濟的方式制造該種HV LDMOS器件的方法。

發(fā)明內(nèi)容
為了解決現(xiàn)有技術(shù)中所存在的問題，根據(jù)本發(fā)明的一個方面，提供了一種高壓半導(dǎo)體晶體管，包括:具有第一導(dǎo)電類型的輕摻雜半導(dǎo)體襯底，其中所述輕摻雜半導(dǎo)體襯底的一部分包括位于所述輕摻雜半導(dǎo)體襯底的頂面之下的注氧層；具有第二導(dǎo)電類型的第一阱區(qū)，所述第一阱區(qū)形成在所述輕摻雜半導(dǎo)體襯底上方；在所述第一阱區(qū)中并且具有所述第一導(dǎo)電類型的第二阱區(qū)；在所述第一阱區(qū)上方并且部分嵌入所述第一阱區(qū)內(nèi)的絕緣結(jié)構(gòu)，所述絕緣結(jié)構(gòu)不接觸所述第二阱區(qū)；在所述第一阱區(qū)上方靠近所述絕緣結(jié)構(gòu)的柵極結(jié)構(gòu)；在所述第一阱區(qū)中位于從所述柵極結(jié)構(gòu)橫跨所述絕緣結(jié)構(gòu)的位置處的漏極區(qū)，所述漏極區(qū)包括鄰接所述絕緣結(jié)構(gòu)的第一漏極部分和遠離所述絕緣結(jié)構(gòu)的第二漏極部分；在所述第二阱區(qū)中的源極區(qū)，所述源極區(qū)設(shè)置在所述柵極結(jié)構(gòu)與所述漏極區(qū)相對的一側(cè)；以及在所述第一阱區(qū)中的深溝槽隔離部件，所述深溝槽隔離部件包圍所述第二阱區(qū)、所述絕緣結(jié)構(gòu)、所述柵極結(jié)構(gòu)、所述源極區(qū)和所述第一漏極部分，其中所述深溝槽隔離部件接觸所述注氧層。在可選實施例中，所述注氧層在從所述輕摻雜半導(dǎo)體襯底的所述頂面向下大約300nm處具有峰值氧濃度。在可選實施例中，所述注氧層包括約5E20以上的氧濃度以及所述注氧層的厚度為大約lOOnm。在可選實施例中，所述注氧層在所述輕摻雜半導(dǎo)體襯底的所述頂面之下至少IOOnm0在可選實施例中，所述第一漏極部分具有所述第一導(dǎo)電類型，以及所述第二漏極部分具有所述第二導(dǎo)電類型。在可選實施例中，所述源極區(qū)包括具有所述第一導(dǎo)電類型的第一區(qū)和具有所述第二導(dǎo)電類型的第二區(qū)。在可選實施例中，所述深溝槽隔離部件接觸氧濃度大于約1E20的所述注氧層。在可選實施例中，所述深溝槽隔離部件包括熱生長氧化硅。在可選實施例中，所述深溝槽隔離部件的寬度為至少lOOnm。在可選實施例中，所述第二阱區(qū)包括第一部分和第二部分，所述第一部分包圍所述源極區(qū)以及所述第二部分在所述柵極結(jié)構(gòu)下方橫向延伸。在可選實施例中，所述柵極結(jié)構(gòu)包括柵電極，所述柵電極包括Al、Cu、W、T1、Ta、TiN、TaN、NiS1、CoSi或者它們的組合。在可選實施例中，所述柵極結(jié)構(gòu)包括柵極介電層，所述柵極介電層包括氧化硅、高K介電材料和氮氧化硅。在可選實施例中，所述柵極結(jié)構(gòu)部分形成在所述絕緣結(jié)構(gòu)上。根據(jù)本發(fā)明的一個方面，提供了一種制造高壓半導(dǎo)體晶體管的方法，包括:提供具有第一導(dǎo)電類型的輕摻雜半導(dǎo)體襯底；將氧氣注入到頂面下方的所述輕摻雜半導(dǎo)體襯底中以形成注氧層；在所述襯底上方外延生長第一阱區(qū)，所述第一阱區(qū)具有與所述第一導(dǎo)電類型不同的第二導(dǎo)電類型；在所述第一阱區(qū)中形成第二阱區(qū)的第一摻雜部分，所述第一摻雜部分占據(jù)從所述第一阱區(qū)的頂面開始并且向下延伸進入所述第一阱區(qū)中的區(qū)域；在所述第一阱區(qū)中形成所述第二阱的第二摻雜部分，所述第二摻雜部分從所述第一摻雜部分開始朝漏極區(qū)橫向延伸，并且所述第一摻雜部分和所述第二摻雜部分具有所述第一導(dǎo)電類型；在所述襯底上形成絕緣層；在所述襯底和所述第一阱區(qū)中形成深溝槽隔離部件，其中所述深溝槽隔離部件包圍所述第二阱區(qū)和所述絕緣層，并且接觸所述注氧層；在所述襯底上形成柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)具有覆在所述絕緣層上的第一部分、覆在所述第一阱區(qū)上的第二部分以及覆在所述第二阱區(qū)的所述第一摻雜部分上的第三部分；以及

在所述第二阱區(qū)的所述第一摻雜部分中所述柵極結(jié)構(gòu)與所述絕緣層相對的一側(cè)形成源極區(qū)；
在所述第一阱區(qū)中形成所述漏極區(qū)，其中所述漏極區(qū)的第一部分被包圍在所述深溝槽隔離部件內(nèi)，所述漏極區(qū)的第二部分在所述深溝槽隔離部件外。在可選實施例中，所述方法進一步包括在所述漏極區(qū)的所述第一部分和所述第二部分中的每一個、所述柵極結(jié)構(gòu)和所述源極區(qū)上形成互連結(jié)構(gòu)。在可選實施例中，形成所述源極區(qū)和形成所述漏極區(qū)通過同時注入所述源極區(qū)的一部分和所述漏極區(qū)的一部分來部分地實施。在可選實施例中，形成所述深溝槽隔離部件包括蝕刻出接觸所述注氧層的深溝槽以及用氧化硅填充所述深溝槽。在可選實施例中，用氧化硅填充所述深溝槽包括在所述深溝槽的底部和側(cè)壁上熱生長氧化硅層并沉積氧化硅。在可選實施例中，形成所述源極區(qū)包括在所述第二阱區(qū)的所述第一摻雜部分中形成兩個相反的摻雜區(qū)。


當結(jié)合附圖進行閱讀時，根據(jù)下面的詳細描述可以更好地理解本發(fā)明的各方面。應(yīng)該強調(diào)的是，根據(jù)工業(yè)中的標準實踐，各種部件沒有被按比例繪制。實際上，為了討論清楚，各種部件的尺寸可以被任意增大或減小。圖1A和圖1B是兩種類型的傳統(tǒng)高壓橫向擴散金屬氧化物半導(dǎo)體(HV LDM0S)晶體管器件的截面圖。圖2A和圖2B是兩種類型的使用絕緣體上硅(SOI)襯底的傳統(tǒng)HV LDMOS晶體管器件的截面圖。
`
圖3是根據(jù)本發(fā)明各實施例的HV LDMOS晶體管的截面圖。圖4是根據(jù)本發(fā)明各實施例的在HV LDMOS晶體管中的注氧層的注氧分布圖。圖5是根據(jù)本發(fā)明各實施例的在對HV LDMOS晶體管的操作期間漏極電流相對于漏極電壓的繪圖。圖6是根據(jù)本發(fā)明各實施例模仿的HV LDMOS晶體管的電勢圖。圖7是根據(jù)本發(fā)明各實施例的在晶體管處于截止狀態(tài)時的漏極電流相對于漏極電壓的繪圖。圖8是根據(jù)本發(fā)明各方面的制造HV LDMOS器件的方法的流程圖。圖9A至圖9H是根據(jù)本發(fā)明的方法實施例在制造各個階段中的與本發(fā)明HV LDMOS器件實施例對應(yīng)的工件的截面圖。下面將參考附圖詳細闡述本發(fā)明的各實施例。
具體實施例方式本發(fā)明涉及具有低襯底漏電和高擊穿電壓閾值的HV LDMOS器件和制造這種HVLDMOS器件的方法。應(yīng)當理解，下面的公開提供了許多不同的實施例或例子，以實現(xiàn)本發(fā)明的不同特征。以下將描述部件和布置的具體實例以簡化本發(fā)明。當然，這些僅是實例并不旨在限制本發(fā)明。另外，本發(fā)明可以在多個實例中重復(fù)參考符號和/或字符。這種重復(fù)只是為了簡化和清楚，并且其本身不表示所討論的多個實施例和/或配置之間的關(guān)系。此外，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接觸的實施例，也可以包括其他部件可以形成在第一部件和第二部件之間使得第一部件和第二部件不直接接觸的實施例?？臻g關(guān)系術(shù)語諸如“在...之下”、“在...下面”、“下面的”、“在...上面”、以及“上
面的”等可在此使用，以便于描述圖中示出的一個元件或部件與另一元件或部件的關(guān)系。應(yīng)當理解，除圖中所示的方位之外，空間關(guān)系術(shù)語還包括使用或操作中器件的各種不同方位。例如，如果翻轉(zhuǎn)圖中所示的器件，則被描述為在其他元件或部件“下面”或“之下”的元件將被定位為在其他元件或部件的“上面”。因此，示例性術(shù)語“在...下面”包括在上面和在下面的方位。器件可以以其它方式定位(旋轉(zhuǎn)90度或在其他方位)，并且通過在此使用的空間關(guān)系描述符進行相應(yīng)地解釋。圖1A是一種傳統(tǒng)HV LDMOS晶體管的截面圖。在圖1A中，η型HV MOS器件100制造在P襯底101中。深η阱(η漂移)形成在襯底101中。場氧化層108形成在η阱102上方以及柵極140部分地覆在場氧化層108上方。源極和漏極形成在柵極140的相對側(cè)。源極包括包含在P阱104中的一對相反摻雜區(qū)ρ+(132)和η+(133)。源極端子130電連接至源極區(qū)132和133。在柵極140的一側(cè)和場氧化層108的邊緣，η+摻雜漏極區(qū)120形成在η阱102中并且電連接至漏極端子120。ρ頂部區(qū)105形成在場氧化層108和深注入η漂移區(qū)102之間。ρ頂部區(qū)105是浮置層并且不連接至源極區(qū)或漏極區(qū)。圖1B是另一傳統(tǒng)HV LDMOS器件150的截面圖。不像圖1A中的器件100，器件150用埋入P阱155替換ρ頂部層。在圖1B中，η型HV LDMOS器件制造在ρ襯底151中。深η阱(η漂移)形成在襯底151中。場氧化層158形成在η阱152上，以及柵極190部分地覆在場氧化層158上。源極和漏極各形成在柵極的一側(cè)。源極包括P型區(qū)ρ+(182)和η型區(qū)η+(183)，它們都被容納在ρ阱154內(nèi)。源極端子180電連接至源極區(qū)182和183。在柵極190的相對側(cè)和場氧化層158的邊緣，η+摻雜漏極區(qū)153形成在η阱152中并且電連接至漏極端子170。深注入?yún)^(qū)ρ阱 155形成在深注入η漂移區(qū)152的中間，并且也在場氧化層158之下但是沒有連接至場氧化層158。埋入ρ阱區(qū)155是浮置層并且不連接至源極或漏極區(qū)。為了處理圖1A和圖1B的傳統(tǒng)HV LDMOS晶體管的實質(zhì)襯底電流泄露，開發(fā)出如圖2所示的形成在絕緣體上硅(SOI)的HV LDMOS晶體管。HV LDMOS結(jié)構(gòu)形成在包括氧化埋層(BOX) 201的SOI襯底上方。在工作期間，BOX層201限制襯底的電流泄露。然而圖2A的HV LDMOS導(dǎo)致非常低的擊穿電壓(BV)閾值(大約圖1A和圖1B的傳統(tǒng)LV LDMOS的1/3)，因為BOX層201通過形成在BOX層201下的移動電荷層阻止了耗盡區(qū)進入到襯底的擴展。開發(fā)出圖2B的部分SOI器件以增加BV閾值。在圖2A中，BOX層201沒有在整個器件下面延伸。去除部分BOX層201，然后襯底材料重新形成在漏極結(jié)構(gòu)203和η阱205下面。在該部分SOI器件中，施加在漏極和襯底之間的電壓被穿過BOX層201和耗盡層進入到襯底來支持，這明顯提高了器件BV閾值。然而，部分SOI器件的制造困難并且成本非常高。一種形成部分SOI襯底的方法包括從背側(cè)蝕刻穿過ρ襯底207以去除部分BOX層而留下前側(cè)的完整的襯底材料，然后向后外延生長襯底材料。因為P襯底的厚度，蝕刻和再生長材料的量相比于典型的半導(dǎo)體工藝非常大并且增加了 SOI晶圓的成本，所以該方法難于實施大量制造。形成部分SOI襯底的另一方法包括從前側(cè)蝕刻部分BOX層，在BOX層的部分上沉積多晶硅，以及在BOX層和多晶硅周圍生長單晶襯底。然后退火工藝熔化多晶區(qū)域而維持在單晶區(qū)域中的結(jié)構(gòu)。于是弓I起熱梯度使得允許穿過多晶區(qū)進入到單晶結(jié)構(gòu)中的再結(jié)晶。該工藝導(dǎo)致在BOX層上的非平面頂面，因而必須在進一步的外延工藝能繼續(xù)之前平坦該頂面。正如背側(cè)蝕刻和再生長方法，該方法成本很高并且難于實施大量制造。圖3示出了根據(jù)本發(fā)明各實施例的HV LDMOS晶體管的截面圖。圖3的HV LDMOS是沒有使用昂貴的SOI襯底以及難于實施的工藝的具有低襯底漏電和良好BV閾值的晶體管。HV LDM0S300可以是高壓絕緣柵雙極型晶體管(HV IGBT)。在圖3中，提供了具有第一導(dǎo)電類型的輕摻雜襯底301。在本實施例中，HV LDMOS晶體管300是η型HV LDMOS,因而襯底301包括ρ型娃襯底(P襯底)。襯底是半導(dǎo)體晶圓，如娃晶圓?？蛇x地或另外，襯底可包括其他半導(dǎo)體，例如鍺、碳化硅、砷化鎵、砷化銦和磷化銦。襯底可包括半導(dǎo)體合金，例如娃鍺、碳化娃鍺、磷砷化鎵(gallium arsenic phosphide)以及磷化鎵銦。諸如注氧隔離(SMOX)的工藝被用于生成在襯底301的頂面305下的注氧層303。注氧層303不會影響襯底301的頂面305的平面性。第一阱307形成在襯底301上方，第一阱具有與襯底不同的導(dǎo)電類型。例如，襯底具有P型導(dǎo)電性，而第一阱具有η型導(dǎo)電性。在本實施例中，第一阱307是通過外延工藝使用摻雜劑形成的在ρ襯底上方的N漂移(η阱)。第二阱309形成在第一阱307中，第二阱309具有與襯底301相同的導(dǎo)電類型。第二阱309可稱為P體(P-body)。第 二阱309可具有不同的部分，每一部分在第一阱307內(nèi)具有與其他部分不同的位置和深度。兩部分被用單獨的摻雜工藝形成。例如，如圖3所示，第二阱P體309具有部分309a，其包圍源極區(qū)324和326 ;以及另外的部分309b，其從部分309a以朝漏極結(jié)構(gòu)328和330的方向延伸。P體的部分309a和309b連接。N漂移307具有諸如磷的η型摻雜物，以及P體309具有諸如硼的ρ型摻雜物。在一種實施例中，N漂移307和P體309可通過多個工藝步驟形成，無論是現(xiàn)在已知的還是將來開發(fā)的，例如在襯底上生長犧牲氧化層，為P體區(qū)309a和30%或者N漂移307的位置進行開設(shè)圖案，以及注入雜質(zhì)。場絕緣層308形成在襯底上。柵極結(jié)構(gòu)345和340具有覆在第一阱N漂移307上的第一部分以及覆在第二阱P體309上的第二部分。柵極結(jié)構(gòu)包括柵極介電層340和形成在柵極介電層340上的柵電極345。柵極介電層340可包括適于高壓應(yīng)用的氧化娃層。可選地，柵極介電層340可任選地包括高k介電材料、氮氧化硅、其他合適的材料或者其組合。高k介電材料選自:金屬氧化物、金屬氮化物、金屬硅酸鹽、過渡金屬氧化物、過渡金屬氮化物、過渡金屬硅酸鹽、金屬氮氧化物、金屬鋁酸鹽、硅酸鋯、鋁酸鋯、氧化鉿或它們的組合。柵極介電層340可具有多層結(jié)構(gòu)，例如一層氧化硅以及另一層高k材料?？墒褂没瘜W(xué)氣相沉積(CVD)、物理氣相沉積(PVD)、原子層沉積(ALD)、熱氧化、其他合適的工藝或者它們的組合形成。柵電極345連接至金屬互連件316，并且設(shè)置在柵極介電層340上。在一些實施例中，柵電極345包括摻雜的或者不摻雜的多晶娃?？蛇x地,柵電極層345包括金屬,例如Al，Cu，W，Ti，Ta，TiN, TaN, NiSi, CoSi，其他合適的導(dǎo)電材料或它們的組合。柵電極層345通過CVD、PVD、ALD、電鍍或其他工藝形成。柵電極層可具有多層結(jié)構(gòu)以及用多步驟工藝形成。漏極結(jié)構(gòu)328和330形成在第一阱N漂移307中并且從上方連接至漏極互連件314。漏極結(jié)構(gòu)328和330設(shè)置在從柵極結(jié)構(gòu)340和345穿過場氧化層308的位置處。源極結(jié)構(gòu)324和326形成在第二阱P體309的上部309a的頂面中，從漏極結(jié)構(gòu)328和330穿過柵極結(jié)構(gòu)340和345的位置處。在一些實施例中，源極具有兩個相反摻雜區(qū)324和326，它們都形成在在第二阱P體309的上部309a的頂面中并且都從上方連接至源極互連件318。源極326和漏極結(jié)構(gòu)330的第一區(qū)可具有第一導(dǎo)電類型，其與襯底301的導(dǎo)電類型相同。源極326和漏極結(jié)構(gòu)330的第二區(qū)可具有第二導(dǎo)電類型，其與第一阱307的導(dǎo)電類型相同。例如在圖3中，源極324和漏極結(jié)構(gòu)328的第一區(qū)包括η型摻雜劑，例如磷或砷，以及源極326和漏極結(jié)構(gòu)330的第二區(qū)包括ρ型摻雜劑，例如硼。源極結(jié)構(gòu)和漏極結(jié)構(gòu)可通過諸如離子注入或擴散的方法形成?？墒褂每焖贌嵬嘶?RTA)工藝以激活注入的摻雜劑。深溝槽隔離(DTI) 311橫向包圍柵極結(jié)構(gòu)340和345、源極結(jié)構(gòu)324和326、第二阱P體309、場氧化層308以及第一阱307中的漏極結(jié)構(gòu)330。注意DTI311沒有包圍漏極結(jié)構(gòu)328。DTI部件連接至注氧層303以將HVLDM0S300的某些部件裝在絕緣材料DTI311和注氧層303內(nèi)。DTI部件311是介電材料。在一些實施例中，DTI部件的寬度是大約IOOnm或者更多。DTI部件311可包括在溝槽的側(cè)壁上形成熱生長氧化硅層然后用熱生長或沉積的氧化硅填充溝槽。例如，DTI311可用氧化硅使用CVD工藝(諸如高密度等離子體(HDP)CVD)填充。圖4是在襯底301中的注氧層303的注氧分布圖。從襯底301的頂面305進行測量，注氧層303的氧濃度分布為在從頂面305向下大約300nm處或者在大約200nm和400nm之間具有峰值氧濃度401。注氧層303的厚度403被限定為頂面之下的一部分:該部分具有預(yù)定量以上的氧濃度。例如，注入層厚度可以是大約IOOnm并且具有約5E20以上的氧濃度。注入層在頂面305以下至少IOOnm,并且可在約150nm至約450nm之間?；谧⑷肽芰亢妥⑷氤掷m(xù)時間，注入層可制得更薄或更厚。注意靠近頂面約O至約75nm處的注入分布的部分405是表面噪聲，并不反映注氧濃度。
圖5是在柵極電壓為20伏時晶體管工作期間電流相對于漏極電壓的繪圖。換句話說，晶體管導(dǎo)通以實現(xiàn)源極和漏極之間的電傳導(dǎo)。線501表示相對于漏極電壓的漏極電流(安培/微米)。線501顯示出晶體管的正常工作，即漏極電流隨漏極電壓的增長而增長。在漏極處大約150伏至大約200伏的高壓工作區(qū)期間，電流增長幾乎是線性的。線503顯示出在相同工作期間的對數(shù)尺度的襯底電流(安培/微米)。雖然襯底電流(換句話說，不期望的襯底泄露電流)在漏極電壓的工作范圍稍微增長，然而其一直保持在大約2Log-ll之下。線503顯示出在晶體管工作期間可忽略的襯底漏電。因而，在工作期間從本發(fā)明晶體管流走最小電流使得功率減少，并且閉鎖以及其他不期望現(xiàn)象的可能性的發(fā)生減少。圖6是對于HV LDMOS晶體管當856.6伏的高壓施加到漏極(圖6的左上部)時模仿的電勢圖。由于漏極被分隔成部分328和330，高電勢遍及襯底而不是被限制在DTI311和注氧層303組成的袋裝件內(nèi)。漏極結(jié)構(gòu)328的使用允許HV LDMOS晶體管300具有非常高的擊穿電壓，因為電勢線伸至硅襯底內(nèi)。圖7示出了晶體管處于截止狀態(tài)時柵極電壓具有5伏情況下的漏極電流相對于漏極電壓的繪圖。源極和漏極之間的阻抗為每平方分米大約40兆歐姆(mega ohms)。線701顯示出E-1O安培/微米級的漏極電流。漏極電流輕微增長直到施加800伏以上的電流，并且擊穿閾值被指示為在862伏處。擊穿閾值相比于不包括單獨的漏極結(jié)構(gòu)328的晶體管的擊穿閾值要聞很多，例如，與圖2A的據(jù)記錄擊穿電壓為163伏的晶體管相比。擊穿電壓也聞于圖2B的據(jù)記錄擊穿電壓為499伏的部分SOI晶體管。圖8是根據(jù)本發(fā)明各實施例的制造高壓橫向擴散MOS半導(dǎo)體器件的方法800的流程圖。應(yīng)當注意，方法800可以以互補金屬氧化物半導(dǎo)體(CMOS)技術(shù)工藝流程實施。因此，應(yīng)當理解，在方法800之前、之后和期間可提供附加的工藝，并且在此僅簡明地描述了一些工藝。方法開始于塊801，提供半導(dǎo)體襯底。襯底具有第一導(dǎo)電類型。例如如圖9A所示，襯底可以是P型如襯底901。在各實施例中，襯底901是輕摻雜硅。方法800繼續(xù)到塊803，將氧氣注入到在襯底的頂面下的輕摻雜半導(dǎo)體襯底中。圖9B示出了襯底901具有在襯底901的頂面之下的注氧層903。首先圖案化襯底901以保護不打算暴露在氧氣注入下的區(qū)域。然后將氧氣注入到自頂面至少約IOOnm的襯底中。使用相對高的量以實現(xiàn)每立方分米大約1E21原子的氧氣峰值或更大。頂面保持為平面以用于后續(xù)的外延工藝。在注入后，去除圖案以得到如圖9B示出的工件。在圖8的操作805中，形成具有第二導(dǎo)電類型的第一阱區(qū)，其不同于第一導(dǎo)電類型的襯底。如圖9C所示，例如，第一阱905可以是η阱，如形成在ρ襯底901上的η阱(N漂移)?？墒褂矛F(xiàn)有已知的外延工藝采用原位摻雜在襯底上方外延生長第一阱905或者摻雜步驟可在后續(xù)使用注入或熱擴散方法實施。例如，第一阱905的厚度可以是大約4微米，或者在大約2至大約5微米之間。方法800繼續(xù)塊807，在第一阱區(qū)中形成第二阱區(qū)。圖9D示出了實施塊807的步驟之后的工件。圖9D示出在第一阱區(qū)905中的第二阱區(qū)907。可用兩次操作形成第二阱區(qū)907。第二阱907的第一部分907a首先形成在第一阱905中。第二阱907的第一部分907a從第一阱905的頂面開始并且向下延伸入第一阱905中。第二阱907的第二部分907b形成在第一講905中，該第二部分907b在第一講905的頂面之下自第一部分907a橫向延伸并且超出第二阱的第一部分907a的頂面。第二阱的第一部分907a和第二部分907b具有第一導(dǎo)電類型。例如，第二阱是P型摻雜的。第二阱的第一部分907a和第二部分907b通過注入P型摻雜劑和使用不同 的圖案來形成?？墒紫扔玫谝粓D案形成兩者中的任一個，然后用第二圖案形成另一個。注入實質(zhì)上使用在不同注入能量級的相同摻雜劑濃度以實現(xiàn)變化的深度。如圖9D所示，最后得到的第二阱為靴狀，但是其他的變形也是可能的。例如，第二阱可以是倒置T形狀。方法800繼續(xù)塊809，在工件上形成絕緣層，也稱為場氧化層。場氧化層可包括電介質(zhì)，例如氧化硅、氮化物或者其他合適的絕緣材料。圖9E示出了在第一阱905上方以及第一阱905中的場氧化層909的例子，場氧化層909靠近但沒有鄰接第二阱907?？赏ㄟ^熱氧化工藝形成場氧化層909。圖案化工件以在有氧氣存在的情況下保護場氧化層不期望以及不受高溫(例如大約800攝氏度)的區(qū)域。在圖8的下一個塊811中，形成深溝槽隔離(DTI)部件。在圖9E中，DTI部件911橫向包圍在第一阱905中的場氧化層909和第二阱907，并且連接至注氧層903。DTI911和注氧層903包圍HV LDMOS的多個部件并且將這多個部件與襯底和其他器件隔離開。在一些實施例中，DTI911接觸氧濃度大于約1E20的注氧層。通過使用蝕刻掩模蝕刻深溝槽形成DTI部件911，其中蝕刻掩?？梢允枪庋谀；蛘哂惭谀＃缓笥媒^緣材料填充深溝槽。在一種實施例中，絕緣材料是與場氧化層的材料相同的熱生長氧化硅。DTI材料可與場氧化層同時或者不同時生長。在一個實施例中，在場氧化層形成之前首先蝕刻深溝槽，然后重新圖案化工件以暴露場氧化層區(qū)域和溝槽。在深溝槽內(nèi)并同時在第一阱905的暴露部分上生長氧化硅絕緣體。氧化硅首先填充深溝槽并且當場氧化層909繼續(xù)生長時閉合開口。在另一例子中，首先在深溝槽側(cè)壁和底部形成熱生長氧化硅薄層，然后用等離子體輔助的沉積工藝(如高密度等離子體(HDP)CVD)填充深溝槽。再參考圖8，在操作813中，在工件上方形成柵極結(jié)構(gòu)。如圖9F所示，柵極結(jié)構(gòu)具有下部介電層913a和上部電極層913b。柵極結(jié)構(gòu)913可覆在三個區(qū)域上:柵極結(jié)構(gòu)913的第一部分覆在場氧化層909的邊緣上，柵極結(jié)構(gòu)913的第二部分覆在第一阱905的頂面上，以及柵極結(jié)構(gòu)的第三部分覆在第二阱907的第一部分907a上。可通過包括光刻圖案和蝕刻實現(xiàn)三個區(qū)域的柵極結(jié)構(gòu)913的精確覆蓋。下面描述一種在這三個區(qū)域上圖案化柵極介電層和電極層的示例性方法。光刻膠層通過諸如旋涂的適合工藝形成在多晶硅電極層上，然后用適當?shù)墓饪虉D案形成方法圖案化以形成圖案化的光刻膠部件。因而，光刻膠的圖案能夠通過干蝕刻工藝轉(zhuǎn)移到下面的多晶硅電極層和柵極介電層，從而用多個工藝步驟和各種適當?shù)捻樞蛐纬蓶烹姌O和柵極介電層。場氧化層、第一阱和第二阱的柵極結(jié)構(gòu)的精確覆蓋受光刻對準過程控制。然后剝離光刻膠層。在另一種實施例中，僅圖案化柵電極層。在另一種實施例中，硬掩模層形成在多晶硅層上。圖案化的光刻膠層形成在硬掩模層上。光刻膠層的圖案轉(zhuǎn)移至硬掩模層，然后轉(zhuǎn)移至多晶硅層以形成柵電極。硬掩模層可包括氮化硅、氮氧化硅、碳化硅和/或其他合適的介電材料，并且可使用諸如CVD或PVD的方法形成。再參考圖8，方法800繼續(xù)塊815，形成源極區(qū)和漏極區(qū)。如圖9G所示，源極區(qū)915包括兩個區(qū)915a和915b。第一源極區(qū)915a可具有第一導(dǎo)電類型；第二源極區(qū)915b,形成為緊挨第一源極區(qū)915a，可具有第二導(dǎo)電類型。例如，第一部分源極是ρ型，以及第二部分源極是η型，或者反之亦然。漏極區(qū)917包括兩個區(qū)917a和917b。第一漏極區(qū)917a具有第一導(dǎo)電類型；第二漏極區(qū)917b，形成為穿過DTI部件900緊挨第一漏極區(qū)917，可具有第二導(dǎo)電類型。例如，第一部分漏極是P型，以及第二部分漏極是η型，或者反之亦然。通過在每一區(qū)中注入η型摻雜物或ρ型摻雜物或者兩種類型的摻雜物形成第一和第二源極區(qū)以及第一和第二漏極區(qū)。 各區(qū)的部分可同時被注入。在一個例子中，區(qū)917a和915b同時被注入，以及區(qū)917b和區(qū)915a同時被注入。在另一個例子中，所有的區(qū)被用一種類型的摻雜物注入，并且僅有兩個區(qū)被用另一種類型的摻雜物注入。在又一例子中，各區(qū)在不同的時間被注入。再參考圖8，在晶體管上方形成互連結(jié)構(gòu)。如圖9H所示，互連結(jié)構(gòu)919，921和923形成在晶體管的各部件上。注意，互連結(jié)構(gòu)919具有兩部分，一部分連接至漏極區(qū)917a和917b中的每一個?；ミB結(jié)構(gòu)921連接至柵極結(jié)構(gòu)913?；ミB結(jié)構(gòu)923單獨或者共同連接至源極區(qū)915a和915b?；ミB結(jié)構(gòu)919，921和923中的每一個都包括與晶體管元件直接接觸的接觸部分以及在接觸部分之上的互連部分。在一個實施例中，層間電介質(zhì)(ILD)和多層互連(MLI)結(jié)構(gòu)在配置中形成使得ILD將每一金屬層與其他金屬層分開并隔離。在進一步的實施例中，MLI結(jié)構(gòu)包括形成在襯底上的接觸件、通孔和金屬線。在一個例子中，MLI結(jié)構(gòu)可包括導(dǎo)電材料，如鋁、鋁/硅/銅合金、鈦、氮化鈦、鎢、多晶硅、金屬硅化物或它們的組合，因而也稱為鋁互連件。可用包括物理氣相沉積(濺射)，化學(xué)氣相沉積(CVD)或其組合的工藝形成鋁互連件。其他形成鋁互連件的制造技術(shù)可包括光刻工藝和蝕刻以圖案化用于垂直連接(通孔和接觸件)和水平連接(導(dǎo)線)的導(dǎo)電材料?？蛇x地，銅多層互連件被用于形成金屬圖案。銅互連結(jié)構(gòu)可包括銅、銅合金、鈦、氮化鈦、鉭、氮化鉭、鎢、多晶硅、金屬硅化物或它們的組合。銅互連件可通過包括CVD、濺射或其他合適工藝的技術(shù)形成。ILD材料包括氧化硅?？蛇x地或另外，ILD包括具有低介電常量(例如介電常量小于約3.5)的材料。在一個實施例中，介電層包括二氧化硅、氮化硅、氮氧化硅、聚酰亞胺、旋涂式玻璃(SOG)、摻氟的硅酸鹽玻璃(FSG)，摻碳的氧化硅、黑金剛石 (Black Diamondu,California州的Santa Clara的應(yīng)用材料)、干凝膠、氣凝膠、非結(jié)晶氟化碳、派瑞林(Parylene),雙苯并環(huán)丁烯類化合物BCB (bis-benzocyclobutenes)、SiLK (陶氏化學(xué)公司Dow Chemical, Midland, Michigan)、聚酰亞胺和/或其他合適材料?？赏ㄟ^包括旋涂、CVD或其他合適工藝的技術(shù)形成介電層。MLI和ILD結(jié)構(gòu)可用諸如鑲嵌工藝的集成工藝形成。在一種鑲嵌工藝中，諸如銅的金屬被用作互連件的導(dǎo)電材料。另一金屬或金屬合金可另外或可選地被用于各種導(dǎo)電部件。因此，氧化硅、氟化硅玻璃或者低介電常量(k)材料可用于ILD。在鑲嵌工藝期間，在介電層中形成溝槽，然后在溝槽中填充銅。然后實施化學(xué)機械拋光(CMP)技術(shù)以回蝕刻和平坦化襯底表面。在各實施例中，本發(fā)明提供了性能提高的高壓器件，被配置成形成在雙阱結(jié)構(gòu)(η型阱內(nèi)部有延伸的P型阱)中的橫向擴散MOS(HV LDM0S)，其中雙阱結(jié)構(gòu)在襯底內(nèi)并且被包圍在絕緣袋狀件內(nèi)，這將襯底泄露電流減小到幾乎為零。漏極區(qū)的單獨部分在絕緣袋狀件的外部使得在高漏極電壓施加的期間襯底對電勢線是可用的。

上面論述了若干實施例的特征。本領(lǐng)域普通技術(shù)人員應(yīng)該理解，可以很容易地使用本發(fā)明作為基礎(chǔ)來設(shè)計或更改其他處理和結(jié)構(gòu)以達到與在此介紹的實施例的相同目的和/或?qū)崿F(xiàn)相同優(yōu)點。本領(lǐng)域普通技術(shù)人員也應(yīng)該意識到，這種等效構(gòu)造并不背離本發(fā)明的精神和范圍，并且在不背離本發(fā)明的精神和范圍的情況下，可以進行多種變化、替換以及改變。
權(quán)利要求
1.一種高壓半導(dǎo)體晶體管，包括: 具有第一導(dǎo)電類型的輕摻雜半導(dǎo)體襯底，其中所述輕摻雜半導(dǎo)體襯底的一部分包括位于所述輕摻雜半導(dǎo)體襯底的頂面之下的注氧層； 具有第二導(dǎo)電類型的第一阱區(qū)，所述第一阱區(qū)形成在所述輕摻雜半導(dǎo)體襯底上方； 在所述第一阱區(qū)中并且具有所述第一導(dǎo)電類型的第二阱區(qū)； 在所述第一阱區(qū)上方并且部分嵌入所述第一阱區(qū)內(nèi)的絕緣結(jié)構(gòu)，所述絕緣結(jié)構(gòu)不接觸所述第二阱區(qū)； 在所述第一阱區(qū)上方靠近所述絕緣結(jié)構(gòu)的柵極結(jié)構(gòu)； 在所述第一阱區(qū)中位于從所述柵極結(jié)構(gòu)橫跨所述絕緣結(jié)構(gòu)的位置處的漏極區(qū)，所述漏極區(qū)包括鄰接所述絕緣結(jié)構(gòu)的第一漏極部分和遠離所述絕緣結(jié)構(gòu)的第二漏極部分； 在所述第二阱區(qū)中的源極區(qū)，所述源極區(qū)設(shè)置在所述柵極結(jié)構(gòu)與所述漏極區(qū)相對的一側(cè)；以及 在所述第一阱區(qū)中的深溝槽隔離部件，所述深溝槽隔離部件包圍所述第二阱區(qū)、所述絕緣結(jié)構(gòu)、所述柵極結(jié)構(gòu)、所述源極區(qū)和所述第一漏極部分，其中所述深溝槽隔離部件接觸所述注氧層。
2.根據(jù)權(quán)利要求1所述的高壓半導(dǎo)體晶體管，其中，所述注氧層在從所述輕摻雜半導(dǎo)體襯底的所述頂面向下大約300nm處具有峰值氧濃度。
3.根據(jù)權(quán)利要求1所述的高壓半導(dǎo)體晶體管，其中，所述注氧層包括約5E20以上的氧濃度以及所述注氧層的厚度為大約lOOnm。
4.根據(jù)權(quán)利要求1所述的高壓半導(dǎo)體晶體管，其中，所述注氧層在所述輕摻雜半導(dǎo)體襯底的所述頂面之下至少lOOnm。
5.根據(jù)權(quán)利要求1所述的高壓半導(dǎo)體晶體管，其中，所述第一漏極部分具有所述第一導(dǎo)電類型，以及所述第二漏極部分具有所述第二導(dǎo)電類型。
6.一種制造高壓半導(dǎo)體晶體管的方法，包括: 提供具有第一導(dǎo)電類型的輕摻雜半導(dǎo)體襯底； 將氧氣注入到頂面下方的所述輕摻雜半導(dǎo)體襯底中以形成注氧層； 在所述襯底上方外延生長第一阱區(qū)，所述第一阱區(qū)具有與所述第一導(dǎo)電類型不同的第二導(dǎo)電類型； 在所述第一阱區(qū)中形成第二阱區(qū)的第一摻雜部分，所述第一摻雜部分占據(jù)從所述第一阱區(qū)的頂面開始并且向下延伸進入所述第一阱區(qū)中的區(qū)域； 在所述第一阱區(qū)中形成所述第二阱的第二摻雜部分，所述第二摻雜部分從所述第一摻雜部分開始朝漏極區(qū)橫向延伸，并且所述第一摻雜部分和所述第二摻雜部分具有所述第一導(dǎo)電類型； 在所述襯底上形成絕緣層； 在所述襯底和所述第一阱區(qū)中形成深溝槽隔離部件，其中所述深溝槽隔離部件包圍所述第二阱區(qū)和所述絕緣層，并且接觸所述注氧層； 在所述襯底上形成柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)具有覆在所述絕緣層上的第一部分、覆在所述第一阱區(qū)上的第二部分以及覆在所述第二阱區(qū)的所述第一摻雜部分上的第三部分；以及在所述第二阱區(qū)的所述第一摻雜部分中所述柵極結(jié)構(gòu)與所述絕緣層相對的一側(cè)形成源極區(qū)； 在所述第一阱區(qū)中形成所述漏極區(qū)，其中所述漏極區(qū)的第一部分被包圍在所述深溝槽隔離部件內(nèi)，所述漏極區(qū)的第二部分在所述深溝槽隔離部件外。
7.根據(jù)權(quán)利要求6所述的方法，進一步包括在所述漏極區(qū)的所述第一部分和所述第二部分中的每一個、所述柵極結(jié)構(gòu)和所述源極區(qū)上形成互連結(jié)構(gòu)。
8.根據(jù)權(quán)利要求6所述的方法，其中，形成所述源極區(qū)和形成所述漏極區(qū)通過同時注入所述源極區(qū)的一部分和所述漏極區(qū)的一部分來部分地實施。
9.根據(jù)權(quán)利要求6所述的方法，其中，形成所述深溝槽隔離部件包括蝕刻出接觸所述注氧層的深溝槽以及用氧化硅填充所述深溝槽。
10.根據(jù)權(quán)利要求9所述的方法，其中，用氧化硅填充所述深溝槽包括在所述深溝槽的底部和側(cè)壁上熱生長氧化硅層并沉積氧化`硅。
全文摘要
本發(fā)明提供了一種高壓金屬氧化物半導(dǎo)體橫向擴散器件(HV LDMOS)，尤其是絕緣柵雙極結(jié)型晶體管(IBGT)，以及其制造方法。該器件包括半導(dǎo)體襯底、形成在襯底上的柵極結(jié)構(gòu)、形成在襯底內(nèi)柵極結(jié)構(gòu)的兩側(cè)的源極和漏極，形成在襯底內(nèi)的第一摻雜阱以及形成在第一阱內(nèi)的第二摻雜阱。柵極、源極、第二摻雜阱和第一阱的一部分以及漏極結(jié)構(gòu)的一部分被在硅襯底中的深溝槽隔離部件和注氧層包圍。本發(fā)明還公開了具有低襯底漏電的絕緣柵雙極型晶體管結(jié)構(gòu)。
文檔編號H01L29/78GK103247684SQ20131004193
公開日2013年8月14日 申請日期2013年1月29日 優(yōu)先權(quán)日2012年2月13日
發(fā)明者霍克孝, 鄭志昌, 蘇如意, 葉人豪, 楊富智, 蔡俊琳 申請人:臺灣積體電路制造股份有限公司