包含垂直晶體管裝置的半導(dǎo)體裝置結(jié)構(gòu)、垂直晶體管裝置陣列及制作方法
【專利摘要】本發(fā)明揭示一種半導(dǎo)體裝置結(jié)構(gòu)。所述半導(dǎo)體裝置結(jié)構(gòu)包含在襯底上面延伸的臺(tái)面。所述臺(tái)面具有在所述臺(tái)面的第一側(cè)與第二側(cè)之間的溝道區(qū)。第一柵極在所述臺(tái)面的第一側(cè)上，所述第一柵極包括第一柵極絕緣體及第一柵極導(dǎo)體，所述第一柵極導(dǎo)體包括上覆于所述第一柵極絕緣體上的石墨烯。所述柵極導(dǎo)體可包括呈一個(gè)或一個(gè)以上單層的石墨烯。本發(fā)明還揭示一種用于制作所述半導(dǎo)體裝置結(jié)構(gòu)的方法；一種包含具有所述所揭示結(jié)構(gòu)的半導(dǎo)體裝置的垂直晶體管裝置陣列；及一種用于制作所述垂直晶體管裝置陣列的方法。
【專利說明】包含垂直晶體管裝置的半導(dǎo)體裝置結(jié)構(gòu)、垂直晶體管裝置陣列及制作方法
[0001]優(yōu)先權(quán)主張
[0002]本申請(qǐng)案主張2011年8月23日申請(qǐng)的題為“包含垂直晶體管裝置的半導(dǎo)體裝置結(jié)構(gòu)、垂直晶體管裝置陣列及制作方法(Semiconductor Device Structures IncludingVertical Transistor Devices, Arrays of Vertical Transistor Devices, and Methodsof Fabrication) ”的第13 / 215，968號(hào)美國(guó)專利申請(qǐng)案的 申請(qǐng)日期:的權(quán)益。
【技術(shù)領(lǐng)域】
[0003]在各種實(shí)施例中，本發(fā)明一股來說涉及集成電路設(shè)計(jì)及制作的領(lǐng)域。更特定來說，本發(fā)明涉及垂直定向晶體管及用于制作所述晶體管的方法。
【背景技術(shù)】
[0004]在襯底上制作例如晶體管等半導(dǎo)體裝置必定導(dǎo)致襯底的某一表面積被所述裝置的占用面積占據(jù)。通常，給定襯底的可用表面積受限，且最大化對(duì)襯底的使用需要最大化在襯底上制作的裝置的密度。最小化例如晶體管等裝置的組件的尺寸適應(yīng)最小化裝置的總體占用面積及最大化裝置密度。此適應(yīng)在給定襯底上形成較大數(shù)目的裝置。
[0005]晶體管通常構(gòu)造于襯底的主要表面上。主要表面通常為襯底的最上部外部表面。將襯底的主要表面視為界定水平平面及方向。
[0006]包含一對(duì)源極/漏極區(qū)之間的溝道區(qū)及經(jīng)配置以通過所述溝道區(qū)將所述源極/漏極區(qū)彼此電連接的柵極的場(chǎng)效應(yīng)晶體管(“FET”)結(jié)構(gòu)可基于溝道區(qū)相對(duì)于襯底的主要表面的定向而在兩個(gè)廣泛的類別當(dāng)中劃分。具有主要平行于襯底的主要表面的溝道區(qū)的晶體管結(jié)構(gòu)稱為平面FET結(jié)構(gòu)，且具有大體垂直于襯底的主要表面的溝道區(qū)的晶體管結(jié)構(gòu)稱為垂直FET( “VFET”)晶體管結(jié)構(gòu)。由于晶體管裝置的源極與漏極區(qū)之間的電流流動(dòng)穿過溝道區(qū)而發(fā)生，因此可基于電流流動(dòng)的方向以及溝道區(qū)的大體定向兩者而將平面FET裝置與VFET裝置區(qū)分開。VFET裝置為其中裝置的源極與漏極區(qū)之間的電流流動(dòng)主要實(shí)質(zhì)上正交于襯底的主要表面的裝置。平面FET裝置為其中源極與漏極區(qū)之間的電流流動(dòng)主要平行于襯底的主要表面的裝置。
[0007]VFET裝置包含從下伏襯底向上延伸的垂直的所謂的“臺(tái)面”，在此項(xiàng)技術(shù)中也稱為所謂的“鰭片”。此臺(tái)面形成晶體管主體的部分。一股來說，源極區(qū)及漏極區(qū)位于臺(tái)面的端處，而一個(gè)或一個(gè)以上柵極位于臺(tái)面或鰭片的一個(gè)或一個(gè)以上表面上。在激活后，電流即刻在臺(tái)面內(nèi)流動(dòng)穿過溝道區(qū)。
[0008]VFET在寬度上(即，在平行于由襯底的主要表面界定的水平平面的平面中的尺寸上)通常比平面FET薄。因此，垂直晶體管有助于適應(yīng)增加的裝置堆填密度且有助于包含在交叉點(diǎn)存儲(chǔ)器陣列內(nèi)。以此方式，多個(gè)VFET以堆疊行及列來定序。然而，甚至在此布置的情況下，堆填密度也至少部分地受垂直晶體管的組件(包含柵極及溝道組件)的最小尺寸限制。[0009]按比例縮放或以其它方式減小晶體管組件的尺寸至少部分地取決于常規(guī)半導(dǎo)體制作技術(shù)的限制、在制作中所使用的材料的物理限制及制作操作裝置所需的最低性質(zhì)。舉例來說，為了形成具有實(shí)現(xiàn)必要水平的低電阻的性質(zhì)的典型柵極金屬，通常需要大于5納米的柵極厚度。在具有環(huán)繞柵極的VFET裝置中使用5nm厚度的柵極金屬，裝置的總寬度必須考慮到柵極材料的寬度的兩倍。因此，典型的VFET環(huán)繞柵極將使至少10納米的VFET裝置寬度被柵極導(dǎo)體耗用。

【發(fā)明內(nèi)容】

[0010]本發(fā)明揭示一種包含垂直晶體管裝置的半導(dǎo)體裝置結(jié)構(gòu)，其包括在襯底上面延伸的臺(tái)面及在所述臺(tái)面的第一側(cè)上的第一柵極。所述臺(tái)面包括在所述臺(tái)面的第一側(cè)與第二側(cè)之間的溝道區(qū)。所述第一柵極包括第一柵極絕緣體及第一柵極導(dǎo)體，所述第一柵極導(dǎo)體包括上覆于所述第一柵極絕緣體上的石墨烯。
[0011]還揭示一種用于制作半導(dǎo)體裝置結(jié)構(gòu)的方法。所述方法包括:在襯底上形成多個(gè)金屬籽晶；在所述多個(gè)金屬籽晶中的每一者上形成導(dǎo)體材料以形成多個(gè)柵極導(dǎo)體；在所述多個(gè)柵極導(dǎo)體中的每一者上形成絕緣體材料以形成多個(gè)柵極絕緣體；及用溝道材料填充所述第一溝槽以形成溝道區(qū)。所述多個(gè)柵極絕緣體中的第一柵極絕緣體通過第一溝槽與所述多個(gè)柵極絕緣體中的第二柵極絕緣體分離。
[0012]揭示一種垂直晶體管裝置陣列。所述陣列包括:第一多個(gè)臺(tái)面，其在襯底上面延伸；第一多個(gè)絕緣體材料分段；第一柵極絕緣體，其沿著所述第一多個(gè)臺(tái)面中的所述臺(tái)面的所述第一側(cè)；及第一柵極導(dǎo)體，其沿著所述第一柵極絕緣體，所述第一柵極導(dǎo)體包括石墨烯。所述第一多個(gè)臺(tái)面中的每一臺(tái)面具有第一側(cè)及與所述第一側(cè)相對(duì)的第二側(cè)，所述第一側(cè)彼此相對(duì)且所述第二側(cè)彼此相對(duì)。每一絕緣體材料分段將所述臺(tái)面中的一者與所述第一多個(gè)臺(tái)面內(nèi)的另一臺(tái)面分離。
[0013]還揭示一種用于制作垂直晶體管裝置陣列的方法。所述方法包括:在襯底上形成多個(gè)金屬籽晶；在所述多個(gè)金屬籽晶中的每一者上形成導(dǎo)體材料以形成多個(gè)柵極導(dǎo)體；在所述多個(gè)柵極導(dǎo)體中的每一者上形成第一絕緣體材料以形成多個(gè)柵極絕緣體；用第二絕緣體材料填充所述第一溝槽；移除所述第二絕緣體材料的分段以暴露所述襯底的下伏區(qū)段且界定多個(gè)腔；及用溝道材料填充所述多個(gè)腔以形成在第一側(cè)上由所述第一柵極絕緣體接界且在第二側(cè)上由所述第二柵極絕緣體接界的溝道區(qū)。所述多個(gè)柵極絕緣體中的第一柵極絕緣體通過第一溝槽與所述多個(gè)柵極絕緣體中的第二柵極絕緣體分離。
【專利附圖】

【附圖說明】
[0014]圖1是本發(fā)明的實(shí)施例的垂直場(chǎng)效應(yīng)晶體管的橫截面俯視及前視透視示意圖；
[0015]圖2到11是根據(jù)本發(fā)明的實(shí)施例在各種處理階段期間的半導(dǎo)體裝置結(jié)構(gòu)的橫截面俯視及前視透視示意圖；且
[0016]圖12到21是根據(jù)本發(fā)明的另一實(shí)施例在各種處理階段期間的半導(dǎo)體裝置結(jié)構(gòu)的橫截面俯視及前視透視示意圖。
【具體實(shí)施方式】[0017]本發(fā)明揭示半導(dǎo)體裝置結(jié)構(gòu)、垂直晶體管裝置陣列及用于制作此些結(jié)構(gòu)或裝置的方法。所述垂直晶體管裝置及VFET陣列均包含薄柵極導(dǎo)體，從而使得本發(fā)明VFET結(jié)構(gòu)及方法有助于高裝置密度集成電路設(shè)計(jì)，包含交叉點(diǎn)存儲(chǔ)器陣列。
[0018]如本文中所使用，術(shù)語(yǔ)“襯底”意指及包含在其上形成例如垂直場(chǎng)效應(yīng)晶體管等材料的基底材料或構(gòu)造。襯底可為半導(dǎo)體襯底、在支撐結(jié)構(gòu)上的基底半導(dǎo)體層、金屬電極或其上形成有一個(gè)或一個(gè)以上層、結(jié)構(gòu)或區(qū)的半導(dǎo)體襯底。襯底可為常規(guī)硅襯底或包括半導(dǎo)電材料層的其它塊體襯底。如本文中所使用，術(shù)語(yǔ)“塊體襯底”不僅意指及包含硅晶片，而且意指及包含絕緣體上硅(“SOI”)襯底(例如，藍(lán)寶石上硅(“S0S”)襯底或玻璃上硅(“S0G”)襯底)、位于基底半導(dǎo)體基礎(chǔ)上的外延硅層，或其它半導(dǎo)體或光電子材料(例如，娃-鍺(S“_xGex)、鍺(Ge)、砷化鎵(GaAs)、氮化鎵(GaN)或磷化銦(InP))。此外，當(dāng)在以下描述中提及“晶片”或“襯底”時(shí)，可能已利用先前工藝步驟在基底半導(dǎo)體結(jié)構(gòu)或基礎(chǔ)中形成了區(qū)或結(jié)。 [0019]如本文中所使用，術(shù)語(yǔ)“石墨烯”意指及包含具有通過共價(jià)鍵彼此連接的多個(gè)碳原子的多環(huán)芳香族分子。所述多個(gè)碳原子可形成充當(dāng)標(biāo)準(zhǔn)重復(fù)單位的多個(gè)六元環(huán)且可進(jìn)一步包含五元環(huán)及/或七元環(huán)。石墨烯可為六元環(huán)的一個(gè)原子厚的材料，其中所述碳原子共價(jià)地鍵合且具有SP2雜交。石墨烯可包含石墨烯單層?；蛘?，石墨烯可包含彼此上下堆疊的多個(gè)石墨烯單層。就這一點(diǎn)來說，石墨烯可具有約5納米的最大厚度。如果使用多個(gè)石墨烯單層，那么可使用石墨烯作為半導(dǎo)體裝置結(jié)構(gòu)中的柵極。如果使用一個(gè)原子厚的材料，那么可使用石墨烯作為可切換材料。
[0020]如本文中所使用，盡管術(shù)語(yǔ)“第一”、“第二”、“第三”等可描述各種元件、組件、區(qū)、層及/或區(qū)段，但其中的任一者均不受這些術(shù)語(yǔ)的限制。這些術(shù)語(yǔ)僅用于將一個(gè)元件、組件、區(qū)、材料、層或區(qū)段與另一元件、組件、區(qū)、材料、層或區(qū)段區(qū)分開。因此，在不背離本文中的教示的情況下，下文所論述的“第一元件”、“第一組件”、“第一區(qū)”、“第一材料”、“第一層”或“第一區(qū)段”可稱為第二元件、第二組件、第二區(qū)、第二材料、第二層或第二區(qū)段。
[0021]如本文中所使用，為便于描述可使用例如“在…下方”、“在…下面”、“下部”、“底部”、“在…上面”、“上部”、“頂部”、“前面”、“后面”、“左面”、“右面”等空間相對(duì)術(shù)語(yǔ)來描述如圖中所圖解說明的一個(gè)元件或特征與另一(些)元件或特征的關(guān)系。除非另有規(guī)定，否則所述空間相對(duì)術(shù)語(yǔ)打算除圖中所描繪的定向以外還囊括裝置在使用或操作中的不同定向。舉例來說，如果翻轉(zhuǎn)圖中的裝置，那么描述為“在其它元件或特征下面”或“在其它元件或特征下方”或“在其它元件或特征底下”或“在其它元件或特征的底部上”的元件則將被定向?yàn)椤霸谄渌蛱卣魃厦妗被颉霸谄渌蛱卣鞯捻敳可稀薄Ｒ虼?，術(shù)語(yǔ)“在…下面”可囊括在…上面及在…下面的定向兩者，此取決于使用所述術(shù)語(yǔ)的背景，此將為所屬領(lǐng)域的一股技術(shù)人員所明了?？梢云渌绞蕉ㄏ蜓b置(旋轉(zhuǎn)90度或處于其它定向)且相應(yīng)地解釋本文中所使用的空間相對(duì)描述語(yǔ)。
[0022]如本文中所使用，將元件指代為“在另一元件上”意指及包含所述元件直接在另一元件的頂部上、鄰近于另一元件、在另一元件下方或與另一元件直接接觸。其還包含所述元件間接在另一元件的頂部上、鄰近于另一元件、在另一元件下方或接近另一元件，其中其之間具有其它元件。相比之下，當(dāng)稱元件“直接在另一元件上”時(shí)，不存在介入元件。
[0023]如本文中所使用，術(shù)語(yǔ)“包括(comprise) ”、“包括(comprising) ”、“包含(include) ”及/或“包含(including) ”規(guī)定所陳述特征、區(qū)、整數(shù)、步驟、操作、元件及/或組件的存在，但并不排除一個(gè)或一個(gè)以上其它特征、區(qū)、整數(shù)、步驟、操作、元件、組件及/或其群組的存在或添加。
[0024]如本文中所使用，“及/或”包含相關(guān)聯(lián)所列舉項(xiàng)目中的一者或一者以上的任何及所有組合。
[0025]如本文中所使用，單數(shù)形式“一 (a) ”、“一 (an) ”及“所述(the) ”打算也包含復(fù)數(shù)形式，除非上下文另有明確指示。
[0026]本文中所呈現(xiàn)的圖解說明并非意在作為任何特定組件、結(jié)構(gòu)、裝置或系統(tǒng)的實(shí)際視圖，而僅僅是用于描述本發(fā)明的實(shí)施例的理想化表示。
[0027]本文中參考示意性圖解說明理想化實(shí)施例的橫截面圖解說明來描述實(shí)例性實(shí)施例。如此，將預(yù)期由于(舉例來說)制造技術(shù)及/或公差所致的與圖解說明的形狀的變化。因此，本文中所描述的實(shí)施例不應(yīng)理解為限于如所圖解說明的特定形狀或區(qū)，而是將包含由(舉例來說)制造產(chǎn)生的形狀偏差。舉例來說，圖解說明或描述為箱形狀的區(qū)通?？删哂写植诩?或非線性特征。此外，所圖解說明的銳角可經(jīng)修圓。因此，圖中所圖解說明的區(qū)本質(zhì)上是示意性的，且其形狀并非打算圖解說明區(qū)的精確形狀且并非打算限制本權(quán)利要求書的范圍。
[0028]以下描述提供特定細(xì)節(jié)(例如材料類型、材料厚度及處理?xiàng)l件)以便提供對(duì)所揭示裝置及方法的實(shí)施例的透徹描述。然而，所屬領(lǐng)域的一股技術(shù)人員應(yīng)理解，可在不采用這些特定細(xì)節(jié)的情況下實(shí)踐所述裝置及方法的實(shí)施例。而是，所述裝置及方法的實(shí)施例可結(jié)合工業(yè)中所采用的常規(guī)半導(dǎo)體制作技術(shù)來實(shí)踐。
[0029]本文中所描述的制作工藝并不形成用于處理半導(dǎo)體裝置結(jié)構(gòu)的完整工藝流。所述工藝流的剩余部分是所屬領(lǐng)域的一股技術(shù)人員已知的。因此，本文中僅描述理解本發(fā)明裝置及方法的實(shí)施例所必需的方法及半導(dǎo)體裝置結(jié)構(gòu)。
[0030]除非上下文另有指示，否則本文中所描述的材料可通過任何適合技術(shù)來形成，包含(但不限于)旋涂、毯覆式涂覆、化學(xué)氣相沉積(“CVD”)、原子層沉積(“ALD”)、等離子增強(qiáng)ALD及物理氣相沉積(“PVD”)?；蛘撸稍簧L(zhǎng)所述材料。取決于將形成的特定材料，用于沉積或生長(zhǎng)材料的技術(shù)可由所屬領(lǐng)域的一股技術(shù)人員選擇。
[0031]除非上下文另有指示，否則本文中所描述的材料的移除可通過任何適合技術(shù)來實(shí)現(xiàn)，包含(但不限于)蝕刻、磨料平面化或其它已知材料移除方法。
[0032]現(xiàn)在將參考圖式，其中在通篇中相似編號(hào)指代相似組件。所述圖式未必按比例繪制。
[0033]圖1是具有本發(fā)明的結(jié)構(gòu)的VFET100半導(dǎo)體裝置的示意圖的橫截面前視及俯視透視圖。VFET100包含臺(tái)面120，臺(tái)面120在襯底50上面延伸使得臺(tái)面120的底部側(cè)125安放于襯底50的水平平面上部表面上。臺(tái)面120沿垂直于襯底50的方向在襯底50上面延伸。臺(tái)面120具有第一側(cè)121及與第一側(cè)121相對(duì)且實(shí)質(zhì)上平行的第二側(cè)122。溝道區(qū)130在第一側(cè)121與第二側(cè)122之間通過臺(tái)面120。在使用及操作中，溝道區(qū)130經(jīng)配置以允許電流在源極區(qū)(未展示)與漏極區(qū)(未展示)之間流動(dòng)。臺(tái)面120的頂部側(cè)126可與電極(未展示)或互連件(未展示)操作連通。
[0034]第一柵極140提供于臺(tái)面120的第一側(cè)121上。第一柵極140操作以控制溝道區(qū)130中的電流流動(dòng)。第二柵極140也可提供于臺(tái)面120的第二側(cè)122上，第二柵極140操作以結(jié)合第一柵極140來控制臺(tái)面120的溝道區(qū)130中的電流流動(dòng)。
[0035]每一柵極140包含柵極絕緣體160及上覆柵極導(dǎo)體150。柵極絕緣體160可直接提供于臺(tái)面120的第一側(cè)121及/或第二側(cè)122上。柵極導(dǎo)體150可直接提供于柵極絕緣體160上且可環(huán)繞臺(tái)面120的垂直側(cè)，即，可環(huán)繞臺(tái)面120的第一側(cè)121、第二側(cè)122、第三側(cè)123及第四側(cè)124。在此些實(shí)施例中，第三側(cè)123及第四側(cè)124可彼此相對(duì)且平行并垂直于第一側(cè)121及第二側(cè)122而布置。
[0036]在本發(fā)明VFET100結(jié)構(gòu)的其它實(shí)施例中，柵極140僅提供于臺(tái)面120的第一側(cè)121上。在又一些實(shí)施例中，柵極140僅提供于臺(tái)面120的第一側(cè)121及第二側(cè)122上而不提供于第三側(cè)123或第四側(cè)124上。
[0037]根據(jù)圖1中所描繪的本發(fā)明VFET100結(jié)構(gòu)的實(shí)施例，側(cè)壁柵極結(jié)構(gòu)140的柵極導(dǎo)體150實(shí)質(zhì)上上覆于柵極絕緣體160的整個(gè)外部表面(即，與臺(tái)面120接近的柵極絕緣體160的表面相對(duì)且實(shí)質(zhì)上平行的柵極絕緣體160的表面)上。在VFET100結(jié)構(gòu)的其它實(shí)施例中，柵極140的柵極導(dǎo)體150僅上覆于柵極絕緣體160的外部表面的一部分上。在一些此類實(shí)施例中，柵極導(dǎo)體150被結(jié)構(gòu)化為環(huán)形柵極導(dǎo)體。
[0038]本發(fā)明VFET100的柵極導(dǎo)體150是界定小于或等于約5納米的柵極導(dǎo)體厚度G(即，當(dāng)柵極導(dǎo)體150被構(gòu)造為具有三維箱形狀時(shí)此柵極導(dǎo)體150的最短側(cè)的尺寸)的柵極導(dǎo)體。因此，根據(jù)具有一對(duì)柵極140的所描繪VFET100，柵極導(dǎo)體150的厚度向一個(gè)所形成VFET單元(圖11及圖21)的總體寬度C貢獻(xiàn)柵極導(dǎo)體150的厚度G的兩倍。柵極導(dǎo)體150的厚度G可小于柵極絕緣體160的厚度I，當(dāng)柵極絕緣體160被構(gòu)造為具有三維箱形狀時(shí)，厚度I由此柵極絕緣體160的最短側(cè)的尺寸界定。
[0039]柵極導(dǎo)體150可由石墨烯形成，或柵極導(dǎo)體150的至少一部分可包含石墨烯。石墨烯展現(xiàn)高導(dǎo)電率且具有單原子主體厚度。因此，石墨烯擁有高速電子的大電位。一股來說，石墨烯為密集堆填成蜂巢晶格的SP2鍵合碳原子的一個(gè)原子厚的平面薄片，使得石墨烯薄片的碳原子彼此連接成延伸的六邊形環(huán)陣列。可堆疊個(gè)別石墨烯薄片。因此，柵極導(dǎo)體150可包含多個(gè)石墨烯層。如果使用多個(gè)石墨烯單層，那么可使用石墨烯作為柵極導(dǎo)體150。如果使用一個(gè)原子厚的材料，那么可使用石墨烯作為半導(dǎo)體裝置中的可切換材料。
[0040]圖2到11描繪根據(jù)用于制作半導(dǎo)體裝置(例如VFET100裝置)以及用于制作垂直晶體管裝置100的陣列300 (圖10)的本發(fā)明方法的實(shí)施例處理多個(gè)垂直晶體管的各種階段。特別參考圖2，本發(fā)明方法包含在襯底50上形成多個(gè)金屬籽晶110。金屬籽晶110彼此間隔開且平行布置。金屬籽晶110可以間距形成。每一金屬籽晶110包含第一側(cè)111、第二側(cè)112、底部側(cè)115及頂部側(cè)116。根據(jù)圖2中的描繪，金屬籽晶110經(jīng)定位使得每一金屬籽晶110的底部側(cè)115鄰近于襯底50,且每一金屬籽晶110的頂部側(cè)116與底部側(cè)115相對(duì)且從襯底50向上引導(dǎo)。一個(gè)金屬籽晶110的第一側(cè)111與相鄰金屬籽晶110的第二側(cè)112相對(duì)且平行地定位。金屬籽晶110可彼此均勻地間隔開、平行布置，使得每一金屬籽晶110通過具有等于第一距離的寬度M的溝槽與每一鄰近及平行金屬籽晶110分離。在其它實(shí)施例中，金屬籽晶110可彼此不均勻地間隔開使得一個(gè)金屬籽晶110與第一相鄰金屬籽晶110的間隔比其與第二相鄰金屬籽晶110的間隔更遠(yuǎn)。在又一些實(shí)施例中，金屬籽晶110可不均勻地間隔開使得一個(gè)金屬籽晶110在第一端處與相鄰金屬籽晶110的間隔比其在第二端處與相鄰金屬籽晶110的間隔更遠(yuǎn)。
[0041]金屬籽晶110的材料可為有助于在其上形成柵極導(dǎo)體150的任何金屬,例如石墨烯的柵極導(dǎo)體。舉例來說(而不限于)，可使用銅、鎳、銥、釕、其組合及含有這些金屬中的任一者或全部的固體混合物作為金屬籽晶110的材料。作為更特定實(shí)例，金屬籽晶110可由銅形成，例如多晶銅。
[0042]參考圖3，用于制作半導(dǎo)體裝置(例如VFET裝置100或VFET陣列300)的方法進(jìn)一步包含在多個(gè)金屬籽晶Iio中的每一者上形成導(dǎo)體材料以形成柵極導(dǎo)體150，其包含將金屬籽晶110的第一側(cè)111及第二側(cè)112中的每一者對(duì)準(zhǔn)的柵極導(dǎo)體側(cè)壁。所述導(dǎo)體材料可保形地形成于金屬籽晶110的第一側(cè)111、第二側(cè)112及頂部側(cè)116上方?？赏ㄟ^任何適合技術(shù)來形成柵極導(dǎo)體150的導(dǎo)體材料，包含(但不限于)CVD、ALD、等離子增強(qiáng)ALD或其它已知方法。如果有，那么所述導(dǎo)體材料的上覆于襯底50的上部表面上的部分可通過常規(guī)技術(shù)來移除，從而暴露襯底50。
[0043]柵極導(dǎo)體150的導(dǎo)體材料可由石墨烯形成。已知形成石墨烯的各種方法。以下文獻(xiàn)描述形成石墨烯的各種方法:在2006年7月4日頒予江(Jang)等人的美國(guó)專利7，071,258 ;在2006年3月21日頒予德惠(DeHeer)等人的美國(guó)專利7，015，142 ;在2005年3月22日頒予岸(Kishi)等人的美國(guó)專利6，869，581 ;在2011年5月26日公開的真宗(Shin)等人的第2011 / 0123776號(hào)美國(guó)專利申請(qǐng)公開案；及在2006年5月11日公開的德惠等人的第2006 / 0099750號(hào)美國(guó)專利申請(qǐng)公開案?？墒褂萌魏未祟愡m合技術(shù)由石墨烯在金屬籽晶110上形成柵極導(dǎo)體150。舉例來說(而不限于)，在一些實(shí)施例中，可使用ALD、CVD或其它已知方法來形成石墨烯。
[0044]在此些實(shí)施例中，石墨烯可直接形成于金屬籽晶110的外部表面上。根據(jù)圖3的描繪，導(dǎo)體材料可至少上覆于多個(gè)金屬籽晶110中的每一金屬籽晶110的第一側(cè)111、頂部側(cè)116及第二側(cè)112上，但可不上覆于襯底50的上部表面上。不管如何形成，由石墨烯形成的柵極導(dǎo)體150可具有僅一個(gè)原子的厚度?；蛘?，由石墨烯形成的柵極導(dǎo)體150可包含雙層、三層或其它多層石墨烯。
[0045]在所揭示方法的其它實(shí)施例中，所述導(dǎo)體材料可經(jīng)形成以便形成所描繪的柵極導(dǎo)體150側(cè)壁及頂部壁且上覆于襯底50的上部表面上。此后，半導(dǎo)體裝置可經(jīng)適合地處理以移除上覆于襯底50上的導(dǎo)體材料(例如使用光刻、蝕刻或其它已知方法)以至少產(chǎn)生上覆于金屬籽晶110中的每一者的第一側(cè)111及第二側(cè)112上但不在襯底50的定位于金屬籽晶Iio之間的上部表面上的柵極導(dǎo)體150側(cè)壁。
[0046]參考圖4，本發(fā)明方法進(jìn)一步包含在多個(gè)柵極導(dǎo)體150側(cè)壁中的每一者上形成絕緣體材料以形成多個(gè)柵極絕緣體160側(cè)壁。所述方法可進(jìn)一步包含在金屬籽晶110的柵極導(dǎo)體150頂部壁或頂部側(cè)116上形成絕緣體材料。所述方法可進(jìn)一步包含在定位于金屬籽晶Iio之間的柵極導(dǎo)體150底部壁上或在定位于金屬籽晶110之間的經(jīng)暴露襯底50表面上形成絕緣體材料。所述絕緣體材料可保形地形成于柵極導(dǎo)體150側(cè)壁及頂部壁以及剩余經(jīng)暴露襯底50表面上方。因此，根據(jù)圖4中的描繪，所述絕緣體材料形成于柵極導(dǎo)體150側(cè)壁及頂部壁以及剩余經(jīng)暴露襯底50表面中的每一者上。在柵極導(dǎo)體150側(cè)壁上形成絕緣體材料可包含在于柵極導(dǎo)體150側(cè)壁上形成絕緣體材料之前直接在柵極導(dǎo)體150側(cè)壁上形成籽晶材料。如此，所形成柵極絕緣體160側(cè)壁可包含籽晶材料及絕緣體材料兩者。在形成時(shí)，多個(gè)柵極絕緣體160側(cè)壁中的第一柵極絕緣體160側(cè)壁通過第一溝槽170與第二柵極絕緣體160側(cè)壁分離。由于金屬籽晶110可彼此均勻地平行間隔開，因此所形成柵極絕緣體160側(cè)壁可彼此均勻地間隔開，使得每一第一溝槽170界定第一溝槽寬度T。第一溝槽寬度T小于分離金屬籽晶110的寬度M(圖2)的第一距離。第一溝槽寬度T等于寬度M減小第一柵極絕緣體160的絕緣體材料的厚度的兩倍及第一柵極導(dǎo)體150的導(dǎo)體材料的厚度的兩倍。
[0047]可通過任何適合技術(shù)來形成柵極絕緣體160側(cè)壁、頂部壁或底部壁，包含(但不限于)CVD、ALD、等離子增強(qiáng)ALD、PVD或其它已知方法。在一個(gè)實(shí)施例中，通過ALD形成柵極絕緣體160。柵極絕緣體160的絕緣體材料可為任何適合絕緣材料。舉例來說(而不限于),柵極絕緣體160可由氧化物形成。
[0048]參考圖5，本發(fā)明方法可進(jìn)一步包含用第二絕緣體材料180填充第一溝槽170。第二絕緣體材料180可不僅填充第一溝槽170而且可覆蓋柵極絕緣體160頂部壁。可通過任何適合方法來實(shí)現(xiàn)用第二絕緣體材料180填充第一溝槽170，包含(而不限于)通過旋涂、毯覆式涂覆、CVD或其它已知方法。第二絕緣體材料180可由任何適合絕緣材料形成。舉例來說(而不限于)，第二柵極絕緣體160可由常規(guī)層間電介質(zhì)(“ILD”)材料形成，例如氧化硅或氮化硅。
[0049]在所揭示方法的其它實(shí)施例中，用第二絕緣體材料180填充溝槽170可包含用第二絕緣體材料180僅填充溝槽170而不將第二絕緣體材料180上覆于金屬籽晶110的頂部側(cè)116、柵極導(dǎo)體150材料的頂部壁或柵極絕緣體160材料的頂部壁上。
[0050]參考圖6，如果必要，那么所述方法可進(jìn)一步包含移除第二絕緣體材料180的部分、柵極絕緣體160材料的部分及柵極導(dǎo)體150材料的部分以暴露金屬籽晶110的頂部側(cè)116。此可通過任何適合方法來實(shí)現(xiàn)，包含(而不限于)平面化方法，例如磨料平面化、化學(xué)機(jī)械拋光或平面化(“CMP”)或蝕刻工藝。
[0051]所述方法可進(jìn)一步包含移除金屬籽晶110及用具有大于形成金屬籽晶110的材料的金屬溫度的熔化溫度的材料填充曾由金屬籽晶110占據(jù)的空間。如此，經(jīng)重新填充材料可經(jīng)配置以在無實(shí)質(zhì)變形的情況下耐受金屬籽晶110可耐受的制作溫度高的制作溫度。
[0052]參考圖7到9，所述方法可進(jìn)一步包含選擇性地移除第二絕緣體材料180的分段以暴露襯底50的下伏區(qū)段。第二絕緣體材料180的經(jīng)移除分段可為間隔開的分段。經(jīng)移除分段在第二絕緣體材料180中界定多個(gè)腔200。第二絕緣體材料180的分段的移除可通過沿正交于襯底50的方向進(jìn)行圖案化來實(shí)現(xiàn)，例如通過使用使第二絕緣體材料180的有序分段的頂部表面暴露的光掩模190?？墒褂梦g刻或任何其它適合方法根據(jù)如圖8中所描繪的光掩模190圖案來移除第二絕緣體材料180的分段，此后可移除光掩模190 (圖9)。
[0053]根據(jù)所描繪方法，每一腔200形成為三維箱形狀使得所述腔的第一側(cè)201與第二側(cè)202平行且相對(duì)，所述側(cè)中的每一者由柵極絕緣體160側(cè)壁接界及界定。每一腔200的第三側(cè)203及第四側(cè)204也彼此平行且相對(duì)，由剩余第二絕緣體材料180接界及界定。
[0054]在于形成柵極絕緣體160材料時(shí)所述方法產(chǎn)生形成于襯底50上的柵極絕緣體160底部壁的情況下，每一腔200的底部側(cè)205可由柵極絕緣體160材料接界及界定，如圖8中所展示。在一些實(shí)施例中，可接著移除柵極絕緣體160材料，如通過蝕刻或其它已知材料移除方法，且在柵極導(dǎo)體150材料上重新形成柵極絕緣體160材料。移除及重新形成柵極絕緣體160材料的此中間過程可適應(yīng)在所得的垂直晶體管裝置陣列300中形成最優(yōu)電質(zhì)量的柵極絕緣體160材料。
[0055]在移除光掩模190之前，可進(jìn)一步利用光掩模190來移除柵極絕緣體160材料的上覆于襯底50上的區(qū)段以便暴露襯底50的曾被覆蓋的那些區(qū)段，如圖9中所描繪。此后，每一腔200的底部側(cè)205由襯底50的經(jīng)暴露上部表面接界及界定。每一腔200的頂部側(cè)206保持敞開。
[0056]參考圖10，用于形成半導(dǎo)體裝置(例如VFET裝置100或VFET300的陣列)的本發(fā)明方法進(jìn)一步包含用溝道材料填充腔200。如圖1中所展示，所述溝道材料形成在第一側(cè)121上由第一柵極絕緣體160側(cè)壁接界、在第二側(cè)122上由第二柵極絕緣體160側(cè)壁接界且在第三側(cè)123及第四側(cè)124上由剩余第二絕緣體材料180接界的臺(tái)面120。一列VFET裝置的臺(tái)面120可通過第二絕緣體材料180間隔開。
[0057]可借助任何適合技術(shù)來實(shí)現(xiàn)用溝道材料填充腔200以形成臺(tái)面120，包含(而不限于)旋涂、毯覆式涂覆、CVD、ALD、等離子增強(qiáng)ALD、PVD、原位生長(zhǎng)或其它已知方法。臺(tái)面120的溝道材料可為(而不限于)非晶硅、多晶硅、外延硅、氧化銦鎵鋅(InGaZnOx) ( “IGZ0”)以及其它。在一個(gè)實(shí)施例中，所述溝道材料為IGZ0。
[0058]如圖10中所描繪，在用溝道材料填充腔200以形成臺(tái)面120之后，每一柵極導(dǎo)體150側(cè)壁保持由柵極絕緣體160側(cè)壁及金屬籽晶110中的一者接界。因此，本發(fā)明的半導(dǎo)體裝置結(jié)構(gòu)可包含提供于第一柵極導(dǎo)體150側(cè)壁上的第一金屬籽晶110及提供于第二柵極導(dǎo)體150側(cè)壁上的第二金屬籽晶110。
[0059]如圖11中所描繪，本發(fā)明方法可進(jìn)一步包含移除金屬籽晶110?？山柚魏芜m合技術(shù)來實(shí)現(xiàn)移除金屬籽晶110，例如蝕刻。移除金屬籽晶110產(chǎn)生定位于一對(duì)相對(duì)安置的柵極導(dǎo)體150側(cè)壁之間的第二溝槽210。因此，形成VFET100的陣列300，每一 VFET裝置100具有至少一個(gè)柵極導(dǎo)體150。
[0060]進(jìn)一步關(guān)于圖11，所揭示垂直晶體管裝置陣列300包含安置于襯底50上的第一多個(gè)臺(tái)面120。第一多個(gè)臺(tái)面120可包含一列所形成VFET裝置100的臺(tái)面120。第一多個(gè)臺(tái)面120中的臺(tái)面120中的每一者具有第一側(cè)121及與第一側(cè)121相對(duì)的第二側(cè)122。第一多個(gè)臺(tái)面120內(nèi)的臺(tái)面120的第一側(cè)121彼此對(duì)準(zhǔn)，且第一多個(gè)臺(tái)面內(nèi)的臺(tái)面120的第二側(cè)122彼此對(duì)準(zhǔn)。
[0061]陣列300進(jìn)一步包含第一多個(gè)絕緣體材料分段，例如剩余第二絕緣體材料180的分段，絕緣體材料180的分段中的每一者將臺(tái)面120中的一者與第一多個(gè)臺(tái)面120內(nèi)的另一臺(tái)面120分尚。
[0062]陣列300進(jìn)一步包含沿著第一多個(gè)臺(tái)面120中的臺(tái)面120的第一側(cè)121提供的柵極絕緣體160側(cè)壁。柵極導(dǎo)體150側(cè)壁沿著柵極絕緣體160側(cè)壁提供。柵極導(dǎo)體150可包含呈一個(gè)或一個(gè)以上層的石墨烯。根據(jù)圖11中所描繪的垂直晶體管裝置100的陣列300，單個(gè)柵極絕緣體160側(cè)壁及單個(gè)柵極導(dǎo)體150側(cè)壁為沿著VFET裝置100的一列臺(tái)面120的整體在臺(tái)面120的第一側(cè)121上延伸的單個(gè)柵極140的組件?；蛘?，一系列分離的柵極140可沿著VFET裝置100的一列臺(tái)面120中的臺(tái)面120的第一側(cè)121延伸。
[0063]如圖11中所描繪，陣列300可進(jìn)一步包含沿著第一多個(gè)半導(dǎo)體臺(tái)面120中的臺(tái)面120的第二側(cè)122提供的第二柵極絕緣體160側(cè)壁。陣列300可進(jìn)一步包含沿著第二柵極絕緣體160側(cè)壁提供的第二柵極導(dǎo)體150側(cè)壁。第二柵極導(dǎo)體150可包含呈一個(gè)或一個(gè)以上層的石墨烯。根據(jù)圖11中所描繪的垂直晶體管裝置100的陣列300，單個(gè)柵極絕緣體160側(cè)壁及單個(gè)柵極導(dǎo)體150側(cè)壁為沿著VFET裝置100的一列臺(tái)面120的整體在臺(tái)面120的第二側(cè)122上延伸的單個(gè)柵極140的組件。或者，一系列分離的柵極140可沿著VFET裝置100的一列臺(tái)面120中的臺(tái)面120的第二側(cè)122延伸。
[0064]陣列300的VFET裝置100內(nèi)的臺(tái)面120可界定在臺(tái)面120的第一側(cè)121與第二側(cè)122之間通過的溝道區(qū)130 (圖1)。溝道區(qū)130可與源極區(qū)(未展示)及漏極區(qū)(未展示)連通。可通過此項(xiàng)技術(shù)中已知的任何適合技術(shù)形成所述源極區(qū)及漏極區(qū)。
[0065]垂直晶體管裝置100的陣列300可進(jìn)一步包含具有與第一多個(gè)臺(tái)面120相同的陣列300的一個(gè)或一個(gè)以上額外的多個(gè)臺(tái)面120。多個(gè)臺(tái)面120可通過第二溝槽210彼此均勻且平行地間隔開。
[0066]陣列300的每一列具有由一對(duì)柵極導(dǎo)體150側(cè)壁的外部表面界定的寬度，所述寬度C可為每一個(gè)別VFET裝置100的寬度。每一 VFET裝置100的寬度C等于或約等于分離最初形成的金屬籽晶110的溝槽的寬度M(圖2)。因此，VFET裝置100的最終寬度C可通過調(diào)整所形成金屬籽晶110的寬度M而按比例縮放。另外，金屬籽晶110以間距形成，其中在業(yè)內(nèi)已知“間距”指代相鄰特征中的相同點(diǎn)之間的距離。顯著地，金屬籽晶110的間距等于或基本上等于所形成VFET裝置100的所得間距。
[0067]應(yīng)理解，此后，所形成VFET裝置100及陣列300可經(jīng)受額外處理以形成頂部觸點(diǎn)、金屬互連件、VFET100陣列300的額外堆疊層等，其結(jié)果可為交叉點(diǎn)存儲(chǔ)器陣列的形成?？赏ㄟ^本文中未詳細(xì)描述的常規(guī)技術(shù)來進(jìn)行額外處理。
[0068]返回參考圖10，還揭示垂直晶體管裝置100的陣列，其中沿著金屬籽晶線110的垂直側(cè)進(jìn)一步提供柵極導(dǎo)體150側(cè)壁。舉例來說(而不限于)，VFET裝置100的陣列300的柵極導(dǎo)體150側(cè)壁可沿著金屬籽晶110的第一側(cè)111及/或第二側(cè)112提供。
[0069]圖12到21描繪根據(jù)用于制作半導(dǎo)體裝置(例如VFET100裝置)以及用于制作垂直晶體管裝置100的陣列300的本發(fā)明方法的另一實(shí)施例處理多個(gè)垂直晶體管的各種階段。圖12及13分別描繪與圖2及3中所描繪的處理階段相同的處理階段。圖12的描述等效于圖2的描述，且圖13的描述等效于圖3的描述。
[0070]參考圖14，用于形成半導(dǎo)體裝置的方法的本發(fā)明實(shí)施例包含:在于金屬籽晶110上形成導(dǎo)體材料以便形成柵極導(dǎo)體150之后，在多個(gè)柵極導(dǎo)體150側(cè)壁中的每一者上形成絕緣體材料以形成多個(gè)柵極絕緣體160側(cè)壁。本發(fā)明實(shí)施例的方法進(jìn)一步包含在金屬籽晶110的柵極導(dǎo)體150頂部壁或頂部側(cè)116上形成絕緣體材料?？杀Ｐ蔚匦纬伤鼋^緣體材料。由于金屬籽晶110可彼此均勻地平行間隔開，因此所形成柵極絕緣體160側(cè)壁可彼此均勻地間隔開，使得在相對(duì)柵極絕緣體160側(cè)壁之間界定的每一第一溝槽170界定寬度T (圖14)。
[0071]本發(fā)明實(shí)施例的方法包含使襯底50的位于第一溝槽170內(nèi)的部分暴露。使襯底50的在第一溝槽170內(nèi)的部分暴露可通過僅在金屬籽晶110的第一側(cè)111、第二側(cè)112及/或頂部側(cè)116上而不在第一溝槽170內(nèi)的襯底50上形成絕緣體材料來實(shí)現(xiàn)。使襯底50的在第一溝槽170內(nèi)的部分暴露可替代地通過在金屬籽晶110的第一側(cè)111、第二側(cè)112及頂部側(cè)116上且也在第一溝槽170內(nèi)的襯底50上形成絕緣體材料、后續(xù)接著移除柵極絕緣體160底部壁(即,覆蓋第一溝槽170內(nèi)的襯底50的絕緣體材料)來實(shí)現(xiàn)。可通過任何適合技術(shù)來實(shí)現(xiàn)絕緣體材料的移除，包含蝕刻。
[0072]可通過任何適合技術(shù)來形成柵極絕緣體160側(cè)壁的絕緣體材料，包含(但不限于)ALD、等離子增強(qiáng)ALD、PVD或其它已知方法。柵極絕緣體160的絕緣體材料可包括任何適合絕緣材料。舉例來說(而不限于)，柵極絕緣體160的材料可為氧化物。
[0073]參考圖15，所述方法的本發(fā)明實(shí)施例可進(jìn)一步包含用第二絕緣體材料180填充第一溝槽170。第二絕緣體材料180可不僅填充第一溝槽170從而覆蓋經(jīng)暴露襯底50，而且可覆蓋柵極絕緣體160頂部壁?？赏ㄟ^任何適合方法來實(shí)現(xiàn)用第二絕緣體材料180填充第一溝槽170，包含(而不限于)通過旋涂、毯覆式涂覆、CVD、PVD、原位生長(zhǎng)或其它已知方法。第二絕緣體材料180可為任何適合絕緣材料。舉例來說(而不限于)，第二絕緣體材料180可為常規(guī)ILD材料，例如氮化硅。
[0074]參考圖16，所述方法的本發(fā)明實(shí)施例可進(jìn)一步包含:如果必要，那么移除第二絕緣體材料180的部分、柵極絕緣體160材料的部分及柵極導(dǎo)體150材料的部分以暴露金屬籽晶110的頂部側(cè)116。此可通過任何適合方法來實(shí)現(xiàn)，包含(而不限于)磨料平面化方法，例如化學(xué)機(jī)械拋光或平面化(“CMP”)或蝕刻工藝。
[0075]參考圖17到19，所述方法的本發(fā)明實(shí)施例可進(jìn)一步包含選擇性地移除第二絕緣體材料180的分段以暴露襯底50的下伏于第二絕緣體材料180的被移除的分段下的區(qū)段。此可如上文參考圖7到9所描述來實(shí)現(xiàn)。
[0076]根據(jù)所述方法的本發(fā)明實(shí)施例，每一腔200的底部側(cè)205由襯底50的經(jīng)暴露上部表面接界及界定。每一腔200的頂部側(cè)206保持敞開。
[0077]圖20及21分別描繪與圖10及11中所描繪的處理階段相同的處理階段。圖20的描述等效于圖10的描述，且圖21的描述等效于圖11的描述。
[0078]應(yīng)理解，此后，圖21中所描繪的所形成VFET裝置100及陣列300可經(jīng)受額外處理以形成頂部觸點(diǎn)、金屬互連件、VFET裝置100的陣列300的額外堆疊層等，其結(jié)果可為交叉點(diǎn)存儲(chǔ)器陣列的形成?？赏ㄟ^本文中未詳細(xì)描述的常規(guī)技術(shù)來進(jìn)行額外處理。
[0079]VFET裝置100及陣列300可用于包含電耦合到VFET裝置100的存儲(chǔ)器單元(未展示)的存儲(chǔ)器存取裝置(未展示)中。所述存儲(chǔ)器單元包含頂部電極(未展示)及底部電極(未展示)，其耦合到用于漏極的觸點(diǎn)(未展示)。源極耦合到另一觸點(diǎn)。在偏置源極觸點(diǎn)、柵極140及頂部電極后，VFET裝置100即刻接“通”且電流流動(dòng)穿過溝道區(qū)130及存儲(chǔ)器單元。
[0080]盡管所揭示裝置結(jié)構(gòu)及方法易于在其實(shí)施方案上做出各種修改及替代形式，但已在圖式中以實(shí)例的方式展示且已在本文中詳細(xì)地描述特定實(shí)施例。然而，應(yīng)理解，本發(fā)明并不打算限制于所揭示的特定形式。而是，本發(fā)明涵蓋歸屬于由所附權(quán)利要求書及其合法等效內(nèi)容界定的本發(fā)明范圍內(nèi)的所有修改、組合、等效內(nèi)容、變化及替代方案。
【權(quán)利要求】
1.一種半導(dǎo)體裝置結(jié)構(gòu)，其包括: 臺(tái)面，其在襯底上面延伸，所述臺(tái)面包括: 溝道區(qū)，其在所述臺(tái)面的第一側(cè)與第二側(cè)之間； 第一柵極，其在所述臺(tái)面的所述第一側(cè)上，所述第一柵極包括: 第一柵極絕緣體 '及 第一柵極導(dǎo)體，其包括上覆于所述第一柵極絕緣體上的石墨烯。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其進(jìn)一步包括: 第二柵極，其在所述臺(tái)面的所述第二側(cè)上，所述第二柵極包括: 第二柵極絕緣體 '及 第二柵極導(dǎo)體，其包括上覆于所述第二柵極絕緣體上的石墨烯。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置，其進(jìn)一步包括: 第一金屬籽晶，其在所述第一柵極導(dǎo)體上，及 第二金屬籽晶，其在所述第二柵極導(dǎo)體上。
4.根據(jù)權(quán)利要求2所述 的半導(dǎo)體裝置，其中所述第二柵極操作以結(jié)合所述第一柵極來控制所述溝道區(qū)中的電流流動(dòng)。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中所述第一柵極導(dǎo)體包括至少一個(gè)石墨烯層。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中所述第一柵極導(dǎo)體的厚度小于所述第一柵極絕緣體的厚度。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置結(jié)構(gòu)，其中所述半導(dǎo)體裝置結(jié)構(gòu)安置于垂直晶體管裝置陣列內(nèi)，所述垂直晶體管裝置陣列包括: 第一多個(gè)所述臺(tái)面，其在所述襯底上面延伸，所述第一多個(gè)臺(tái)面中的每一臺(tái)面包括: 所述第一側(cè)及所述第二側(cè)，所述第二側(cè)與所述第一側(cè)相對(duì)，所述第一多個(gè)所述 臺(tái)面中的所述臺(tái)面的所述第一側(cè)彼此對(duì)準(zhǔn)，且所述第一多個(gè)臺(tái)面中的所述臺(tái)面的所 述第二側(cè)彼此對(duì)準(zhǔn)； 所述第一柵極絕緣體，其沿著所述臺(tái)面的所述第一側(cè) '及 所述第一柵極導(dǎo)體，其沿著所述第一柵極絕緣體；及 第一多個(gè)絕緣體材料分段，所述第一多個(gè)分段中的每一絕緣體材料分段將所述第一多個(gè)所述臺(tái)面中的所述臺(tái)面中的一者與所述第一多個(gè)臺(tái)面內(nèi)的另一臺(tái)面分離。
8.根據(jù)權(quán)利要求7所述的半導(dǎo)體裝置結(jié)構(gòu)，其中所述第一多個(gè)臺(tái)面中的每一臺(tái)面進(jìn)一步包括: 第二柵極絕緣體，其沿著所述第一多個(gè)臺(tái)面中的所述每一臺(tái)面的所述第二側(cè)；及 第二柵極導(dǎo)體，其沿著所述第二柵極絕緣體，所述第二柵極導(dǎo)體包括石墨烯。
9.根據(jù)權(quán)利要求7所述的半導(dǎo)體裝置結(jié)構(gòu)，其中所述第一柵極導(dǎo)體沿著金屬籽晶的垂直側(cè)定位。
10.根據(jù)權(quán)利要求7所述的半導(dǎo)體裝置結(jié)構(gòu)，其中所述垂直晶體管裝置陣列進(jìn)一步包括: 柵極絕緣體側(cè)壁，其包括沿著所述第一多個(gè)臺(tái)面中的所述臺(tái)面的所述第一側(cè)的所述第一柵極絕緣體；及柵極導(dǎo)體側(cè)壁，其包括沿著所述第一多個(gè)臺(tái)面中的所述臺(tái)面的所述第一柵極絕緣體的所述第一柵極導(dǎo)體。
11.一種用于制作半導(dǎo)體裝置結(jié)構(gòu)的方法，其包括: 在襯底上形成多個(gè)金屬籽晶； 在所述多個(gè)金屬籽晶中的每一者上形成導(dǎo)體材料以形成多個(gè)柵極導(dǎo)體； 在所述多個(gè)柵極導(dǎo)體中的每一者上形成絕緣體材料以形成多個(gè)柵極絕緣體，所述多個(gè)柵極絕緣體中的第一柵極絕緣體通過第一溝槽與所述多個(gè)柵極絕緣體中的第二柵極絕緣體分離；及 用溝道材料填充所述第一溝槽以形成溝道區(qū)。
12.根據(jù)權(quán)利要求11所述的方法，其中形成多個(gè)金屬籽晶包括:形成所述多個(gè)金屬籽晶使得所述金屬籽晶彼此間隔開第一距離且平行布置。
13.根據(jù)權(quán)利要求12所述的方法，其中在所述多個(gè)柵極導(dǎo)體中的每一者上形成所述絕緣體材料以形成所述多個(gè)柵極絕緣體包括:形成所述絕緣體材料使得所述第一溝槽具有小于所述第一距離的寬度。
14.根據(jù)權(quán)利要求11所述的方法，其中在所述多個(gè)金屬籽晶中的每一者上形成導(dǎo)體材料包括:在所述多個(gè)金屬籽晶中的每一者上形成至少一個(gè)石墨烯層。
15.根據(jù)權(quán)利要求11所述的方法，其中用溝道材料填充所述第一溝槽包括: 用第二絕緣體材料填充所述第一溝槽； 移除所述第二絕緣體材料的分段以暴露所述襯底的下伏區(qū)段且界定腔；及 用所述溝道材料填充所述腔以形成在第一側(cè)上由所述第一柵極絕緣體接界且在第二側(cè)上由所述第二柵極絕緣體接界的所述溝道區(qū)。
16.根據(jù)權(quán)利要求15所述的方法，其中在所述多個(gè)金屬籽晶材料中的每一者上形成導(dǎo)體材料包括:在所述多個(gè)金屬籽晶材料的每一垂直側(cè)上形成至少一個(gè)石墨烯單層。
17.根據(jù)權(quán)利要求15所述的方法，其中在所述多個(gè)柵極導(dǎo)體中的每一者上形成絕緣體材料包括:將氧化物材料上覆于所述多個(gè)柵極導(dǎo)體的每一垂直側(cè)上。
18.根據(jù)權(quán) 利要求15所述的方法，其中用第二絕緣體材料填充所述第一溝槽包括:用氧化硅或氮化硅填充所述第一溝槽。
19.根據(jù)權(quán)利要求15所述的方法，其進(jìn)一步包括:在用所述溝道材料填充所述腔之后，移除所述多個(gè)金屬籽晶。
20.根據(jù)權(quán)利要求15所述的方法，其進(jìn)一步包括:在用所述溝道材料填充所述腔之前，移除所述第二絕緣體材料的其它分段以暴露所述襯底的其它下伏區(qū)段且界定包括所述腔的多個(gè)腔，所述多個(gè)腔彼此相等地間隔開。
【文檔編號(hào)】H01L21/336GK103765595SQ201280041260
【公開日】2014年4月30日 申請(qǐng)日期:2012年8月21日 優(yōu)先權(quán)日:2011年8月23日
【發(fā)明者】古爾特杰·S·桑胡 申請(qǐng)人:美光科技公司