專利名稱：一種芯片疊層封裝結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及裸芯片封裝技術(shù)領(lǐng)域，特別涉及一種芯片疊層封裝結(jié)構(gòu)。
背景技術(shù)：
傳統(tǒng)的芯片封裝技術(shù)，都是針對單片進(jìn)行封裝，在一個陶瓷殼內(nèi)只有一個芯片，一方面限制了封裝的成品電路功能，另一方面也造成了很大的浪費。
發(fā)明內(nèi)容為了克服上述現(xiàn)有技術(shù)的不足，本實用新型的目的在于提供一種芯片疊層封裝結(jié)構(gòu)。為了實現(xiàn)上述目的，本實用新型采用的技術(shù)方案是:一種芯片疊層封裝結(jié)構(gòu)，包括大芯片2與小芯片1，大芯片2的反面通過導(dǎo)電膠或者絕緣膠粘貼在陶瓷封裝殼3的內(nèi)底上，小芯片I的反面通過絕緣膠粘貼在大芯片2的正面，小芯片I和大芯片2的引出端均通過金絲5壓焊在陶瓷封裝殼3上，并通過引腳4引出。與現(xiàn)有技術(shù)相比，本實用新型將兩個芯片封裝于同一結(jié)構(gòu)中，形成功能更強大的芯片，該方案可以有效提高封裝體功能，疊層的方式使得面積不變的情況下，元器件組裝量提高了 2倍，利于產(chǎn)品體積的縮小。

附圖為本實用新型的結(jié)構(gòu)示意圖。
具體實施方式
以下結(jié)合附圖和實施例對本實用新型進(jìn)行更詳盡的說明。如圖所示，本實用新型為一種芯片疊層封裝結(jié)構(gòu)，包括大芯片2與小芯片1，大芯片2的反面通過導(dǎo)電膠或者絕緣膠粘貼在陶瓷封裝殼3的內(nèi)底上，小芯片I的反面通過絕緣膠粘貼在大芯片2的正面，小芯片I和大芯片2的引出端均通過金絲5壓焊在陶瓷封裝殼3上，并通過引腳4引出。同樣的封裝外殼里面有了更多的芯片。其功能得到了擴充，并且這種方式不用再次開發(fā)新的芯片，有效降低了開發(fā)成本和周期。
權(quán)利要求1.一種芯片疊層封裝結(jié)構(gòu)，其特征在于，包括大芯片(2)與小芯片(1)，大芯片(2)的反面通過導(dǎo)電膠或者絕緣膠粘貼在陶瓷封裝殼(3)的內(nèi)底上，小芯片(I)的反面通過絕緣膠粘貼在大芯片(2)的正面，小芯片(I)和大芯片(2)的引出端均通過金絲(5)壓焊在陶瓷封裝殼(3)上，并通過引腳(4)引出。
專利摘要一種芯片疊層封裝結(jié)構(gòu)，包括大芯片與小芯片，大芯片的反面通過導(dǎo)電膠或者絕緣膠粘貼在陶瓷封裝殼的內(nèi)底上，小芯片的反面通過絕緣膠粘貼在大芯片的正面，小芯片和大芯片的引出端均通過金絲壓焊在陶瓷封裝殼上，并通過引腳引出，本實用新型將兩個芯片封裝于同一結(jié)構(gòu)中，形成功能更強大的芯片，該方案可以有效提高封裝體功能，疊層的方式使得面積不變的情況下，元器件組裝量提高了2倍，利于產(chǎn)品體積的縮小。
文檔編號H01L23/488GK203026498SQ20122063418
公開日2013年6月26日 申請日期2012年11月26日 優(yōu)先權(quán)日2012年11月26日
發(fā)明者李佳 申請人:西安威正電子科技有限公司