半導體裝置及其制造方法
【專利摘要】本發(fā)明公開了一種半導體裝置及其制造方法。所述半導體裝置包括：襯底，所述襯底包括有源區(qū)和與所述有源區(qū)鄰接的至少一個溝槽隔離區(qū)；柵極結構，所述柵極結構位于所述有源區(qū)上；至少一個內部互連層，所述內部互連層位于所述襯底之上，且在所述柵極結構的側面，并且所述內部互連層至少覆蓋所述有源區(qū)的一部分和相應的溝槽隔離區(qū)的至少一部分。根據(jù)本公開，可以有效降低半導體裝置的尺寸。
【專利說明】半導體裝置及其制造方法
【技術領域】
[0001]本公開涉及半導體領域，特別涉及半導體裝置及其制造方法。
【背景技術】
[0002]隨著半導體技術的發(fā)展，半導體裝置不斷小型化。另一方面，半導體裝置的設計受到加工工藝以及設計規(guī)則的限制。
[0003]圖1示出了一種現(xiàn)有技術的半導體裝置的結構示意圖。如圖1所示，襯底101包括被隔離區(qū)105、107分隔的有源區(qū)103。所述隔離區(qū)可以是溝槽隔離區(qū)，例如，淺溝槽隔離區(qū)。溝槽隔離區(qū)105、107和有源區(qū)103鄰接。在有源區(qū)上形成柵極結構，其覆蓋有源區(qū)的表面的一部分。柵極結構可以包括柵極絕緣層109、柵極111和用于柵極的間隔物113。
[0004]為了降低接觸電阻，優(yōu)選在暴露的有源區(qū)的表面上形成硅化物層121和123。在柵極包括多晶的情況下，優(yōu)選也在多晶硅柵極的表面形成硅化物層125。
[0005]之后，在襯底上形成絕緣層111，并在絕緣層中形成到例如有源區(qū)(硅化物層)和柵極的接觸孔。在接觸孔中形成到例如有源區(qū)(硅化物層)和柵極的接觸件117。
[0006]然而，現(xiàn)有技術的半導體裝置結構難以滿足裝置尺寸不斷小型化的要求。
[0007]具體地，在如圖1所示的半導體裝置中，溝槽隔離區(qū)與柵極111的邊緣之間的距離Xl和X2受加工工藝和設計規(guī)則的限制難以進一步減小。例如，該距離Xl或X2包含柵極間隔物124的橫向尺寸、接觸孔(或者，接觸件)的橫向尺寸、以及接觸孔(或者，接觸件)到溝槽隔離區(qū)的距離(或者，接觸件-有源區(qū)設計規(guī)則所限定的有源區(qū)對接觸孔(或者，接觸件)的最小覆蓋)。由于柵極泄露電流等限制，柵極間隔物的尺寸難以減小。此外，由于加工工藝和設計規(guī)則的限制，接觸孔的尺寸以及接觸孔到溝槽隔離區(qū)的距離兩者可能有最小尺寸的限制。從而使得利用現(xiàn)有的技術難以進一步減小半導體裝置的上述尺寸Xl和X2。另一方面，要降低上述的最小尺寸，通常需要昂貴的制版、平版印刷(lithography)和蝕刻技術，例如，次世代的半導體處理技術。

【發(fā)明內容】

[0008]針對現(xiàn)有技術中半導體裝置的上述問題，本公開提供了一種新的技術，其能夠有效減小半導體裝置的尺寸。
[0009]根據(jù)本公開的第一方面，一種制造半導體裝置的方法，包括:提供襯底，所述襯底包括有源區(qū)和與所述有源區(qū)鄰接的至少一個溝槽隔離區(qū)；在所述有源區(qū)上形成柵極結構；在所述襯底之上形成至少一個內部互連層，所述內部互連層位于所述柵極結構的側面，并且所述內部互連層至少覆蓋所述有源區(qū)的一部分和相應的溝槽隔離區(qū)的至少一部分。
[0010]在一個優(yōu)選示例中，在所述有源區(qū)上形成柵極結構的步驟包括:在所述有源區(qū)上形成柵極絕緣層、在柵極絕緣層上的柵極、以及在柵極上的硬掩模層；形成用于所述柵極的間隔物，所述間隔物位于至少所述柵極和所述硬掩模層的側面。
[0011]在一個優(yōu)選示例中，在所述襯底上形成至少一個內部互連層的步驟包括:形成內部互連材料層，以覆蓋所述溝槽隔離區(qū)、所述有源區(qū)和所述柵極結構；在所述內部互連材料層上形成圖案化的硬掩模層；以所述圖案化的硬掩模層圖為掩模來蝕刻所述內部互連材料層，以形成所述至少一個內部互連層。
[0012]在一個優(yōu)選示例中,所述內部互連層包括多晶娃或者金屬。在一個優(yōu)選示例中,所述內部互連層的厚度為10人至50人。在一個優(yōu)選示例中，所述內部互連層還包括位于所述柵極結構中的間隔物上的部分。
[0013]在一個優(yōu)選示例中，所述方法還包括:形成到所述內部互連層的接觸件。
[0014]在一個優(yōu)選示例中，所述內部互連層包括多晶硅，并且所述方法還包括:在所述內部互連層的表面的至少一部分形成硅化物層；以及形成到所述硅化物層的接觸件。
[0015]根據(jù)本公開的第二方面，提供了一種半導體裝置，包括:襯底，所述襯底包括有源區(qū)和與所述有源區(qū)鄰接的至少一個溝槽隔離區(qū)；柵極結構，所述柵極結構位于所述有源區(qū)上；至少一個內部互連層，所述內部互連層位于所述襯底之上，且在所述柵極結構的側面，并且所述內部互連層至少覆蓋所述有源區(qū)的一部分和相應的溝槽隔離區(qū)的至少一部分。
[0016]在一個優(yōu)選示例中，所述柵極結構包括:柵極絕緣層，所述柵極絕緣層形成于所述有源區(qū)上；柵極，所述柵極位于所述柵極絕緣層上；以及間隔物，所述間隔物位于至少所述柵極的側面。
[0017]在一個優(yōu)選示例中，所述柵極結構包括:柵極絕緣層，所述柵極絕緣層形成于所述有源區(qū)上；柵極，所述柵極位于所述柵極絕緣層上；硬掩模層，所述硬掩模層位于所述柵極上；以及間隔物，所述間隔物位于至少所述柵極和所述硬掩模層的側面。
[0018]在一個優(yōu)選示例中,所述內部互連層包括多晶娃或者金屬。在一個優(yōu)選示例中,所述內部互連層的厚度為IO A至50A。
[0019]在一個優(yōu)選示例中，所述內部互連層包括位于所述柵極結構中的間隔物上的部分。
[0020]在一個優(yōu)選示例中，所述半導體裝置還包括:接觸件，其連接到所述內部互連層。[0021 ] 在一個優(yōu)選示例中，所述內部互連層由多晶硅形成，所述半導體裝置還包括:接觸件；以及形成在所述內部互連層和所述接觸件之間的金屬硅化物層。
[0022]通過以下參照附圖對本公開的示例性實施例的詳細描述，本公開的其它特征及其優(yōu)點將會變得清楚。
【專利附圖】

【附圖說明】
[0023]構成說明書的一部分的附圖描述了本公開的實施例，并且連同描述一起用于解釋本公開的原理。參照附圖，根據(jù)下面的詳細描述，可以更加清楚地理解本公開。在附圖中:
[0024]圖1是示出現(xiàn)有技術的半導體裝置的示意圖；
[0025]圖2至圖7、圖8A和8B以及圖9至圖10以部分截面圖的形式示意性地示出了根據(jù)本公開一個實施例的半導體裝置的制造方法的多個階段；
[0026]圖11和圖12以部分截面圖的形式示意性地示出了根據(jù)本公開另外實施例的半導體裝置；以及
[0027]圖13是根據(jù)本公開一個實施例的制造方法的流程圖。
[0028]應理解，附圖僅僅是示例性的，并且為了便于描述，附圖中所示出的各個部分的尺寸并未按照實際的比例關系繪制。
【具體實施方式】
[0029]現(xiàn)在將參照附圖來詳細描述本公開的示例性實施例。應注意，除非另外具體說明，否則在這些實施例中闡述的部件和步驟的相對布置、數(shù)字表達式和數(shù)值不限制本公開的范圍。
[0030]以下對實施例的描述上僅僅是說明性的，決不作為對本公開及其應用或使用的任何限制。并且，在下面的說明中，對于相關領域普通技術人員已知的技術、方法和部件可能不作詳細討論，但在適當情況下，所述技術、方法和設備應當被視為說明書的一部分。
[0031]在這里示出和討論的所有示例中，任何具體值應被解釋為僅僅是示例性的，而不是作為限制。因此，示例性實施例的其它示例可以具有不同的值。
[0032]應注意，在附圖中相同的附圖標記表示相同的對象，因此，一旦某一對象在一個附圖中被說明，則在后續(xù)的描述中不再對其進行進一步討論。
[0033]下面參考圖13以及圖2至圖10說明根據(jù)本公開一個實施例的半導體裝置的制造方法。圖2至圖10均為部分截面圖，其示意性地示出了在一個實施例中實現(xiàn)圖13所示各步驟的具體工藝流程的多個階段。本領域技術人員應當理解，圖13所示各步驟也可以通過其它方式來實現(xiàn)。
[0034]如圖13所示，首先，在步驟Sll中，提供襯底101。如圖2所示，所述襯底101包括有源區(qū)103和與所述有源區(qū)103鄰接的至少一個溝槽隔離區(qū)105、107。注意，這里所示的溝槽隔離區(qū)105和107可以 是完整的溝槽隔離區(qū)或其一部分。
[0035]在某些優(yōu)選實施例中，溝槽隔離區(qū)105、107和有源區(qū)103兩者的頂部表面可以齊平，因為在形成溝槽隔離區(qū)105、107的過程中通常會對襯底進行化學機械拋光(CMP);然而，本公開不限于此。
[0036]接著，如圖13所示，在步驟S12中，在有源區(qū)103上形成柵極結構(見圖3)。
[0037]在一個實施例中，可以在所述有源區(qū)上形成柵極絕緣層309、在柵極絕緣層上的柵極311、以及在柵極上的硬掩模層313。在一個具體實現(xiàn)方式中，可以在襯底上沉積柵極絕緣層材料、柵極材料以及硬掩模材料，然后形成圖案化的掩模，進行蝕刻以形成所述柵極絕緣層309、柵極311、以及硬掩模層313。之后，可以形成用于所述柵極的間隔物315，所述間隔物位于至少所述柵極和所述硬掩模層的側面。例如，優(yōu)選地，如圖3中所示，間隔物315可以位于柵極絕緣層、柵極和硬掩模層構成的三層結構的側面。
[0038]在某些實施例中，柵極311可以由多晶硅形成。硬掩模層313可以由氧化物、氮化物或者氮氧化物等形成，例如硅的氧化物、氮化物或者氮氧化物。
[0039]注意，根據(jù)本公開的半導體裝置中，可以大大減小溝槽隔離區(qū)和柵極之間的距離Χ或X2’，稍后將更加詳細說明。
[0040]另外，盡管在圖中并未示出，然而本領域技術人員將理解，在形成柵極結構之后，可以例如以自對準的方式對有源區(qū) 進行雜質注入以在有源區(qū)中限定(形成)源區(qū)和漏區(qū)。
[0041]接著，如圖13所示，在步驟S13中，在襯底之上形成至少一個內部互連層(從圖8A和SB中的801等可以更佳地看到)，所述內部互連層可以位于所述柵極結構的側面，并且所述內部互連層可以覆蓋覆蓋所述有源區(qū)的一部分和所述相應的溝槽隔離區(qū)的至少一部分，如圖8、11和12等所不。
[0042]盡管在附圖中示出了在柵極結構的兩側都形成內部互連層，然而，這僅僅是優(yōu)選的而非限制的。例如，在某些實施例中，如果需要，也可以僅在柵極結構的一側形成內部互連層。換而言之，可以在源區(qū)、漏區(qū)、或者源區(qū)和漏區(qū)上形成內部互連層。
[0043]在一種示例實現(xiàn)方式中，可以通過沉積(如，CVD)或者濺射等，在襯底上形成內部互連材料層401，以覆蓋所述溝槽隔離區(qū)、所述有源區(qū)和所述柵極結構，如圖4所示。
[0044]這里，在某些實施例中，所述內部互連材料可以是例如多晶硅(優(yōu)選地，摻雜的多晶硅)或者金屬材料(例如，鋁)等；然而本公開并不限于此，并且本領域技術人員將理解，可以使用的任何適當?shù)膶щ姴牧蟻碜鳛樵搩炔炕ミB材料，只要其與所應用的工藝兼容即可。
[0045]在內部互連材料是多晶硅的情況下，可以通過沉積，例如CVD等，來形成該內部互連材料層401。在這種情況下，可以通過另外的摻雜步驟來對多晶硅進行摻雜，或者可以在沉積時進行原位(in-situ)摻雜，以降低其自身的電阻以及接觸電阻。
[0046]在內部互連材料是金屬(例如，鋁)等的情況下，可以通過濺射來形成所述內部互連材料層。注意，該內部互連材料層401是一種中間結構。在本實施例中，以多晶硅為例作為內部互連材料來進行說明。
[0047]接著，在所述內部互連材料層上形成圖案化的硬掩模層701(見圖7)。在一種更加具體的實施方案中，可以在圖4所示的互連材料層401上形成硬掩模層501，如圖5所示。
[0048]接著，在硬掩模層501上形成具有期望圖案的掩膜601 (例如，光掩膜或者光致抗蝕劑等)，如圖6所示。這里，圖案化的掩膜601的一部分覆蓋到了硬掩模層501的在間隔物313的側壁上的部分上。然而，如下面將說明的，這僅僅是作為有利于減小裝置尺寸的一種有利示例，而非限制性的。
[0049]接著，利用該圖案化的掩模601作為掩模對硬掩模層501進行蝕刻，從而形成圖案化的硬掩模701。這里應當理解，附圖中所示的形狀僅僅是一種示意性的示例，而并未嚴格按實際制造過程中的形狀繪制；并且本領域技術人員將理解，不同的蝕刻方法(例如濕法蝕亥IJ和/或干法蝕刻)和蝕刻條件可以導致不同的廓形。
[0050]另外，硬掩模701優(yōu)選采用與硬掩模313相同的材料，以減少工藝步驟。然而，本發(fā)明并非必須如此。
[0051]接著，以硬掩模701為掩模對內部互連材料層401進行蝕刻，以形成內部互連層801，如圖8A和SB所示。所述蝕刻可以是干法蝕刻和/或濕法蝕刻。在內部互連材料層被蝕刻成形之后，柵極311上的硬掩模層313被露出。然后，去除硬掩模層313以及硬掩模701。
[0052]圖8A示出了以硬掩模層701為掩模利用干法蝕刻形成內部互連層801的示例。在某些優(yōu)選實現(xiàn)方式中，在對內部互連材料層進行干法蝕刻后，進行可控的濕法蝕刻處理以去除不期望的內部互連材料的殘留物，并對廓形進行一定的修改，如圖8B所示。注意，圖SB中，硬掩模701以及313已經(jīng)被去除。
[0053]類似地，應當理解，這里所示的廓形僅是示意性的；本領域技術人員將理解，不同的蝕刻方法和蝕刻條件可以導致不同的廓形；這些都在本發(fā)明的范圍內。在某些優(yōu)選實施
例中，內部互連層的厚度可以為約ioA至約
[0054]50.^^ ο
[0055]接著，在某些優(yōu)選實施例中，可以在內部互連層801以及多晶硅柵極311的表面處形成硅化物層901和903，如圖9所示，以利于降低接觸電阻。然而，本公開并不限于此。
[0056]之后，在襯底上例如利用TEOS等來形成絕緣層115以覆蓋柵極結構和內部互連層(以及上述的硅化物層，如果有的話)；在絕緣層115中在期望的位置形成貫穿該絕緣層115的接觸孔；并在接觸孔中形成到內部互連層801 (或者，內部互連層801上的硅化物層901，如果有的話)的接觸件117，如圖10所示。可以利用已知的或者將來開發(fā)的材料、工藝、步驟等來形成絕緣層115、接觸孔以及接觸件等。
[0057]以上參考圖2至10說明了根據(jù)本公開一個示例性實施例的半導體裝置的制造過程，其中，內部互連層由多晶硅形成。
[0058]圖11示出了根據(jù)本公開另一實施例的半導體裝置的示意性截面圖。如圖11所示，內部互連層1101由金屬(例如，鋁)形成。在一優(yōu)選實現(xiàn)方式中，在有源區(qū)的用于連接的表面處形成了硅化物層，其可以降低接觸電阻，并且可以防止金屬向襯底(例如，硅襯底)的擴散。
[0059]圖12示出了根據(jù)本公開又一實施例的半導體裝置的示意性截面圖。如圖12所示，內部互連層1201可以不與用于柵極的間隔物交疊，而是與間隔物分離開一段距離。
[0060]因此，本公開還提供了一種半導體裝置。所述半導體裝置包括:襯底101，所述襯底101包括有源區(qū)103和與所述有源區(qū)103鄰接的至少一個溝槽隔離區(qū)105/107 ;柵極結構，所述柵極結構位于 所述有源區(qū)103上；至少一個內部互連層801，其位于所述襯底101之上，且在所述柵極結構的側面，并且所述內部互連層至少覆蓋所述有源區(qū)103的一部分和相應的溝槽隔離區(qū)105或107的至少一部分。
[0061]在一個具體示例中，如圖7B中所示，所述柵極結構可以包括:柵極絕緣層309，所述柵極絕緣層形成于所述有源區(qū)103上；柵極311，所述柵極位于所述柵極絕緣層309上；硬掩模層313，所述硬掩模層位于所述柵極311上；以及間隔物315，所述間隔物位于至少所述柵極和所述硬掩模層的側面。
[0062]在又一具體示例中，如圖8所示，所述柵極結構可以包括:柵極絕緣層309，所述柵極絕緣層形成于所述有源區(qū)103上；柵極311，所述柵極位于所述柵極絕緣層309上；以及間隔物315，所述間隔物位于至少所述柵極的側面。
[0063]如前所述的，內部互連層可以包括多晶硅(優(yōu)選為摻雜的多晶硅)或者金屬(例如，鋁)；應理解，本公開并不限于此。在某些具體示例中，內部互連層的厚度為約10人至約
SoA0
[0064]另外，如圖8所示，內部互連層還可以包括位于所述柵極結構中的間隔物上的部分。
[0065]在某些進一步的示例中，所述半導體裝置還可以包括連接到所述內部互連層的接觸件。在另一些示例中，所述內部互連層由多晶硅形成，在此情況下，優(yōu)選地，所述半導體裝置還可以包括形成在所述內部互連層和所述接觸件之間的硅化物層，以降低內部互連層和接觸件之間的接觸電阻。
[0066]根據(jù)本公開的多種實施例，由于提供了內部互連層，因此該內部互連層可以用來接觸件互連從而使得接觸件無需直接連接到有源區(qū)(或其上的硅化物層)。而在現(xiàn)有技術中，接觸件直接連接到有源區(qū)(或其上的硅化物層)，從而接觸件的尺寸以及接觸件(接觸孔)-有源區(qū)設計規(guī)則所限定的最小覆蓋難以進一步減小。因而，相對于現(xiàn)有技術，本公開可以大大減小有源區(qū)的尺寸，特別是，減小了柵極到隔離區(qū)的距離，如圖10中所示；而不必使用昂貴的次世代的工藝技術。
[0067]至此，已經(jīng)詳細描述了根據(jù)本公開的半導體裝置及其制造方法。為了避免使本公開的要點模糊，沒有描述本領域所公知的一些細節(jié)。本領域技術人員根據(jù)本公開的教導，可以明白如何實施這里公開的技術方案及其具體細節(jié)。
[0068]雖然已經(jīng)通過示例對本公開的一些特定實施例進行了詳細說明，但是本領域的技術人員應該理解，以上示例僅是為了進行說明，而不是限制本公開的范圍。并且本領域技術人員將理解，本公開的各實施例及其示例可以自由地組合。因此，本領域的技術人員應該理解，可以本公開的實施例進行多種修改和變更而不脫離本公開的范圍和精神。因此，本公開的范圍僅由所附權利要求來限定。
【權利要求】
1.一種制造半導體裝置的方法，其特征在于，所述方法包括: 提供襯底，所述襯底包括有源區(qū)和與所述有源區(qū)鄰接的至少一個溝槽隔離區(qū)； 在所述有源區(qū)上形成柵極結構； 在所述襯底之上形成至少一個內部互連層，所述內部互連層位于所述柵極結構的側面，并且所述內部互連層至少覆蓋所述有源區(qū)的一部分和相應的溝槽隔離區(qū)的至少一部分。
2.如權利要求1所述的方法，其特征在于，在所述有源區(qū)上形成柵極結構的步驟包括: 在所述有源區(qū)上形成柵極絕緣層、在柵極絕緣層上的柵極、以及在柵極上的硬掩模層； 形成用于所述柵極的間隔物，所述間隔物位于至少所述柵極和所述硬掩模層的側面。
3.如權利要求1所述的方法，其特征在于，在所述襯底上形成至少一個內部互連層的步驟包括: 形成內部互連材料層，以覆蓋所述溝槽隔離區(qū)、所述有源區(qū)和所述柵極結構； 在所述內部互連材料層上形成圖案化的硬掩模層； 以所述圖案化的硬掩模層圖為掩模來蝕刻所述內部互連材料層，以形成所述至少一個內部互連層。
4.如權利要求1所述的方法，其特征在于，所述內部互連層包括多晶硅或者金屬。
5.如權利要求1所述的方法，其特征在于，所述內部互連層的厚度為IOA至50人。
6.如權利要求1所述的方法，其特征在于， 所述內部互連層還包括位于所述柵極結構中的間隔物上的部分。
7.如權利要求1所述的方法，其特征在于，所述方法還包括: 形成到所述內部互連層的接觸件。
8.如權利要求1所述的方法，其特征在于，所述內部互連層包括多晶硅，并且 所述方法還包括: 在所述內部互連層的表面的至少一部分形成硅化物層；以及 形成到所述硅化物層的接觸件。
9.一種半導體裝置，其特征在于，所述半導體裝置包括: 襯底，所述襯底包括有源區(qū)和與所述有源區(qū)鄰接的至少一個溝槽隔離區(qū)； 柵極結構，所述柵極結構位于所述有源區(qū)上； 至少一個內部互連層，所述內部互連層位于所述襯底之上，且在所述柵極結構的側面，并且所述內部互連層至少覆蓋所述有源區(qū)的一部分和相應的溝槽隔離區(qū)的至少一部分。
10.如權利要求9所述的半導體裝置，其特征在于，所述柵極結構包括: 柵極絕緣層，所述柵極絕緣層形成于所述有源區(qū)上； 柵極，所述柵極位于所述柵極絕緣層上；以及 間隔物，所述間隔物位于至少所述柵極的側面。
11.如權利要求9所述的半導體裝置，其特征在于，所述柵極結構包括: 柵極絕緣層，所述柵極絕緣層形成于所述有源區(qū)上； 柵極，所述柵極位于所述柵極絕緣層上； 硬掩模層，所述硬掩模層位于所述柵極上；以及間隔物，所述間隔物位于至少所述柵極和所述硬掩模層的側面。
12.如權利要求9所述的半導體裝置，其特征在于，所述內部互連層包括多晶硅或者金屬。
13.如權利要求9所述的半導體裝置，其特征在于，所述內部互連層的厚度為IOA至50A。
14.如權利要求9所述的半導體裝置，其特征在于， 所述內部互連層包括位于所述柵極結構中的間隔物上的部分。
15.如權利要求9所述的半導體裝置，其特征在于，所述半導體裝置還包括: 接觸件，其連接到所述內部互連層。
16.如權利要求9所述的半導體裝置，其特征在于，所述內部互連層由多晶硅形成，所述半導體裝置還包括: 接觸件；以及 形成在所述內部互連層 和所述接觸件之間的金屬硅化物層。
【文檔編號】H01L29/78GK103871882SQ201210545982
【公開日】2014年6月18日 申請日期:2012年12月17日 優(yōu)先權日:2012年12月17日
【發(fā)明者】曹國豪, 蒲賢勇, 汪銘, 程勇, 宋慧芳 申請人:中芯國際集成電路制造(上海)有限公司