專利名稱：提高半導(dǎo)體器件可微縮性的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，更具體地說，本發(fā)明涉及一種提高半導(dǎo)體器件可微縮性的方法。
背景技術(shù)：
隨著工藝的發(fā)展，器件尺寸不斷縮小(微縮)，由此器件特征尺寸也隨之逐漸變小。隨著集成電路制造水平的提高，集成電路制造已經(jīng)進(jìn)入集成電路線寬的深亞微米時代。但是，隨著器件特征尺寸的縮小，當(dāng)MOS管溝道縮短到一定程度 ，就會出現(xiàn)短溝道效應(yīng)(short channel effect),其主要表現(xiàn)在MOS管溝道中的載流子出現(xiàn)速度飽和現(xiàn)象。因此，當(dāng)器件尺寸縮減時，必須將短溝道效應(yīng)降至最低程度，以確保正常的器件特性及電路工作。發(fā)明名稱為“Multi -corner FET for better immunity from short channeleffects”的美國專利申請公開US2004191980A1描述了一種用于MOS的抑制短溝道效應(yīng)的技術(shù)方案。但是，美國專利申請公開US2004191980A1所描述的結(jié)構(gòu)比較復(fù)雜，而且沒有公開相應(yīng)的制造方法。對于閃存來說，器件尺寸的縮小帶來另一個難題，單個存儲單元驅(qū)動電流隨有源區(qū)寬度的縮減而減小，小到一定程度就接近了放大比較電路(Senseamplifier)的極限，從而給閃存設(shè)計帶來很大的挑戰(zhàn)。因此，希望能夠提供一種適用于閃存的、結(jié)構(gòu)簡單且制造簡單的技術(shù)方案，一方面能抑制短溝道效應(yīng)，另一方面能等效地增加有源區(qū)寬度，從而提高閃存器件的可微縮性。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是針對現(xiàn)有技術(shù)中存在上述缺陷，提供一種結(jié)構(gòu)簡單且制造簡單的能夠有效抑制短溝道效應(yīng)的提高半導(dǎo)體器件可微縮性的方法，本案總體上采用自對準(zhǔn)工藝，不需要增加而外的光刻制程，成本上比較低。為了實現(xiàn)上述技術(shù)目的，根據(jù)本發(fā)明的第一方面，提供了一種一種提高半導(dǎo)體器件可微縮性的方法，其包括第一步驟，在淺槽隔離工藝完成后，有源區(qū)兩側(cè)分別是第一隔離區(qū)和第二隔離區(qū)，從而自然地形成凹槽結(jié)構(gòu)，有源區(qū)表面的襯墊氧化層來自之前的隔離工藝，;第二步驟，用于在硅片表面上沉積氧化物層，所述氧化物層厚度小于1/2的有源區(qū)寬度，典型厚度為1/3，采用HTO或TEOS等淀積工藝；第三步驟，用于對氧化物層和襯墊氧化層進(jìn)行各向異性刻蝕，從而在第一隔離區(qū)側(cè)形成自對準(zhǔn)的第一側(cè)壁氧化物，在第二隔離區(qū)側(cè)形成自對準(zhǔn)的第二側(cè)壁氧化物；第四步驟，用于在第一側(cè)壁氧化物以及第二側(cè)壁氧化物之間生長填充硅；第五步驟，用于通過選擇性濕法刻蝕去除第一側(cè)壁氧化物、第二側(cè)壁氧化物和其下的襯墊氧化物，從而在有源區(qū)上方形成硅凸起部。優(yōu)選地，所述提高半導(dǎo)體器件可微縮性的方法還包括第六步驟，用于硅凸起部的上方角部進(jìn)行圓化處理。
優(yōu)選地，所述提高半導(dǎo)體器件可微縮性的方法還包括第七步驟，用于在第六步驟所形成的結(jié)構(gòu)上依次形成隧穿氧化層、浮柵層或氮化硅層、ONO層以及控制柵極層。優(yōu)選地，在第四步驟中采用選擇性外延生長填充硅。在根據(jù)本發(fā)明第一方面的提高半導(dǎo)體器件可微縮性的方法中，通過自對準(zhǔn)工藝在有源區(qū)上方形成硅凸起部，使得有源區(qū)的實際寬度從硅凸起部的單邊長度增大為硅凸起部的三邊長度之和，從而即使器件尺寸進(jìn)行了顯著微縮，也能實現(xiàn)比平面結(jié)構(gòu)更大的有源區(qū)寬度，從而可以提高閃存單元的驅(qū)動電流。另外，本結(jié)構(gòu)實質(zhì)上是一種采用自對準(zhǔn)的方法實現(xiàn)的Fin-FET結(jié)構(gòu)，由于靜電場的分布更集中、柵對溝道的控制能力比平面器件大大提高，所以能顯著抑制#由于關(guān)鍵尺寸的縮小而產(chǎn)生短溝道效應(yīng)，從這兩個方面提高了諸如閃存之類的半導(dǎo)體器件的可微縮性。
為了實現(xiàn)上述技術(shù)目的，根據(jù)本發(fā)明的第二方面，提供了一種提高半導(dǎo)體器件可微縮性的方法，其包括第一步驟，在淺槽隔離工藝完成后，有源區(qū)兩側(cè)分別是第一隔離區(qū)和第二隔離區(qū)，從而自然地形成凹槽結(jié)構(gòu)，有源區(qū)表面的襯墊氧化層來自之前的隔離工藝；第二步驟，用于在硅片表面上沉積氧化物層，所述氧化物層厚度小于1/2的有源區(qū)寬度，典型厚度為1/3，采用HTO或TEOS等淀積工藝；第三步驟，用于對氧化物層和襯墊氧化層進(jìn)行各向異性刻蝕，從而在第一隔離區(qū)側(cè)形成自對準(zhǔn)的第一側(cè)壁氧化物，在第二隔離區(qū)側(cè)形成自對準(zhǔn)的第二側(cè)壁氧化物；第四步驟，利用側(cè)壁氧化物作為掩模對有源區(qū)中間的襯底進(jìn)行蝕刻，在有源區(qū)中形成凹陷部；第五步驟，用于通過選擇性濕法刻蝕去除第一側(cè)壁氧化物、第二側(cè)壁氧化物和其下的襯墊氧化物，，形成中間有凹槽的有源區(qū)。在根據(jù)本發(fā)明第二方面的提高半導(dǎo)體器件可微縮性的方法中，通過自對準(zhǔn)工藝在有源區(qū)內(nèi)形成凹陷部，使得有源區(qū)的實際寬度從硅凸起部的單邊長度增大為凹陷部的三邊長度之和，與第一方面的結(jié)果類似，通過擴(kuò)展有源區(qū)的有效寬度以增加閃存單元的驅(qū)動電流，另外，因為角度的存在使柵對溝道的電場也能產(chǎn)生增強(qiáng)作用，一定程度上能抑制由于關(guān)鍵尺寸的縮小而產(chǎn)生短溝道效應(yīng)，提高了諸如閃存之類的半導(dǎo)體器件的可微縮性。


結(jié)合附圖，并通過參考下面的詳細(xì)描述，將會更容易地對本發(fā)明有更完整的理解并且更容易地理解其伴隨的優(yōu)點和特征，其中圖I示意性地給出了根據(jù)本發(fā)明第一實施例的提高半導(dǎo)體器件可微縮性的方法的第一步驟。圖2示意性地給出了根據(jù)本發(fā)明第一實施例的提高半導(dǎo)體器件可微縮性的方法的第二步驟。圖3示意性地給出了根據(jù)本發(fā)明第一實施例的提高半導(dǎo)體器件可微縮性的方法的第三步驟。圖4示意性地給出了根據(jù)本發(fā)明第一實施例的提高半導(dǎo)體器件可微縮性的方法的第四步驟。圖5示意性地給出了根據(jù)本發(fā)明第一實施例的提高半導(dǎo)體器件可微縮性的方法的第五步驟。圖6示意性地給出了根據(jù)本發(fā)明第一實施例的提高半導(dǎo)體器件可微縮性的方法的具體應(yīng)用。圖7至圖8示意性地給出了根據(jù)本發(fā)明第二實施例的提高半導(dǎo)體器件可微縮性的方法。需要說明的是，附圖用于說明本發(fā)明，而非限制本發(fā)明。注意，表示結(jié)構(gòu)的附圖可能并非按比例繪制。并且，附圖中，相同或者類似的元件標(biāo)有相同或者類似的標(biāo)號。
具體實施方式
為了使本發(fā)明的內(nèi)容更加清楚和易懂，下面結(jié)合具體實施例和附圖對本發(fā)明的內(nèi)容進(jìn)行詳細(xì)描述。<第一實施例>圖I至圖6示意性地給出了根據(jù)本發(fā)明第一實施例的提高半導(dǎo)體器件可微縮性的方法。具體地說，圖I示意性地給出了根據(jù)本發(fā)明第一實施例的提高半導(dǎo)體器件可微縮性的方法包括第一步驟，在淺槽隔離工藝完成后(即，氮化硅硬掩模去除后)，有源區(qū)I兩側(cè)分別是第一隔離區(qū)2和第二隔離區(qū)3，從而自然地形成凹槽結(jié)構(gòu)，有源區(qū)表面的襯墊氧化層4來自之前的隔離工藝，這層襯墊氧化層4的主要作用是減少氮化硅和硅的應(yīng)力。第二步驟，用于在硅片表面上沉積側(cè)壁氧化物層5，所述側(cè)壁氧化物層5的厚度小于1/2的有源區(qū)寬度，典型厚度為有源區(qū)寬度的1/3，采用HTO或TEOS等淀積工藝。第三步驟，用于對側(cè)壁氧化物層5和襯墊氧化層4進(jìn)行刻蝕，從而在第一隔離區(qū)2側(cè)形成第一襯墊氧化物41和第一側(cè)壁氧化物51，在第二隔離區(qū)3側(cè)形成第二襯墊氧化物42和第二側(cè)壁氧化物52。由于自對準(zhǔn)工藝的特點，第一襯墊氧化物41和第一側(cè)壁氧化物51與第二襯墊氧化物42和第二側(cè)壁氧化物52自然為對稱布置。第四步驟，用于在第一襯墊氧化物41和第一側(cè)壁氧化物51以及第二襯墊氧化物42和第二側(cè)壁氧化物52之間生長填充硅6，例如可以選擇性外延生長填充硅6。第五步驟，用于通過選擇性刻蝕去除第一襯墊氧化物41、第一側(cè)壁氧化物51、第二襯墊氧化物42和第二側(cè)壁氧化物52，從而在有源區(qū)I上方形成硅凸起部7。優(yōu)選地，進(jìn)一步執(zhí)行第六步驟，用于硅凸起部7的上方角部進(jìn)行圓化處理。圖6示意性地給出了根據(jù)本發(fā)明第一實施例的提高半導(dǎo)體器件可微縮性的方法的具體應(yīng)用。如圖6所示，根據(jù)本發(fā)明第一實施例的提高半導(dǎo)體器件可微縮性的方法可進(jìn)一步包括第七步驟，用于在第六步驟所形成的結(jié)構(gòu)上依次形成隧穿氧化層8、浮柵層或氮化硅層9、ONO(二氧化硅/氮化硅/ 二氧化硅)層10以及控制柵極層11。由此，可以有效地形成用于閃存的存儲單元結(jié)構(gòu)。由此，在根據(jù)本發(fā)明第一方面的提高半導(dǎo)體器件可微縮性的方法中，通過自對準(zhǔn)工藝在有源區(qū)上方形成硅凸起部，使得有源區(qū)的實際寬度從硅凸起部的單邊長度增大為硅凸起部的三邊長度之和，從而即使器件尺寸進(jìn)行了顯著微縮，也能實現(xiàn)比平面結(jié)構(gòu)更大的有源區(qū)寬度，從而可以提高閃存單元的驅(qū)動電流。另外，本結(jié)構(gòu)實質(zhì)上是一種采用自對準(zhǔn)的方法實現(xiàn)的Fin-FET結(jié)構(gòu)，由于靜電場的分布更集中、柵對溝道的控制能力比平面器件大大提高，所以能顯著抑制由于關(guān)鍵尺寸的縮小而產(chǎn)生短溝道效應(yīng)，從這兩個方面提高了諸如閃存之類的半導(dǎo)體器件的可微縮性。<第二實施例>圖7至圖8示意性地給出了根據(jù)本發(fā)明第二實施例的提高半導(dǎo)體器件可微縮性的方法。下面將結(jié)合圖I至圖2以及圖7至圖8來詳細(xì)描述根據(jù)本發(fā)明第二實施例的提高半導(dǎo)體器件可微縮性的方法。具體地說，根據(jù)本發(fā)明第二實施例的提高半導(dǎo)體器件可微縮性的方法包括第一步驟，在淺槽隔離工藝完成后，有源區(qū)I兩側(cè)分別是第一隔離區(qū)2和第二隔離區(qū)3，從而自然地形成凹槽結(jié)構(gòu)，有源區(qū)表面的襯墊氧化層4來自之前的隔離工藝，這層襯 墊氧化層4的主要作用是減少氮化硅和硅的應(yīng)力。第二步驟，用于在硅片表面上沉積側(cè)壁氧化物層5，所述側(cè)壁氧化物層5的厚度小于1/2的有源區(qū)寬度，典型厚度為有源區(qū)寬度的1/3，采用HTO或TEOS等淀積工藝。。第三步驟，用于對有源區(qū)I、襯墊氧化層4和側(cè)壁氧化物層5進(jìn)行刻蝕，從而在第一隔離區(qū)2側(cè)形成第一襯墊氧化物41和第一側(cè)壁氧化物51，在第二隔離區(qū)3側(cè)形成第二襯墊氧化物42和第二側(cè)壁氧化物52，并且在有源區(qū)I中形成凹陷部12，如圖7所示。由于自對準(zhǔn)工藝的特點，第一襯墊氧化物41和第一側(cè)壁氧化物51與第二襯墊氧化物42和第二側(cè)壁氧化物52自然為對稱布置。第四步驟，用于通過選擇性濕法刻蝕去除第一襯墊氧化物41、第一側(cè)壁氧化物51、第二襯墊氧化物42和第二側(cè)壁氧化物52，如圖8所示。由此，在根據(jù)本發(fā)明第二方面的提高半導(dǎo)體器件可微縮性的方法中，通過自對準(zhǔn)工藝在有源區(qū)內(nèi)形成凹陷部，使得有源區(qū)的實際寬度從硅凸起部的單邊長度增大為凹陷部的三邊長度之和，與第一方面的結(jié)果類似，通過擴(kuò)展有源區(qū)的有效寬度以增加閃存單元的驅(qū)動電流，另外，因為角度的存在使柵對溝道的電場也能產(chǎn)生增強(qiáng)作用，一定程度上能抑制由于關(guān)鍵尺寸的縮小而產(chǎn)生短溝道效應(yīng)，提高了諸如閃存之類的半導(dǎo)體器件的可微縮性。此外，需要說明的是，除非特別說明或者指出，否則說明書中的術(shù)語“第一”、“第二”、“第三”等描述僅僅用于區(qū)分說明書中的各個組件、元素、步驟等，而不是用于表示各個組件、元素、步驟之間的邏輯關(guān)系或者順序關(guān)系等?？梢岳斫獾氖?，雖然本發(fā)明已以較佳實施例披露如上，然而上述實施例并非用以限定本發(fā)明。對于任何熟悉本領(lǐng)域的技術(shù)人員而言，在不脫離本發(fā)明技術(shù)方案范圍情況下，都可利用上述揭示的技術(shù)內(nèi)容對本發(fā)明技術(shù)方案作出許多可能的變動和修飾，或修改為等同變化的等效實施例。因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發(fā)明技術(shù)方案保護(hù)的范圍內(nèi)。
權(quán)利要求
1.一種提高半導(dǎo)體器件可微縮性的方法，其特征在于包括 第一步驟，在淺槽隔離工藝完成后，有源區(qū)兩側(cè)分別是第一隔離區(qū)和第二隔離區(qū)，從而自然地形成凹槽結(jié)構(gòu)，有源區(qū)表面的襯墊氧化層來自之前的隔離工藝； 第二步驟，用于在硅片表面上沉積氧化物層，所述氧化物層厚度小于1/2的有源區(qū)寬度； 第三步驟，用于對氧化物層和襯墊氧化層進(jìn)行各向異性刻蝕，從而在第一隔離區(qū)側(cè)形成自對準(zhǔn)的第一側(cè)壁氧化物，在第二隔離區(qū)側(cè)形成自對準(zhǔn)的第二側(cè)壁氧化物； 第四步驟，用于在第一側(cè)壁氧化物以及第二側(cè)壁氧化物之間生長填充硅； 第五步驟，用于通過選擇性濕法刻蝕去除第一側(cè)壁氧化物、第二側(cè)壁氧化物和其下的襯墊氧化物，從而在有源區(qū)上方形成硅凸起部。
2.根據(jù)權(quán)利要求I所述的提高半導(dǎo)體器件可微縮性的方法，其特征在于還包括第六步驟，采用各向同性蝕刻對硅凸起部的上方角部進(jìn)行圓化處理。
3.根據(jù)權(quán)利要求I或2所述的提高半導(dǎo)體器件可微縮性的方法，其特征在于還包括第七步驟，用于在第六步驟所形成的結(jié)構(gòu)上依次形成隧穿氧化層、浮柵層或氮化硅層、ONO層以及控制柵極層。
4.根據(jù)權(quán)利要求I或2所述的提高半導(dǎo)體器件可微縮性的方法，其特征在于，在第四步驟中采用選擇性外延生長填充硅單晶層。
5.根據(jù)權(quán)利要求I或2所述的提高半導(dǎo)體器件可微縮性的方法，其特征在于，所述氧化物層厚度為有源區(qū)寬度的1/3。
6.根據(jù)權(quán)利要求I或2所述的提高半導(dǎo)體器件可微縮性的方法，其特征在于，所述第二步驟采用HTO或TEOS等淀積工藝。
7.一種提高半導(dǎo)體器件可微縮性的方法，其特征在于包括 第一步驟，在淺槽隔離工藝完成后，有源區(qū)兩側(cè)分別是第一隔離區(qū)和第二隔離區(qū)，從而自然地形成凹槽結(jié)構(gòu)，有源區(qū)表面的襯墊氧化層來自之前的隔離工藝； 第二步驟，用于在硅片表面上沉積氧化物層，所述氧化物層厚度小于1/2的有源區(qū)寬度； 第三步驟，用于對氧化物層和襯墊氧化層進(jìn)行各向異性刻蝕，從而在第一隔離區(qū)側(cè)形成自對準(zhǔn)的第一側(cè)壁氧化物，在第二隔離區(qū)側(cè)形成自對準(zhǔn)的第二側(cè)壁氧化物； 第四步驟，利用側(cè)壁氧化物作為掩模對有源區(qū)中間的襯底進(jìn)行蝕刻，在有源區(qū)I中形成凹陷部； 第五步驟，用于通過選擇性濕法刻蝕去除第一側(cè)壁氧化物、第二襯墊氧化物和第二側(cè)壁氧化物和其下的襯墊氧化物，，形成中間有凹槽的有源區(qū)。
8.根據(jù)權(quán)利要求7所述的提高半導(dǎo)體器件可微縮性的方法，其特征在于，所述氧化物層厚度為有源區(qū)寬度的1/3。
9.根據(jù)權(quán)利要求7或8所述的提高半導(dǎo)體器件可微縮性的方法，其特征在于，所述第二步驟采用HTO或TEOS等淀積工藝。
全文摘要
一種提高半導(dǎo)體器件可微縮性的方法包括在淺槽隔離工藝完成后，有源區(qū)兩側(cè)分別是第一隔離區(qū)和第二隔離區(qū)，從而自然地形成凹槽結(jié)構(gòu)；在硅片表面上沉積氧化物層，所述氧化物層厚度小于1/2的有源區(qū)寬度，典型厚度為1/3；對氧化物層進(jìn)行各向異性刻蝕，從而在第一隔離區(qū)側(cè)形成第一側(cè)壁氧化物，在第二隔離區(qū)側(cè)形成第二側(cè)壁氧化物；在第一側(cè)壁氧化物以及第二側(cè)壁氧化物之間通過選擇性外延生長硅單晶層；通過選擇性刻蝕去除第一側(cè)壁氧化物、第二側(cè)壁氧化物和其下的襯墊氧化層，從而在有源區(qū)上方形成硅凸起部。
文檔編號H01L21/8247GK102969280SQ20121050767
公開日2013年3月13日 申請日期2012年11月30日 優(yōu)先權(quán)日2012年11月30日
發(fā)明者張 雄 申請人:上海宏力半導(dǎo)體制造有限公司