專利名稱：半導體封裝件及其制造方法
技術領域：
本發(fā)明思想涉及半導體封裝件，具體而言，涉及具有減小壓力的半導體封裝件和/或其制造方法。
背景技術：
通常，通過在晶片上執(zhí)行若干半導體工藝而形成的半導體芯片經歷封裝工藝從而形成半導體封裝件。半導體封裝件可以包括:半導體芯片；在其上安裝半導體芯片的印刷電路板(PCB);將半導體芯片電連接至PCB的接合線或凸塊；以及對半導體芯片進行密封的密封件。隨著半導體封裝件的集成度越高，就越希望半導體封裝件的可靠性和可使用性。

發(fā)明內容
本發(fā)明思想提供了一種具有減小壓力的半導體封裝件，其易于在半導體封裝工藝中進行操作并且減小了或有效地防止了翹曲，以及/或者提供了一種制造該半導體封裝件的方法。根據(jù)本發(fā)明思想的一個示例實施例，一種半導體封裝件可以包括:內部封裝件，其包括至少一個半導體芯片并且用內部密封件進行密封；外部襯底，在其上安裝所述內部封裝件；以及外部密封件，其對所述內部封裝件進行密封，其中所述內部密封件和所述外部密封件具有不同的楊氏模量。所述內部密封件的楊氏模量可以小于所述外部密封件的楊氏模量。所述內部密封件可以包括硅樹脂基材料、熱固性材料、熱塑性材料、和紫外光固化材料中的至少一種材料，并且所述外部密封件可以包括環(huán)氧樹脂基材料、熱固性材料、熱塑性材料和紫外光固化材料中的至少一種材料。當所述至少一個半導體芯片與多個半導體芯片相對應時，所述多個半導體芯片中的一些可以是存儲器芯片而另一些可以是邏輯芯片。所述內部封裝件可以包括硅通路(TSV)和內部襯底，在所述內部襯底的下表面上形成連接至所述TSV的連接部件。所述至少一個半導體芯片可以在所述內部襯底上，并且經過所述TSV連接至所述連接部件。所述內部襯底可以通過所述連接部件安裝在所述外部襯底上。當所述至少一個半導體芯片與多個半導體芯片相對應時，所述半導體芯片可以在所述內部襯底上構成以多層結構形成的層疊芯片部分。所述內部襯底可以由包括構成所述內部封裝件的多個半導體芯片的有源晶片形成，或者可以由包括構成所述內部封裝件的多個單元中間層(interposer)的中間層襯底形成。
所述內部封裝件可以是不具有內部襯底的晶片級封裝件(WLP )。所述內部封裝件可以具有扇入(fan-1n)或扇出(fan-out)結構。根據(jù)本發(fā)明思想的一個示例實施例，一種半導體封裝件可以包括:在其中具有TSV的內部襯底；在所述內部襯底上的層疊芯片部分；對所述層疊芯片部分進行密封的內部密封件；在其上安裝所述內部襯底的外部襯底；以及對所述內部襯底、所述層疊芯片部分和所述內部密封件進行密封的外部密封件。所述外部密封件比所述內部密封件具有更大的楊氏模量。所述層疊芯片部分可以是至少一個半導體芯片的層疊。根據(jù)本發(fā)明思想的一個示例實施例，一種制造半導體封裝件的方法可以包括步驟:通過利用內部密封件對至少一個半導體芯片進行密封來形成內部封裝件；在外部襯底上安裝所述內部封裝件；以及利用外部密封件對所述內部封裝件進行密封，所述外部密封件比所述內部密封件具有更大的楊氏模量。形成所述內部封裝件的步驟可以包括:形成內部襯底，所述內部襯底具有硅通路(TSV);在所述內部襯底上形成多個層疊芯片部分，所述多個層疊芯片部分的每一個包括半導體芯片的層疊；通過利用所述內部密封件對所述多個層疊芯片部分進行密封；以及將密封的多個層疊芯片部分分成獨立的內部封裝件，并且每個內部封裝件包括至少一個層疊芯片部分。形成所述內部封裝件的步驟可以包括:制備基本晶片，所述基本晶片具有娃通路(TSV)和連接部件，所述連接部件在所述基本晶片的下表面上并且連接至所述TSV ;將所述基本晶片粘接在第一載體襯底上，使得所述基本晶片的下表面面對所述第一載體襯底；形成多個層疊芯片部分，所述多個層疊芯片部分的每一個包括在所述基本晶片的上表面上的半導體芯片的層疊；利用所述內部密封件對所述多個層疊芯片部分進行密封；以及通過將所述第一載體襯底從所述基本晶片分離來暴露所述連接部件。形成所述內部封裝件的步驟還可以包括:將第二載體襯底粘接至所述多個層疊芯片部分中的至少一個層疊芯片部分的上表面和所述內部密封件的上表面；經過所述連接部件對所述層疊芯片部分執(zhí)行管芯電特性揀選(Electrical Die Sort,EDS)測試；將密封的層疊芯片部分分成獨立的內部封裝件，每個獨立的內部封裝件具有所述多個層疊芯片部分中的至少一個層疊芯片部分；以及將所述內部封裝件從所述第二載體襯底分離。形成所述內部封裝件的步驟可以包括:制備基本晶片，該基本晶片具有多個單元內部襯底，每個單元內部襯底包括至少一個硅通路(TSV)和至少一個連接部件，所述至少一個連接部件在每個單元內部襯底的下表面上；將基本晶片分成多個單元內部襯底；在第一載體襯底上安裝至少一個單元內部襯底，使得所述至少一個連接部件面對所述第一載體襯底；在所述至少一個單元內部襯底上形成至少一個層疊芯片部分，所述至少一個層疊芯片部分包括至少一個半導體芯片；利用所述內部密封件對所述至少一個單元內部襯底和所述至少一個層疊芯片部分進行密封；以及通過將所述第一載體襯底從所述單元內部襯底分離來暴露所述連接部件。形成所述內部封裝件的步驟還可以包括:將第二載體襯底粘接至所述至少一個層疊芯片部分的上表面和所述內部密封件的上表面；經過所述至少一個連接部件對所述至少一個層疊芯片部分執(zhí)行EDS測試；將密封的單元內部襯底和密封的至少一個層疊芯片部分分成獨立的內部封裝件，每個獨立的內部封裝件包括所述至少一個層疊芯片部分；以及將所述內部封裝件從所述第二載體襯底分離。
根據(jù)本發(fā)明思想的一個示例實施例，一種制造半導體封裝件的方法可以包括步驟:形成內部襯底，該內部襯底包括硅通路(TSV);形成多個層疊芯片部分，通過在所述內部襯底上層疊至少一個半導體芯片來形成所述多個層疊芯片部分中的每一個層疊芯片部分；利用內部密封件對所述層疊芯片部件進行密封；將密封的層疊芯片部分分成獨立的內部封裝件，每個內部封裝件包括至少一個層疊芯片部分；在外部襯底上安裝多個內部封裝件；利用外部密封件對所述多個內部封裝件進行密封，所述外部密封件比所述內部密封件具有更大的楊氏模量；以及將密封的內部封裝件分成獨立的半導體封裝件，每個半導體封裝件包括所述多個內部封裝件中的至少一個內部封裝件。該方法還可以包括步驟:在將所述密封的內部封裝件分成獨立的半導體封裝件之前，對所述多個內部封裝件執(zhí)行EDS測試。


通過以下結合附圖的詳細說明，將更加清楚地理解本發(fā)明思想的各示例實施例，其中:圖1至圖14是根據(jù)本發(fā)明思想的一些示例實施例的半導體封裝件的截面圖；圖15A至圖15J是示出了根據(jù)本發(fā)明思想的一個示例實施例的制造圖5A所示的半導體封裝件的方法的截面圖；圖16A至圖16E是示出了根據(jù)本發(fā)明思想的一個示例實施例的制造圖7所示的半導體封裝件的方法的截面圖；圖17A至圖171是示出了根據(jù)本發(fā)明思想的一個示例實施例的制造圖12所示的半導體封裝件的方法的截面圖；圖18是包括根據(jù)本發(fā)明思想的示例實施例的半導體封裝件的存儲器卡的示意圖；圖19是包括根據(jù)本發(fā)明思想的示例實施例的半導體器件的電子系統(tǒng)的框圖；圖20是應用了根據(jù)本發(fā)明思想的示例實施例的半導體封裝件的固態(tài)盤(SSD)設備的截面圖；以及圖21是應用了根據(jù)本發(fā)明思想的示例實施例的半導體封裝件的電子設備的示意透視圖。應當注意的是，這些附圖旨在示出在特定示例實施例中所利用的方法、結構和/或材料的一般特性，并且對下面的書面說明進行補充。然而，這些附圖沒有按比例繪制，也沒有精確地反映出任何給定實施例的準確結構或性能特征，并且不應當將這些附圖解釋為對示例實施例所涵蓋的值的范圍或屬性進行定義或限定。例如，分子、層、區(qū)域和/或結構元件的相對厚度和位置會為了清楚起見而縮小或放大。在各個附圖中使用相似或相同的附圖標記是為了表示存在相似或相同的元件或特征。
具體實施例方式現(xiàn)在將參考示出了本發(fā)明思想的示例性實施例的附圖詳細說明本發(fā)明思想。然而，可以按照多種不同的形式具體實現(xiàn)本發(fā)明思想，而不應當將本發(fā)明思想解釋為限定于在此闡述的示例實施例；相反，提供這些實施例是為了使得本公開是透徹且完整的，并且將向本領域技術人員全面地傳達本發(fā)明思想。當在下文中稱一個元件被“連接”到另一個元件時，所述一個元件可以直接連接到所述另一個元件，或者也可以存在中間元件。與之相反，當稱一個元件被“直接連接”或“直接耦接”到另一個元件時，則不存在中間元件。如在本文所使用的那樣，詞語“和/或”包括相關的列出項目中的一個或多個的任意和全部組合。其他用于描述元件之間的關系的詞語也應當以類似的方式進行解釋(例如，“在……之間”對“直接在……之間”、“與……相鄰”對“直接與……相鄰”、“在……之上”對“直接在……之上”)。類似地，當一個元件被稱作在另一個元件或層“之上”時，該元件可以直接在另一個元件或層之上，或者也可以存在中間元件。在附圖中，為了解釋的清楚和便利的目的，將每個元件的結構或尺寸進行了放大，并且沒有示出說明中沒有涉及到的部分。相似的附圖標記在說明書中始終表示相似的元件。在此使用的術語僅出于描述示例性實施例的目的，而并不是為了限定本發(fā)明思想。當在元件列表之前出現(xiàn)諸如“至少一個”這樣的表述時，其修改整個元件的列表，但不修改列表中的各個元件。應當理解，雖然術語“第一”、“第二”等會在此用于描述各個元件、組件、區(qū)域、層和/或部分，但是這些元件、組件、區(qū)域、層和/或部分不應當被這些術語所限定。這些術語僅用于將一個元件、組件、區(qū)域、層和/或部分與另一個元件、組件、區(qū)域、層和/或部分區(qū)分開。因此，在不背離示例實施例的教導的情況下，下面所討論的第一元件、組件、區(qū)域、層或部分也可以被稱作第二元件、組件、區(qū)域、層或部分。會出于描述簡單的目的而在此使用諸如“在……之下”、“在……以下”、“下面”、“在……之上”、“上面”等空間關系術語來描述附圖中所示的一個元件或特征與另一個(或多個)元件或特征的關系。應當理解，空間關系術語旨在涵蓋除了圖中所描述的使用或操作中的器件的取向之外的不同的取向。例如，如果翻轉圖中的器件，則被稱作在其他元件或特征物“之下”或“以下”的元件將會取向為在其他元件或特征物“之上”。因此，示例性術語“在……以下”可以涵蓋之上和之下兩種取向?？梢粤硗獾貙ζ骷∠?旋轉90度或其他取向)，并且相應地對在此使用的空間關系描述進行解釋。在此使用的術語僅用于描述特定實施例的目的，并且不是為了限定示例實施例。如在本文所使用的那樣，單數(shù)形式“一”、“一個”和“該”也旨在包括復數(shù)形式，除非在上下文中另外明確地進行了表示。還應當理解，如果在本文中使用了術語“包括”、“包括……的”、“包含”和/或“包含……的”，則表示存在所陳述的特征、整體、步驟、操作、元件和/或組件，但不排除存在或添加一個或多個其他特征、整體、步驟、操作、元件、組件和/或它們的組合。在本文中參考截面圖對示例實施例進行描述，這些截面圖是示例實施例的理想化實施例(和中間結構)的示意性圖示。因而，例如由制造技術和/或容差所導致的與圖示形狀的變化是可預期的。因此，不應當將示例實施例解釋為限定于在此所示出的區(qū)域的特定形狀，而是包括例如由制造所導致的形狀上的偏離。例如，示出為矩形的注入?yún)^(qū)域在其邊緣處可以具有圓角特征或彎曲特征和/或注入濃度的梯度，而不是從注入?yún)^(qū)到非注入?yún)^(qū)的二元變化。類似地，通過注入形成的掩埋區(qū)域可以導致掩埋區(qū)域和穿過其發(fā)生該注入的表面之間的區(qū)域中的一些注入。 因此，圖中示出的區(qū)域實質上是示意性的，它們的形狀并不是為了圖示出器件的區(qū)域的真實形狀并且并不是為了限定示例實施例的范圍。還應當注意到，在一些替換實現(xiàn)方式中，功能/動作可以按照附圖中示出的順序之外的順序出現(xiàn)。例如，相繼示出的兩個附圖實際上可以基本上同時來執(zhí)行，或者有時可以按照相反的順序來執(zhí)行，這依賴于所涉及的功能/動作。除非另外地進行限定，否則在本文中使用的所有術語(包括技術術語和科學術語)的意思與示例實施例所屬領域的一個普通技術人員一般理解的意思相同。還應當理解，術語(例如在常用字典中定義的那些術語)應當解釋具有與它們在相關技術的上下文中的意思相一致的意思，不應當解釋為理想的或過度形式上的意義，除非本文中明確地這樣進行定義。圖1至圖14是根據(jù)本發(fā)明思想的一些示例實施例的半導體封裝件10000至IOOOOrn的截面圖。參考圖1，半導體封裝件10000可以包括內部封裝件1000、外部襯底2000和外部密封件3000。內部封裝件1000可以安裝在外部襯底2000上并且可以被外部密封件3000密封。內部封裝件1000可以包括內部襯底200、半導體芯片100和內部密封件300。內部襯底200可以包括主體部分210、鈍化層220、下部焊盤230、連接部件240、硅通路(TSV)250和上部焊盤260?？梢曰谟性淳蛑虚g層襯底形成內部襯底200。有源晶片表示可以在其上形成半導體芯片的晶片，例如，硅晶片。當基于有源晶片形成內部襯底200時，主體部分210可以包括半導體襯底(未示出)、集成電路層(未示出)、層間絕緣層(未示出)和金屬間絕緣層(未示出)?？梢栽诮饘匍g絕緣層當中形成多層布線層(未示出)。半導體襯底可以包括第IV族材料晶片(例如硅晶片)或第II1-V族化合物晶片。半導體襯底根據(jù)形成方法可以由單一晶體晶片形成，例如單一晶體硅晶片。然而，半導體襯底不限于單一晶體晶片，而可以使用各種晶片作為半導體襯底，例如外延晶片、拋光晶片、退火晶片和絕緣體上硅(SOI)晶片。外延晶片表示通過在單一晶體娃襯底上生長晶體材料而獲得的晶片?？商鎿Q地，當基于有源晶片形成內部襯底200時，主體部分210可以只包括半導體襯底。因此，主體部分210可以不包括集成電路層、層間絕緣層和金屬間絕緣層。當基于中間層襯底形成內部襯底200時，主體部分210可以簡單地作為支撐襯底，并且可以由硅、玻璃、陶瓷、塑料等形成。鈍化層220可以形成在主體部分210的下表面上并且保護主體部分210不受外部沖擊。鈍化層220可以由氧化物層、氮化物層或者氧化物層與氮化物層的雙層形成。例如，氧化物層或氮化物層可以是通過高密度等離子體化學氣相沉積(HDP-CVD)方法形成的氧化硅層(SiO2)或氮化硅層(SiNx)。下部焊盤230可以是由導電材料經過鈍化層220形成在主體部分210的下表面上的，并且可以電連接至TSV 250。雖然在圖1中下部焊盤230直接連接至TSV 250，但是下部焊盤230可以經過包含在主體部分210內的布線層(未示出)連接至TSV 250?？梢栽谙虏亢副P230上形成底部凸塊金屬(UBM)?？梢杂射X(Al)、銅(Cu)等形成下部焊盤230，并且可以通過脈沖電鍍或直流電鍍形成下部焊盤230。然而，下部焊盤230不限于前述材料或方法。連接部件240可以形成在下部焊盤230上。連接部件240可以由導電材料(例如銅(Cu)、鋁(Al)、銀(Ag)、錫、金(Au))或焊料形成。然而，連接部件240的材料不限于此。每個連接部件240可以形成為多層或單層。例如，當每個連接部件240形成為多層時，連接部件240可以包括銅柱和焊料。例如，當每個連接部件240形成為單層時，連接部件240可以由錫-銀焊料或銅形成。TSV 250可以經過主體部分210連接至下部焊盤230。雖然在示例實施例中TSV250形成為后通孔(via-last)結構,但TSV 250可以形成為先通孔(via_f irst)或中間通孔(via-middle)結構。TSV可以分類為具有后通孔結構的TSV、具有先通孔結構的TSV和具有中間通孔結構的TSV。先通孔結構表示在形成集成電路層之前形成TSV的結構；中間通孔結構表示在形成集成電路層之后和形成多層布線層之前形成TSV的結構；后通孔結構表示在形成多層布線層之后形成TSV的結構。根據(jù)示例實施例，TSV 250形成為后通孔結構，其中在形成多層布線層之后形成TSV，因而由于后通孔結構使TSV 250可以直接連接至下部焊盤230。TSV 250可以包括至少一種金屬。例如，TSV 250可以包括勢壘金屬層(未示出)和布線金屬層(未示出)。勢壘金屬層可以由從鈦(Ti)、鉭(Ta)、氮化鈦(TiN)和氮化鉭(TaN)中選出的一種材料形成，或者可以具有從它們當中選擇的至少兩種材料層疊而形成的結構。布線金屬層可以包括，例如，從包含下列材料的組中選擇的至少一種材料:鋁(Al)、金(Au)、鈹(Be)、鉍(Bi)、鈷(Co)、銅(Cu)、鉿(Hf)、銦(In)、猛(Mn)、鑰(Mo)、鎳(Ni)、鉛(Pb)、鈀(Pd)、鉬(Pt)、銠(Rh)、錸(Re)、镥(Ru)、鉭(Ta)、碲(Te)、鈦(Ti)、鎢(W)、鋅(Zn)和鋯(Zr)。例如，布線金屬層可以由從鎢(W)、鋁(Al)和銅(Cu)中選出的一種材料形成，或者可以具有從它們當中選擇的至少兩種材料層疊而形成的結構。然而，TSV 250的材料不限于此。間隔絕緣層(未示出)可以插入在TSV 250與主體部分210之間。間隔絕緣層可以減少或有效地防止TSV 250與主體部分210當中的電路元件之間的直接接觸。間隔絕緣層可以不形成在TSV 250的底面上。當基于有源晶片形成內部襯底200時，內部襯底200可以作為存儲器器件或邏輯器件。存儲器器件的示例包括DRAM、SRAM、閃存、EEPROM、PRAM、MRAM和RRAM。類似于內部襯底200，半導體芯片100可以包括主體部分110、鈍化層120、芯片焊盤130和連接部件140。主體部分110對應于上述內部襯底200的主體部分210，因而將省略其詳細描述。然而，半導體芯片100的主體部分110可以基于有源晶片形成，而不是中間層襯底。鈍化層120、芯片焊盤130和連接部件140分別對應于內部襯底200的鈍化層220、下部焊盤230和連接部件240，因而將省略其詳細描述。根據(jù)示例實施例，與內部襯底200相反，半導體芯片100可以不包括TSV和上部焊盤。然而，在一些情況下，半導體芯片100也可以包括TSV和上部焊盤。半導體芯片100可以是存儲器器件或邏輯器件。如上所述，存儲器器件的示例可以包括 DRAM、SRAM、閃存、EEPROM、PRAM、MRAM 和 RRAM。內部襯底200和半導體芯片100兩者都可以是存儲器器件或邏輯器件。可替換地，內部襯底200和半導體芯片100中的一個可以是存儲器器件，而另一個可以是邏輯器件。例如，內部襯底200可以是邏輯器件，而半導體芯片100可以是存儲器器件。
內部密封件300對半導體芯片100進行密封。內部密封件300可以具有小于IGPa的楊氏模量，例如，幾十到幾百MPa。內部密封件300可以由，例如，硅樹脂基材料、熱固性材料、熱塑性材料、紫外光固化(UV curable)材料等形成。熱固性材料可以包括酚類、酸酐類或胺類硬化劑以及丙烯酸聚合物添加劑。內部密封件300可以由具有相對較小的填料量的樹脂形成。這里術語“相對較小的填料量”表示“與外部密封件3000的填料量相比較小的量”，更確切地，表示每單位體積相對較小的填料量，例如填料的密度。具體而言，當內部密封件300和外部密封件3000由相同的樹脂形成時，可以根據(jù)包含在樹脂中的填料量來調節(jié)內部密封件300和外部密封件3000的楊氏模量。因此，可以通過在用于形成內部密封件300的樹脂中包含相對較小的填料量來減小內部密封件300的楊氏模量，而通過在用于形成外部密封件3000的樹脂中包含相對較大的填料量來增大外部密封件3000的楊氏模量。僅供參考，楊氏模量表示彈性系數(shù)，因此具有較小楊氏模量的材料會相對更柔韌或更軟，而具有較大楊氏模量的材料會相對更結實或更硬。填料可以是硅石填料?？梢酝ㄟ^模塑(MUF)工藝形成內部密封件300。因此，覆蓋半導體芯片100外部的材料可以與填充半導體芯片100與內部襯底200之間的空間的材料相同?？梢栽诰壞Ｋ芄に囍行纬蓛炔棵芊饧?00，并且內部密封件300具有如上所述的相對較小的楊氏模量，因此，在晶片級模塑工藝之后的工藝中更加容易處理內部密封件300并使翹曲最小化或降低。例如，當晶片級模塑工藝還未執(zhí)行時，即，當半導體芯片還沒有被內部密封件密封時，在其上層疊半導體芯片的基本晶片(例如，有源晶片、中間層晶片或載體晶片)太柔韌以至于難以在后續(xù)工藝中進行處理。當半導體芯片被具有相對較大的楊氏模量的密封件(例如，環(huán)氧樹脂)密封時會發(fā)生嚴重的翹曲，因而隨后的工藝不能適當?shù)貓?zhí)行。然而，如在示例實施例中那樣，當半導體芯片被具有相對較小的楊氏模量的內部密封件在晶片級別上密封時，可以解決處理問題和翹曲問題兩者。外部襯底2000是如上所述在其上安裝內部封裝件1000的支撐襯底。外部襯底2000可以包括主體部分2100、下部保護層2200、下部焊盤2300、外部連接部件2400、上部保護層2500和上部焊盤2600?？梢曰谔沾梢r底、PCB、有機襯底、中間層襯底等形成外部襯底2000。在一些情況下，也可以由有源晶片形成外部襯底2000。可以在主體部分2100中形成多層或單層布線圖案(未示出)，并且下部焊盤2300和上部焊盤2600可以通過多層或單層布線圖案彼此電連接。下部保護層2200和上部保護層2500保護主體部分2100，并且可以由，例如，阻焊劑形成。下部焊盤2300可以形成在主體部分2100的下表面上，并且可以經過下部保護層2200電連接至主體部分2100當中的多層或單層布線圖案。下部焊盤2300的材料和/或形成方法與如上所述的內部襯底200的下部焊盤230的材料和/或形成方法相同。上部焊盤2600可以形成在主體部分2100的上表面上，并且可以經過上部保護層2500電連接至主體部分2100當中的多層或單層布線圖案。上部焊盤2600的材料和/或形成方法與如上所述的內部襯底200的上部焊盤260的材料和/或形成方法相同。外部連接部件2400可以形成在下部焊盤2300上，并且可以用于將半導體封裝件10000安裝在半導體封裝件10000外部的系統(tǒng)襯底或主板上。外部連接部件2400的結構和/或材料可以與如上所述的內部襯底200的連接部件240的結構和/或材料相同。然而，夕卜部連接部件2400的尺寸可以大于內部襯底200的連接部件240的尺寸或半導體芯片100的連接部件140的尺寸。外部密封件3000可以對內部封裝件1000的側表面和上表面進行密封。外部密封件3000可以具有大于IGPa的楊氏模量，例如，可以是幾到幾十GPa。外部密封件3000可以由，例如，環(huán)氧樹脂基材料、熱固性材料、熱塑性材料、紫外光固化材料等形成。熱固性材料可以包括酚類、酸酐類或胺類硬化劑以及丙烯酸聚合物添加劑。外部密封件3000可以由具有相對較大的填料量的樹脂形成。例如，外部密封件3000可以由包括大約80%的硅石填料的環(huán)氧樹脂基材料形成。如上所述，當內部密封件300和外部密封件3000由相同的樹脂形成時，可以根據(jù)包含在樹脂中的填料量(例如，填料的密度)來調節(jié)內部密封件300和外部密封件3000的楊氏模量。因此，可以通過在用于形成內部密封件300的樹脂中包含相對較小的填料量來減小內部密封件300的楊氏模量，而通過在用于形成外部密封件3000的樹脂中包含相對較大的填料量來增大外部密封件3000的楊氏模量。外部密封件3000也可以通過MUF工藝形成，因而，覆蓋內部封裝件1000外部的材料可以與填充內部封裝件1000與外部襯底2000之間的空間的材料相同。根據(jù)本示例實施例的半導體封裝件10000可以解決前述的在封裝工藝期間產生的處理問題和/或翹曲問題，這是通過形成內部封裝件的內部密封件和內部封裝件之外的外部密封件的材料具有不同的楊氏模量來實現(xiàn)的。換言之，在封裝工藝中，內部密封件由具有較小的楊氏模量的材料形成，而外部密封件由具有較大的楊氏模量的材料形成，從而施加至內部襯底的壓力可以降低并且內部封裝件可以保持堅固。因此，可以有效地解決上述問題。將描述根據(jù)本發(fā)明思想的各個示例實施例的半導體封裝件，其具有不同于圖1的半導體封裝件10000的結構。為了便于說明，將省略上述已參考圖1描述過的內容，或對其簡要描述。除了內部密封件和外部密封件以外，根據(jù)圖2的示例實施例的半導體封裝件10000a可以基本上具有與圖1的半導體封裝件10000相同的結構。參考圖2，在半導體封裝件10000a中，內部密封件300a可以不對半導體芯片100的上表面進行密封。因此,半導體芯片100的上表面可以從內部密封件300a暴露出來。內部密封件300a的上表面可以與半導體芯片100的上表面在相同的平面上。外部密封件3000a可以不對內部封裝件IOOOa的上表面進行密封。換言之，內部封裝件IOOOa的半導體芯片100的上表面和內部密封件300a的上表面可以暴露。因此，半導體芯片100的上表面、內部密封件300a的上表面和外部密封件3000a的上表面可以在相同的平面上。同樣如上所述，在根據(jù)本示例實施例的半導體封裝件10000a中，內部密封件300a的楊氏模量小于外部密封件3000a的楊氏模量。根據(jù)示例實施例，形成內部密封件300a和外部密封件3000a以使得半導體芯片100的上表面、內部密封件300a的上表面和外部密封件3000a的上表面可以在相同的平面上。然而，可以形成內部密封件300a和外部密封件3000a以使得半導體芯片100的上表面、內部密封件300a的上表面和外部密封件3000a的上表面當中只有兩個在相同的平面上。例如，可以形成內部密封件300a以使得半導體芯片100的上表面與內部密封件300a的上表面在相同的平面上，并且將外部密封件3000a形成為覆蓋半導體芯片100的上表面和內部密封件300a的上表面。可替換地，例如可以將內部密封件300a形成為覆蓋半導體芯片100的上表面，并且將外部密封件3000a形成為暴露內部密封件300a的上表面，使得外部密封件3000a的上表面與內部密封件300a的上表面在相同的平面上。除了半導體芯片與內部襯底之間的部分和內部封裝件與外部襯底之間的部分以夕卜，根據(jù)圖3的示例實施例的半導體封裝件10000b可以基本上具有與圖1的半導體封裝件10000相同的結構。參考圖3，在半導體封裝件10000b中，內部封裝件IOOOb可以包括半導體芯片100與內部襯底200之間的底部填料320。底部填料320可以填充在半導體芯片100與內部襯底200之間的連接部分中，例如，半導體芯片100的連接部件140連接至內部襯底200的上部焊盤260的部分。底部填料320可以由底部填料樹脂(例如，環(huán)氧樹脂)形成，并且硅石填料、焊劑等可以包含在底部填料樹脂中。底部填料320可以由與內部密封件300b的材料不同的材料形成，內部密封件300b形成在半導體芯片100的外部上。然而，底部填料320可以由與內部密封件300b的材料相同的材料形成?？梢允褂谜澈喜考娲撞刻盍?20。粘合部件可以是，例如，非導電膜(NCF)、各向異性導電膜(ACF)、紫外光(UV)膜、速干粘合劑、熱固性粘合劑、激光硬化粘合劑、超聲硬化粘合劑或者非導電膠(NCP)。內部密封件300b具有與如上參考圖1描述的內部密封件300的結構略微不同的結構。換言之，內部密封件300b可以對半導體芯片100的側表面和上表面以及底部填料320的側表面進行密封。內部密封件300b的材料可以與上述參考圖1描述的內部密封件300的材料相同。因此，將省略對內部密封件300b的詳細描述。根據(jù)本示例實施例的半導體封裝件10000b還可以包括填充內部封裝件IOOOb與外部襯底2000之間的空間的外部底部填料3200。外部底部填料3200的材料可以與上述內部封裝件IOOOb中的底部填料320的材料相同。由于外部底部填料3200，外部密封件3000b可以對內部封裝件IOOOb的側表面和上表面以及外部底部填料3200的側表面進行密封。外部密封件3000b的材料可以與上述參考圖1描述的外部密封件3000的材料相同。因此，將省略對外部密封件3000b的詳細描述。除了外部襯底以外，根據(jù)圖4的示例實施例的半導體封裝件10000c可以基本上具有與圖1的半導體封裝件10000相同的結構。參考圖4，在半導體封裝件10000c中，外部襯底2000a可以包括主體部分2100、通路接觸2250、下部焊盤2300、外部連接部件2400、上部焊盤2600、布線層2700和通路焊盤2800。外部襯底2000a可以作為使變得更薄的內部封裝件1000能夠被安裝在外部系統(tǒng)襯底或外部主板上的媒介物。主體部分2100簡單地作為支撐襯底并且可以由，例如，玻璃、陶瓷、有機材料或塑料形成。形成通路接觸2250使其穿過主體部分2100，并且每個通路接觸2250的端部可以分別連接至下部焊盤2300和通路焊盤2800。雖然通路接觸2250的材料和結構類似于形成在內部襯底200中的TSV 250的材料和結構，但將通路接觸2250簡單地稱作通路接觸，這是因為主體部分2100沒必要由硅形成。布線層2700可以形成在主體部分2100上，并且可以通過包括單層或多層布線圖案(未示出)將通路焊盤2800電連接至上部焊盤2600。在一些情況下，可以不包括布線層2700，因此通路接觸2250可以直接連接至上部焊盤2600。外部連接部件2400 (例如，凸塊或焊球)可以形成在下部焊盤2300上。半導體封裝件10000c可以通過外部連接部件2400安裝在外部器件上。內部襯底200的連接部件240可以連接至上部焊盤2600，因而，內部封裝件1000可以安裝在外部襯底2000a上。除了包括在內部封裝件中的半導體芯片的數(shù)量以外，根據(jù)圖5A和圖5B的示例實施例的半導體封裝件IOOOOd和IOOOOdd可以基本上具有與圖1的半導體封裝件10000相同的結構。參考圖5A和圖5B，在半導體封裝件IOOOOd或IOOOOdd中，內部封裝件IOOOc或lOOOcc可以包括層疊在內部襯底200上的四個半導體芯片，即，第一、第二、第三和第四半導體芯片100-1、100-2、100-3和100-4或100_4c。與圖1的半導體芯片100相反，第一至第三半導體芯片100-1、100-2和100-3的每一個可以包括TSV 150和上部焊盤160。全部第一、第二、第三和第四半導體芯片100-1、100-2、100-3和100-4或100_4c可以通過第一、第二、第三和第四半導體芯片100-1、100-2、100-3和100-4或100_4c中的每一個的芯片焊盤130和連接部件140以及第一至第三半導體芯片100-1、100-2和100-3的TSV 150和上部焊盤160彼此電連接。雖然如圖5A所示，第四半導體芯片100-4沒有包括TSV 150和上部焊盤160，但是如圖5B所示，第四半導體芯片100-4c也可以包括TSV 150和上部焊盤160。四個半導體芯片(B卩，第一、第二、第三和第四半導體芯片100-1、100-2、100-3和100-4或100-4C)可以全都是相同種類的半導體芯片，或者4個半導體芯片(B卩，第一、第二、第三和第四半導體芯片100-1、100-2、100-3和100-4或100_4c)中的至少一些可以是不同種類的半導體芯片。例如，全部4個半導體芯片(B卩，第一、第二、第三和第四半導體芯片100-1、100-2、100-3和100-4或100_4c)都可以是存儲器器件，或者4個半導體芯片(即，第一、第二、第三和第四半導體芯片100-1、100-2、100-3和100-4或100_4c)中的僅僅一些可以是存儲器器件，而另一些可以是邏輯器件。當全部4個半導體芯片(B卩，第一、第二、第三和第四半導體芯片100-1、100-2、100-3和100-4或100_4c)都是存儲器器件時，在特定情況下，存儲器器件可以是不同的類型?？梢酝ㄟ^在相鄰半導體芯片之間插入粘合部件350來層疊半導體芯片。粘合部件350可以例如是NCF、ACF、紫外光膜、速干粘合劑、熱固性粘合劑、激光硬化粘合劑、超聲硬化粘合劑或者NCP。NCF是常用粘合劑膜并且具有絕緣屬性。當使用NCF時，可以通過壓力將上部半導體芯片層疊在下部半導體芯片上。使用NCF可以降低或有效地防止翹曲或彎折(例如，傳統(tǒng)地通過熱和壓力層疊芯片所引起的芯片的扭曲)，因此可以穩(wěn)定地層疊多個層。ACF作為各向異性導電膜可以具有導電粒子散布在絕緣粘合劑膜之中的結構，并且可以具有各向異性導電特性，當通過ACF連接焊盤時，電流僅在電極方向上(例如，在垂直方向上)流動，而電流不在電極之間的方向(例如，水平方向)上流動。當ACF通過熱和壓力熔化時，導電粒子布置在相互面對的電極之間，從而提供傳導性，而相鄰電極之間的空間填充有絕緣粘合劑膜，因而相鄰電極彼此絕緣。粘合部件350的材料并不限定于上述材料，并且粘合部件350可以由能夠將半導體芯片彼此牢固地粘合并且能夠對半導體芯片的連接部分中的連接部件和焊盤進行密封的各種其他粘合劑材料形成。在一些情況下，可以使用底部填料材料替代粘合部件350。根據(jù)示例實施例，四個半導體芯片(B卩，第一、第二、第三和第四半導體芯片100-1、100-2、100-3和100-4或100-4c)層疊在內部襯底200上。然而，它們僅是示例。因此，少于四個半導體芯片或多于四個半導體芯片可以層疊在內部襯底200上。隨著層疊半導體芯片數(shù)量的增加，晶片級模塑會變得更加重要。換言之，隨著層疊半導體芯片數(shù)量的增加，如果不執(zhí)行模塑，執(zhí)行隨后的工藝則變得更加困難。即便在執(zhí)行了模塑時，如果利用具有較大楊氏模量的密封件(例如，環(huán)氧樹脂)對半導體芯片進行密封，則也會出現(xiàn)翹曲。然而，根據(jù)本示例實施例，利用具有相對較小的楊氏模量的內部密封件(例如，硅樹脂基內部密封件)對半導體芯片進行密封，因而可以解決上述問題。除了內部襯底的尺寸和內部密封件的結構以外，根據(jù)圖6的示例實施例的半導體封裝件IOOOOe可以基本上具有與圖1的半導體封裝件10000相同的結構。參考圖6，在半導體封裝件IOOOOe中，內部襯底200a可以具有與半導體芯片100相同的尺寸(即，相同的平面面積)。內部密封件300c可以對內部襯底200a的側表面進行密封。因此，內部襯底200a的側表面可以不從內部密封件300c暴露出來。半導體芯片100可以通過粘合部件350層疊在內部襯底200a上。因此,半導體芯片100與內部襯底200a之間的空間可以不填充內部密封件300c。例如，可以使用底部填料材料替代粘合部件350。根據(jù)包括在示例實施例的半導體封裝件IOOOOe中的內部封裝件IOOOd的結構，基于有源晶片形成的內部襯底200a的側表面沒有被暴露，因而，可以在封裝工藝期間保護其不受外部物理、化學損壞。可以結合圖16A至圖16E示出的半導體封裝件制造方法來理解內部封裝件IOOOd的結構的形成。除了內部襯底的尺寸和內部密封件的結構以外，根據(jù)圖7的示例實施例的半導體封裝件IOOOOf可以基本上具有與圖5A的半導體封裝件IOOOOd相同的結構。參考圖7，在半導體封裝件IOOOOf中，與圖5A的內部封裝件IOOOc相類似，內部封裝件IOOOe可以包括層疊在內部襯底200a上的四個半導體芯片，即，第一、第二、第三和第四半導體芯片100-1、100-2、100-3和100-4。然而，與圖6的內部封裝件IOOOd相類似，內部襯底200a的尺寸(即，平面面積)可以與半導體芯片的尺寸相同。除了層疊半導體芯片的數(shù)量和層疊結構以外，根據(jù)圖8的示例實施例的半導體封裝件IOOOOg可以基本上具有與圖1的半導體封裝件10000相同的結構。 參考圖8，在半導體封裝件IOOOOg中，內部封裝件IOOOf可以包括在水平方向上彼此間隔開的兩個半導體芯片100和400。在此結構中，兩個半導體芯片100和400中的一個可以是存儲器器件，而另一個可以是邏輯器件。雖然在圖8中的每一側示出了一個半導體芯片，但是可以在一側上層疊至少兩個半導體芯片。例如，當右側上的半導體芯片100是存儲器器件而左側上的半導體芯片400是邏輯器件時，可以如圖5A或圖7所示的那樣在右側上層疊多個存儲器半導體芯片100。在此情況下，內部襯底200可以是中間層襯底，以簡單地作為媒介物?？商鎿Q地，內部襯底200可以作為邏輯器件，并且在兩側上的半導體芯片100和400都可以作為存儲器器件。雖然在根據(jù)示例實施例的半導體封裝件IOOOOg中的內部襯底200上兩個半導體芯片100和400彼此間隔開，但是本發(fā)明思想不限于此。換言之，可以在內部襯底200上布置至少三個半導體芯片彼此水平地間隔開。除了還包括無源元件以外，根據(jù)圖9的示例實施例的半導體封裝件IOOOOh可以基本上具有與圖8的半導體封裝件IOOOOg相同的結構。參考圖9，在半導體封裝件IOOOOh中，內部封裝件IOOOg還可以包括層疊在內部襯底200上的無源元件500。無源元件500可以是電阻器、電容器、電感器等。如此，根據(jù)示例實施例的半導體封裝件IOOOOh可以包括這樣的內部封裝件lOOOg，其將無源元件500布置在內部襯底200上并且通過利用內部密封件300對半導體芯片100和400連同無源元件500 一起進行密封。雖然在示例實施例中兩個半導體芯片100和400彼此水平地間隔開，但是本發(fā)明思想不限于此。例如，可以在內部襯底200上布置一個半導體芯片和一個無源元件，或者可以在內部襯底200上彼此間隔地布置如圖5A或圖7那樣垂直層疊的多個半導體芯片和一個無源元件。除了形成在內部襯底上的層疊芯片部分的數(shù)量以外，根據(jù)圖10的示例實施例的半導體封裝件IOOOOi可以基本上具有與圖8的半導體封裝件IOOOOg相同的結構。參考圖10，在半導體封裝件IOOOOi中，內部封裝件IOOOh可以包括兩個層疊芯片部分IOOs和400s，它們在內部襯底200上彼此水平地間隔開，并且在它們的每一個中都層疊了多個半導體芯片。層疊芯片部分IOOs和400s的每一個可以是四個半導體芯片的層疊并且可以具有與圖5A的結構相同的結構，其中層疊四個半導體芯片，S卩，第一、第二、第三和第四半導體芯片100-1、100-2、100-3和100-4。在具有這種結構的半導體封裝件IOOOOi中，內部襯底200可以作為邏輯器件，而層疊芯片部分IOOs和400s兩者的半導體芯片都可以是存儲器器件。雖然在示例實施例中每個層疊芯片部分IOOs和400s都包括四個半導體芯片，但本發(fā)明思想不限于此。例如，每個層疊芯片部分IOOs和400s可以包括少于四個半導體芯片或多于4個半導體芯片。在一些情況下，層疊芯片部分IOOs和層疊芯片部分400s可以具有不同數(shù)量的半導體芯片。根據(jù)圖11的示例實施例的半導體封裝件IOOOOj包括具有與圖1至圖10的半導體封裝件的內部封裝件不同的結構的內部封裝件。參考圖11，在半導體封裝件IOOOOj中，內部封裝件IOOOi是不包括內部襯底的晶片級封裝件，并且可以包括半導體芯片100a、重新分配線170、保護層180、連接部件140和內部密封件300。將半導體芯片IOOa描述為排除連接部件140是因為半導體芯片IOOa與連接部件140之間的位置關系。因此，半導體芯片IOOa可以包括主體部分110、鈍化層120和芯片焊盤130。重新分配線170可以形成在鈍化層120和芯片焊盤130上，并且可以電連接至芯片焊盤130。重新分配線170可以僅形成在半導體芯片IOOa的下表面上，或者可以從半導體芯片IOOa的下表面的期望的(或可替換地，預定的)部分延伸到內部密封件300的期望的(或可替換地，預定的)下表面。依賴于重新分配線170所延伸到的程度，布置在重新分配線170下面的連接部件140的位置會變化。例如，連接部件140可以布置在半導體芯片IOOa的下表面之下的空間內或者可以布置在該空間外。為了便于引用，連接部件140形成在半導體芯片IOOa的下表面之下的空間內的結構將被稱作扇入結構，而連接部件140形成在半導體芯片IOOa的下表面之下的空間外的結構將被稱作扇出結構。目前，扇出結構是用于不具有PCB的封裝件的JEDEC標準。本示例實施例示出了扇入結構，這是因為連接部件140位于半導體芯片IOOa的下表面之下的空間內?？梢酝ㄟ^使用光刻法或印刷法由導電材料(例如，諸如銀(Ag)、鋁(Al)、銅(Cu)、金(Au)、鎳(Ni)或鈀(Pd)之類的金屬)形成重新分配線170。印刷法的示例可以包括印壓法(例如，輥子對輥子印刷或絲網印刷)。重新分配線170可以形成為多層或單層。保護層180可以形成在半導體芯片100a、重新分配線170和內部密封件300上，并且用于保護半導體芯片IOOa和重新分配線170不受外部物理、化學損壞。保護層180可以包括開口，通過該開口暴露重新分配線170的一部分。保護層180可以由，例如，阻焊劑形成，并且通過壓印可以具有大約5 μ m至大約20 μ m的厚度?？梢詫⑦B接部件140布置在形成于保護層180內的開口中，以便將其電連接至重新分配線170。連接部件140的材料或形成方法與圖1的內部襯底200的連接部件240的材料或形成方法相同。內部密封件300可以對半導體芯片IOOa進行密封。內部密封件300可以與參考圖1描述的內部密封件300相同。然而，在示例實施例中，因為內部封裝件IOOOi不包括內部襯底，所以內部密封件300可以形成在半導體芯片IOOa的側表面和上表面上以及保護層180 上。除了內部封裝件具有扇出結構以外，根據(jù)圖12的示例實施例的半導體封裝件10000k可以基本上具有與圖11的半導體封裝件IOOOOj相同的結構。參考圖12，在半導體封裝件10000k中，內部封裝件IOOOj可以具有扇出結構。換言之，重新分配線170與圖11的重新分配線170的相比可以從半導體芯片IOOa進一步延伸。保護層180的開口可以形成在半導體芯片IOOa的下表面之下的空間外，以便暴露重新分配線170的一部分。因此，連接部件140可以通過形成在半導體芯片IOOa的下表面之下的空間外的位置處的開口而被連接至重新分配線170。除了內部封裝件當中的半導體芯片的層疊結構和結合結構以外，根據(jù)圖13的示例實施例的半導體封裝件100001可以基本上具有與圖5A的半導體封裝件IOOOOd相同的結構。參考圖13，在半導體封裝件100001中，內部封裝件IOOOk可以包括層疊在內部襯底200b上的并且具有級聯(lián)類型偏移結構的四個半導體芯片，S卩，第一、第二、第三和第四半導體芯片100-la、100-2a、100_3a和100_4a。第一和第二半導體芯片100-la和100_2a的偏移方向可以與第三和第四半導體芯片100-3a和100-4a的偏移方向相反。由于這種偏移布置，四個半導體芯片(即，第一、第二、第三和第四半導體芯片100-la、100-2a、100_3a和100-4a)的芯片焊盤130可以暴露出來。四個半導體芯片(g卩，第一、第二、第三和第四半導體芯片100-la、100-2a、100-3a和100_4a)可以通過經由連接線190將暴露的芯片焊盤130分別連接至內部襯底200b的上部焊盤260而電連接至內部襯底200b。因為第一、第二、第三和第四半導體芯片100-la、100-2a、100_3a和100_4a通過線接合方法連接到內部襯底200b，所以內部襯底200b的上部焊盤260可以位于內部襯底200b的邊緣部分中沒有安裝半導體芯片的位置處，如圖13所示。在根據(jù)示例實施例的半導體芯片100001中，四個半導體芯片(即，第一、第二、第三和第四半導體芯片100-la、100-2a、100_3a和100_4a)的層疊結構不限于級聯(lián)類型偏移結構。例如，四個半導體芯片(即，第一、第二、第三和第四半導體芯片100-la、100_2a、100-3a和100-4a)可以按照Z字形方式層疊。層疊的半導體芯片的數(shù)量不限于四個，可以層疊少于或多于四個半導體芯片。除了內部封裝件當中的半導體芯片的層疊結構以外，根據(jù)圖14的示例實施例的半導體封裝件10000m可以基本上具有與圖13的半導體封裝件100001相同的結構。參考圖14，在半導體封裝件10000m中，可以利用每兩個相鄰半導體芯片(B卩，第一、第二、第三和第四半導體芯片100-la、100-2a、100_3a和100_4a)之間的粘合層或底部填料195來層疊四個半導體芯片(B卩，第一、第二、第三和第四半導體芯片100-la、100-2a、100-3a和100-4a)。因此，可以層疊四個半導體芯片(即，第一、第二、第三和第四半導體芯片100-la、100-2a、100_3a和100_4a)，使得第一、第二、第三和第四半導體芯片100-la,100-2a、100-3a和100_4a的側表面在相同平面上而沒有層疊偏移。粘合層或底部填料195可以具有期望的(或可替換地，預定的)厚度，因而密閉了相鄰半導體芯片之間的空間。因此，半導體芯片的芯片焊盤130可以通過連接線190連接至內部襯底200b的對應上部焊盤260。已經如上描述了根據(jù)本發(fā)明思想的幾個示例實施例的半導體封裝件。然而，本發(fā)明思想不限于這些實施例。例如，在不破壞其他實施例的主要特征的情況下，參考上述實施例如上進行描述的事物也可以應用于其他實施例。只要采用了由具有不同楊氏模量的材料來形成內部密封件與外部密封件(例如，由較小楊氏模量的材料形成內部密封件而由較大楊氏模量的材料形成外部密封件)的技術思想，任何類型的封裝件都可以包含在本發(fā)明思
相夕中
4 Ll1、I ο圖15A至圖15J是示出了根據(jù)本發(fā)明思想的一個示例實施例的制造圖5A的半導體封裝件IOOOOd的方法的截面圖。相同的附圖標記表示圖5A的半導體封裝件IOOOOd中的半導體芯片的相同部件。參考圖15A，可以制備其中形成了多個TSV 250的基本晶片200W?？梢酝ㄟ^經由粘合部件4200粘接在載體襯底4000上來制備基本晶片200W。載體襯底4000可以由，例如，硅、鍺、硅-鍺、砷化鎵(GaAs )、玻璃、塑料或陶瓷襯底形成。粘合部件4200可以是，例如，NCF、ACF、速干粘合劑、熱固性粘合劑、激光硬化粘合劑、超聲硬化粘合劑或者NCP。如圖15A所示，基本晶片200W可以粘接至載體襯底4000，使得連接部件240面對載體襯底4000?；揪?00W可以是在晶片級別上形成了多個TSV 250的晶片?？梢曰谟性淳蛑虚g層襯底形成基本晶片200W。當基于有源晶片形成基本晶片200W時，基本晶片200W可以包括多個半導體芯片，并且每個半導體芯片都可以包括TSV 250。參考圖15B，可以通過在基本晶片200W上層疊多個期望的(或可替換地，預定的)數(shù)量的半導體芯片來形成多個層疊芯片部分100s。雖然根據(jù)本示例實施例在每個芯片部分IOOs中層疊了四個半導體芯片，即，第一、第二、第三和第四半導體芯片100-1、100-2、100-3和100-4，但是層疊的半導體芯片的數(shù)量不限于四個，如上所述。半導體芯片的層疊可以按照這樣的方式順序地執(zhí)行，其中上面一個半導體芯片的連接部件可以通過熱壓粘接到下面一個半導體芯片的上部焊盤?？商鎿Q地，可以通過利用粘合部件350填充半導體芯片之間的空間來層疊半導體芯片。粘合部件350可以是，例如，NCF、ACF、紫外光膜、速干粘合劑、熱固性粘合劑、激光硬化粘合劑、超聲硬化粘合劑或者NCP，如上所述。底部填料樹脂可以用于替代粘合部件350。當?shù)谝话雽w芯片100-1粘接至基片晶片200W時，可以使用底部填料樹脂。參考圖15C，可以通過內部密封件300W密封層疊芯片部分100s。內部密封件300W由具有相對較小的楊氏模量的材料形成。例如，內部密封件300W可以具有幾十到幾百MPa的楊氏模量。內部密封件300W可以由，例如，硅樹脂基材料、熱固性材料、熱塑性材料、紫外光固化材料等形成。熱固性材料可以包括酚類、酸酐類或胺類硬化劑以及丙烯酸聚合物添加劑。當內部密封件300W由樹脂形成時，樹脂可以包含相對較小的填料量。參考圖15D，可以通過研磨內部密封件300W的上表面來減小內部密封件300W的厚度。在一些情況下，為了形成類似于圖2的半導體封裝件10000a的結構，可以執(zhí)行研磨以暴露層疊芯片部分IOOs的最上面的半導體芯片(例如，第四半導體芯片100-4)的上表面。在一些情況下，可以不執(zhí)行使得半導體封裝件變薄的這種研磨。參考圖15E和圖15F，可以從基本晶片200W分離載體襯底4000?？梢赃B同載體襯底4000 —起或者與載體襯底4000分開地來分離粘合部件4200。隨著載體襯底4000被去除，基本晶片200W的連接部件240可以暴露出來。在分離載體襯底4000之后，將第二載體襯底5000附接至內部密封件300W的上表面。也可以通過粘合部件5200將第二載體襯底5000粘接至內部密封件300W。在圖15F中，為了便于理解，基本晶片200W的連接部件240面朝上。在附接了第二載體襯底5000之后，每個層疊芯片部分IOOs經歷管芯電特性揀選(EDS)測試。可以利用探針板8000等來執(zhí)行EDS測試。探針板8000可以包括主體部分8400和引線腳8200。引線腳8200可以是，例如，彈簧(pogo)引腳。彈簧引腳可以接觸基本晶片200W的相應的連接部件240，電信號可以被施加到基本晶片200W，從而能夠執(zhí)行EDS測試。通過EDS測試，確定層疊芯片部分IOOs是好的還是有缺陷的。這樣，可以通過對層疊芯片部分IOOs執(zhí)行EDS測試來進行關于層疊芯片部分IOOs是好的還是有缺陷的確定，并且丟棄掉被確定為有缺陷的層疊芯片部分IOOs或者包括有缺陷的層疊芯片部分IOOs的半導體封裝件。因此，根據(jù)示例實施例的半導體封裝件IOOOOd可以是將通過EDS測試確定為好的芯片進行層疊而得到的半導體封裝件。因此，根據(jù)示例實施例的半導體封裝件IOOOOd可以稱作已知良好芯片層疊(Known Good Die Stack, KGDS)封裝件。根據(jù)示例實施例的半導體封裝件在完成半導體封裝件IOOOOd之后經歷EDS測試，而不是在圖15E和圖15F的工藝之后經歷EDS測試。在此情況下，可以省略圖15E和圖15F的工藝。當省略圖15E和圖15F的工藝時，可以在圖15G的工藝中對附接在載體襯底4000上的基本晶片200W執(zhí)行基于單一化(singulation)的分離工藝。參考圖15G，在EDS測試之后，通過單一化分離了每一個都包括內部襯底200、層疊芯片部分IOOc和內部密封件300b的多個內部封裝件1000c。雖然沒有示出，但是可以通過以下方式來執(zhí)行該分離，即，通過鋸割或激光鋸割附接在第二載體襯底5000上的基本晶片200W來從內部密封件300W的上表面切割到第二載體襯底5000上的粘合部件5200的期望的(或可替換地，預定的)部分，并且將內部封裝件IOOOc從第二載體襯底5000分開。如果期望獲得圖10的內部封裝件lOOOh，則可以在同一時刻執(zhí)行切割和分離兩個層疊芯片部分IOOs的方法。在圖15G中，SI表示通過鋸割獲得的切割部分。參考圖15H，通過分離獲得的多個內部封裝件IOOOc層疊在第二基本晶片2000W上。換言之，通過結合內部襯底200的連接部件240與第二基本晶片2000W的上部焊盤2600來將內部封裝件IOOOc安裝在第二基本晶片2000W上。第二基本晶片2000W對應于圖1的外部襯底2000，因而可以基于陶瓷襯底、PCB、有機襯底、中間層襯底等來形成。在一些情況下，第二基本晶片2000W可以由有源晶片形成。為了確保在隨后的半導體封裝件分離工藝中有足夠的空間，內部封裝件IOOOc可以安裝在第二基本晶片2000W上同時在水平方向上在內部封裝件IOOOc之間保持足夠的間隔。參考圖151，內部封裝件IOOc可以被外部密封件3000W密封。外部密封件3000W可以由具有相對較大的楊氏模量的材料形成。例如，外部密封件3000W可以具有幾到幾十GPa的楊氏模量。外部密封件3000W可以由，例如，環(huán)氧樹脂基材料、熱固性材料、熱塑性材料、紫外光固化材料等形成。熱固性材料可以包括酚類、酸酐類或胺類硬化劑以及丙烯酸聚合物添加劑。當外部密封件3000W由樹脂形成時，樹脂可以包含相對較大的填料量。當通過MUF工藝形成外部密封件3000W時，外部密封件3000W可以填充內部封裝件IOOOc與第二基本晶片2000W之間的空間。當不執(zhí)行MUF工藝時，外部底部填料可以填充內部封裝件IOOOc與第二基本晶片2000W之間的空間，如圖3所示。在形成外部密封件3000W的工藝之后，如果期望，則可以執(zhí)行研磨外部密封件3000W的上表面的工藝。參考圖15J，在形成外部密封件3000W之后，可以通過單一化來分離每一個都包括外部襯底2000、內部封裝件IOOOc和外部密封件3000的半導體封裝件10000d。在圖15J中，S2表示通過鋸割獲得的切割部分。雖然沒有示出，但是可以在圖15H的工藝之后將載體襯底附接至第二基本晶片2000W的底部。根據(jù)示例實施例的分離工藝，可以通過以下方式獲得圖5A的半導體封裝件IOOOOd,即，通過刀片鋸割或激光鋸割來從外部密封件3000W的上表面切割到載體襯底上的粘合部件的期望的(或可替換地，預定的)部分，并且將半導體封裝件IOOOOd從載體襯底分開。圖16A至圖16E是示出了根據(jù)本發(fā)明思想的一個示例實施例的制造圖7所示的半導體封裝件IOOOOf的方法的截面圖。相同的附圖標記表示圖7的半導體封裝件IOOOOf中的半導體芯片的相同部件。因為圖15E至圖15J的工藝可以施加于根據(jù)本示例實施例的方法，因此將省略對其進行描述。參考圖16A，可以制備其中形成了多個TSV 250的基本晶片200W。可以通過經由粘合部件4200粘接在載體襯底4000上來制備基本晶片200W。載體襯底4000可以由，例如，硅、鍺、硅-鍺、砷化鎵(GaAs )、玻璃、塑料或陶瓷襯底形成。粘合部件4200可以是，例如，NCF、ACF、速干粘合劑、熱固性粘合劑、激光硬化粘合劑、超聲硬化粘合劑或者NCP。如圖16A所示，基本晶片200W可以粘接至載體襯底4000，使得連接部件240面對載體襯底4000?；揪?00W是在晶片級別上形成了多個TSV 250的晶片?？梢曰谟性淳蛑虚g層襯底形成基本晶片200W。根據(jù)本示例實施例，可以基于有源晶片形成基本晶片200W。因此，基本晶片200W可以包括多個半導體芯片，并且每個半導體芯片都可以包括對應的 TSV250。參考圖16B，可以通過沿著劃線(S/L)鋸割基本晶片200W獲得半導體芯片。每個半導體芯片可以對應于圖7的內部襯底200a。因此，為了便于解釋，從基本晶片獲得的半導體芯片在下文中將被稱作“內部襯底”。在圖16B中，S3表示通過鋸割獲得的切割部分。可以只在基本晶片200W上執(zhí)行銀割，而不在基本晶片200W下面的載體襯底4000上執(zhí)行鋸割。換言之，鋸割可以只執(zhí)行到粘合部件4200的期望的(或可替換地，預定的)部分。在從基本晶片200W獲得內部襯底200a之后，可以去除載體襯底4000。粘合部件4200可以與載體襯底4000 —起去除，或者可以分別去除。在一些情況下，由于隨后的工藝可以不去除粘合部件4200。參考圖16C，可以制備第二載體襯底5000。粘合部件5200可以形成在第二載體襯底5000上。第二載體襯底5000可以由硅襯底、鍺襯底、硅-鍺襯底、砷化鎵(GaAs)襯底、玻璃襯底、塑料襯底、陶瓷襯底等形成。根據(jù)示例實施例，第二載體襯底5000可以由硅襯底或玻璃襯底形成。粘合部件5200可以是，例如，NCF、ACF、紫外光膜、速干粘合劑、熱固性粘合劑、激光硬化粘合劑、超聲硬化粘合劑或者NCP。第二載體襯底5000可以不必在圖16B中示出的關于基本晶片200W的內部襯底分離工藝之后制備。可以在基本晶片200W的制備之前制備第二載體襯底5000?？商鎿Q地，可以在基本晶片200W的制備之后以及關于基本晶片200W的內部襯底分離工藝之前制備第二載體襯底5000。在形成粘合部件5200之前，可以在第二載體襯底5000上形成對準標記。對準標記用于指示第二載體襯底5000上的內部襯底稍后要附接至的位置。內部襯底200a可以通過利用粘合部件5200附接在第二載體襯底5000上?？梢愿浇觾炔恳r底200a使得連接部件240面對第二載體襯底5000?？梢詫炔恳r底200a布置為通過在水平方向上以期望的(或可替換地，預定的)距離間隔附接在第二襯底5000上?？梢钥紤]最終要形成的半導體封裝件的尺寸來適當?shù)卮_定期望的(或可替換地，預定的)距離。根據(jù)本示例實施例，內部襯底200a可以以任意距離間隔布置在載體襯底上。因此，可以解決由于傳統(tǒng)基本晶片的劃線寬度所造成的對底部填料工藝和/或鋸割工藝的限制，以及/或者在內部封裝件完成之后可以減少或有效地防止由于芯片的側表面上的硅的暴露所產生的由污染、破壞、分層等所造成的物理、化學損壞。參考圖16D，可以通過在每個內部襯底200a上層疊期望的(或可替換地，預定的)數(shù)量的半導體芯片來形成多個層疊芯片部分100s。雖然在每個內部襯底200a上層疊了四個半導體芯片，即，第一、第二、第三和第四半導體芯片100-1、100-2、100-3和100-4，但是層疊的半導體芯片的數(shù)量不限于四個。半導體芯片的層疊可以按照這樣的方式順序地執(zhí)行，其中上面一個半導體芯片的連接部件通過熱壓粘接到下面一個半導體芯片的上部焊盤，并且可以通過利用粘合部件350填充半導體芯片之間的空間來層疊半導體芯片。粘合部件350可以是，例如，NCF、ACF、紫外光膜、速干粘合劑、熱固性粘合劑、激光硬化粘合劑、超聲硬化粘合劑或者NCP，如上所述。底部填料樹脂可以用于替代粘合部件350。如圖16D所不，內部襯底200a可以具有與層疊半導體芯片相同的尺寸(例如,相同的平面面積)。在一些情況下，內部襯底200a可以大于半導體芯片。參考圖16E，可以通過內部密封件300W對層疊芯片部分IOOs進行密封。如上所述，內部密封件300W可以由具有相對較小的楊氏模量的材料形成。由于內部襯底200a具有與半導體芯片相同的尺寸，所以每個內部襯底200a的側表面和對應的半導體芯片的側表面可以一起被內部密封件300W密封。因此，內部密封件300W的內側表面可以在與每個內部襯底200a的側表面和對應的半導體芯片的側表面相同的平面上。在形成內部密封件300W的工藝之后，可以執(zhí)行研磨內部密封件300W的上表面的工藝?？梢允÷赃@個研磨工藝。為了形成類似于圖2的半導體封裝件10000a的結構，可以執(zhí)行研磨以暴露層疊芯片部分IOOs的最上面的半導體芯片(例如，第四半導體芯片100-4)的上表面。此后，可以執(zhí)彳丁圖15E至圖15J的相冋工藝。在圖15J的工藝之后，可以完成對圖7的半導體封裝件IOOOOf的制造。圖17A至圖171是示出了根據(jù)本發(fā)明思想的一個示例實施例的制造圖12所示的半導體封裝件10000k的方法的截面圖。因為圖16C和圖16E以及圖15E至圖15J的工藝可以施加于根據(jù)本示例實施例的方法，因此將省略對其進行描述。參考圖17A，可以制備包括多個半導體芯片IOOa的基本晶片100W。可以在每個半導體芯片IOOa中形成芯片焊盤130。芯片焊盤130可以由金屬形成，例如，鋁(Al)、銅(Cu)、金(Au)、鎳(Ni)或鈀(Pd)，以具有多層或單層。參考圖17B,可以執(zhí)行用于拋光并去除基本晶片100W的背側表面(例如,基本晶片100W的半導體芯片IOOa的上表面)的背部研磨(B/L)。在B/L之后，可以通過單一化將基本晶片100W分成多個半導體芯片100a。參考圖17C，半導體芯片IOOa可以附接至載體襯底6000上的粘合部件6200。半導體芯片IOOa與粘合部件6200接觸的表面是在其上形成芯片焊盤130的表面。粘合部件6200可以是，例如，帶。這個帶是稍后易于分離的可分離帶。例如，這個帶可以是能夠通過紫外光輻射易于移除的層壓材料或紫外光膜。在半導體芯片IOOa的附接之前，可以執(zhí)行圖案化工藝以促進半導體芯片IOOa在帶上的對準。通過圖案化工藝形成的圖案是針對待附接管芯(例如，半導體芯片100a)的對準標記，因而，半導體芯片IOOa可以準確地附接至形成圖案的位置。從而可以精確地引導隨后的工藝?？梢愿鶕?jù)需要的半導體封裝件的尺寸適當?shù)乜刂埔浇釉谳d體襯底6000上的半導體芯片之間的距離。當前，半導體芯片IOOa的尺寸已經減小，但半導體封裝件的尺寸是標準的。因此，在減小半導體芯片之間的距離方面有限制。例如，在扇出結構中，重新分配線可以從半導體芯片的下表面的期望的(或可替換地，預定的)部分延伸到不存在半導體芯片的內部密封件300，并且連接部件連接至重新分配線的延伸部分。參考圖17D，在附接了半導體芯片IOOa之后，內部密封件300可以密封半導體芯片IOOa0由于每個半導體芯片IOOa的形成了芯片焊盤130的下表面被附接至載體襯底6000的粘合部件6200，所以半導體芯片IOOa的側表面和上表面可以被內部密封件300圍繞。然而，半導體芯片IOOa的下表面沒有被內部密封件300密封。內部密封件300可以與參考圖1描述的內部密封件300相同。參考圖17E，在形成內部密封件300之后，可以從載體襯底6000分離包括半導體芯片IOOa和內部密封件300在內的封裝件復合體7000。在這個分離之后，半導體芯片IOOa的下表面可以從內部密封件300暴露出來。在下文中，將封裝件復合體7000上下顛倒地示出以便于理解。換言之，半導體芯片IOOa的形成了芯片焊盤130的下表面面向上形成。參考圖17F，可以在半導體芯片IOOa的下表面和內部密封件300的一些部分上形成重新分配線170。可以通過使用光刻法或印刷法由導電材料(例如，諸如銀(Ag)、銅(Cu)、金(Au)、鎳(Ni)或鈀(Pd)之類的金屬)形成重新分配線170。當通過印刷法形成重新分配線170時，可以使用例如，輥子對輥子印刷或絲網印刷。例如，可以通過輥子對輥子印刷形成種子金屬并且在種子金屬上形成電鍍金屬來形成重新分配線170。重新分配線170可以形成為多層或單層。參考圖17G，在形成重新分配線170之后，可以通過光刻或印刷形成保護層180。當通過印刷形成保護層180時，可以通過壓印(例如，絲網印刷)由阻焊劑形成保護層180。保護層180可以形成在重新分配線170的上表面上、在半導體芯片IOOa的沒有形成重新分配線170的下表面的部分上、以及內部密封件300的沒有形成重新分配線170的上表面的部分上。保護層180可以由聚合物形成，并且可以包括開口，重新分配線170的期望的(或可替換地，預定的)部分通過該開口暴露出來。雖然在示例實施例中開口只暴露了重新分配線170的上表面，但是在一些情況下也可以暴露重新分配線170的側表面。保護層180可以具有大約5μπι至大約20 μ m的厚度。參考圖17H，可以在保護層180的開口中形成連接部件140。連接部件140可以是，例如，焊料球。連接部件140可以構成扇出結構的球柵陣列(BGA)。根據(jù)示例實施例，焊料球可以直接布置在重新分配線170上。重新分配線170可以形成為Ag/Ni/Au多層，以實現(xiàn)，例如，焊料的浸潤的改進并減少或防止擴散。雖然在示例實施例中通過布置在半導體芯片IOOa之外來以扇出結構形成連接部件140，但是也可以如圖11的半導體封裝件IOOOOj那樣以扇入結構形成連接部件140。在一些情況下，還可以按照扇入結構和扇出結構的結合形成連接部件140。參考圖171，在形成連接部件140之后，可以執(zhí)行將封裝件復合體70000單一化成各個內部封裝件IOOOj的分離工藝。通過這個基于單一化的分離工藝，可以完成圖12的半導體封裝件10000k中的內部封裝件IOOOj。此后，可以執(zhí)行圖16C和圖16E以及圖15E至圖15J的工藝來完成對圖12的半導體封裝件10000k的制造。根據(jù)示例實施例，可以不執(zhí)行圖16D所示的層疊多個半導體芯片的工藝。圖18是包括根據(jù)本發(fā)明思想的示例實施例的半導體封裝件的存儲器卡10的示意圖。
參考圖18，控制器11和存儲器12可以布置在存儲器卡10中，以便彼此交換電信號。例如，當控制器11發(fā)出命令時，存儲器12可以傳送數(shù)據(jù)?？刂破?1和/或存儲器12可以包括根據(jù)本發(fā)明思想的示例實施例的半導體封裝件。存儲器12可以包括存儲器陣列(未示出)或存儲器陣列庫(未示出)。存儲器卡10可以用在諸如卡之類的存儲器器件中，例如，存儲條卡、智能媒體(SM)卡、安全數(shù)據(jù)(SD)卡、小型SD卡或多媒體卡(MMC)。圖19是包括根據(jù)本發(fā)明思想的示例實施例的半導體封裝件的電子系統(tǒng)80的框圖。參考圖19，電子系統(tǒng)80可以包括控制器81、輸入/輸出(I/O)設備82、存儲器83和接口 84。電子系統(tǒng)80可以是發(fā)送或接收信息的系統(tǒng)或者是移動系統(tǒng)。移動系統(tǒng)可以是PDA、便攜式計算機、上網本、無線電話、移動電話、數(shù)字音樂播放器或存儲器卡。控制器81可以運行程序并控制電子系統(tǒng)80。控制器81可以是微處理器、數(shù)字信號處理器、微控制器或者與這些器件類似的器件。I/o設備82可以用于電子系統(tǒng)80的輸入或輸出數(shù)據(jù)。電子系統(tǒng)80可以經由I/O設備82連接至外部設備，例如，個人計算機或網絡，因而電子系統(tǒng)80可以與外部設備交換數(shù)據(jù)。I/O設備82可以是小鍵盤、鍵盤或顯示器。存儲器83可以存儲用于操作控制器81的代碼和/或數(shù)據(jù)，并且/或者存儲控制器81處理的數(shù)據(jù)。控制器81和存儲器83可以包括根據(jù)本發(fā)明思想的示例實施例的半導體封裝件。接口84可以是電子系統(tǒng)80與其他外部設備之間的數(shù)據(jù)傳送路徑?？刂破?1、1/0設備82、存儲器83和接口 84可以經由總線85彼此通信。例如，電子系統(tǒng)80可以用在移動電話、MP3播放器、導航設備、便攜式多媒體播放器(PMP)、固態(tài)盤(SSD)或家用電器中。圖20是應用了根據(jù)本發(fā)明思想的示例實施例的半導體封裝件的固態(tài)盤(SSD)設備30的截面圖。圖19的電子系統(tǒng)80可以應用于SSD設備30。參考圖20，SSD設備30可以包括存儲器封裝件31、SSD控制器33、DRAM35和主板37。存儲器封裝件31、SSD控制器33、DRAM35等可以包括根據(jù)本發(fā)明思想的示例實施例的半導體封裝件。使用具有其他結構的半導體封裝件的SSD設備也可以包括在本發(fā)明思想中，所述其他結構使用了具有不同楊氏模量的內部密封件和外部密封件。存儲器封裝件31可以通過圖1的外部連接部件2400安裝在主板37上，并且可以包括四個存儲器封裝件PKG1、PKG2、PKG3和PKG4，如圖20所示。然而，根據(jù)SSD控制器33的通道支持狀態(tài)可以安裝多于四個存儲器封裝件31。當存儲器封裝件31由多通道形成時，可以將安裝的存儲器封裝件31的數(shù)量減少到小于四個。存儲器封裝件31可以經由諸如按照BGA方式的焊料球之類的外部連接部件2400安裝在主板37上。然而，也可以按照其他方法安裝存儲器封裝件31。例如，可以按照下列方式安裝存儲器封裝件31，針柵陣列(PGA)方式、帶載體封裝(TCP)方式、板上芯片(COB)方式、無引線四角扁平(QFN)方式、四角扁平封裝(QFP)方式等。SSD控制器33可以包括八個通道。八個通道可以按照一一對應的方式連接到四個存儲器封裝件PKG1、PKG2、PKG3和PKG4的對應通道以控制包括在存儲器封裝件31中的半導體芯片。SSD控制器33可以包括允許信號以基于以下標準的方法與外部設備通信的程序，所述標準為串行高級技術附件(SATA)標準、并行高級技術附件(PATA)標準或者小型計算機系統(tǒng)接口(SCSI)標準。SATA標準的示例可以不僅包括所謂的SATA-1標準，還可以包括所有基于SATA的標準，例如SATA-2、SATA-3、外部SATA (e_SATA)。PATA標準的示例可以包括所有基于集成驅動器電子(IDE)的標準，諸如IDE和增強IDE (E-1DE)0SSD控制器33可以執(zhí)行EEC、FTL等。SSD控制器33也可以按照封裝件形式安裝在主板37上。SSD控制器33可以按照BGA方式、PGA方式、TCP方式、COB方式、QFN方式、QFP方式等安裝在主板37上，與存儲器封裝件31類似。DRAM35是輔助存儲器器件，并且可以作為在SSD控制器33與存儲器封裝件31之間的數(shù)據(jù)交換期間的緩沖器。DRAM35也可以按照各種方式安裝在主板37上，例如，BGA方式、PGA方式、TCP方式、COB方式、QFN方式、QFP方式等。主板37可以是PCB、柔性PCB、有機襯底、陶瓷襯底、帶襯底等。主板37可以包括具有上表面和下表面的芯板(core board)(未不出)，以及形成在上表面和下表面的每一個上的樹脂層(未示出)。可以按照多層結構形成樹脂層，并且信號層、接地層或者形成布線圖案的功率層可以插入在多層結構的多個層之間?？梢栽诿總€樹脂層上形成特定的布線圖案。在圖20中，在主板37上示出的細小圖案可以表示布線圖案或多個無源元件。可以在主板37的一側(例如，左側)上形成用于與外部設備通信的接口 39。圖21是應用了根據(jù)本發(fā)明思想的示例實施例的半導體封裝件的電子設備的示意透視圖。圖21不出了作為電子設備的移動電話40,對該電子設備應用了圖20的電子系統(tǒng)80。電子系統(tǒng)80還可以用在便攜式筆記本、MP3播放器、導航設備、SSD、卡或家用電器中。在根據(jù)本發(fā)明思想的半導體封裝件及其制造方法中，可以通過形成具有不同楊氏模量的材料的內部密封件和內部封裝件之外的外部密封件來解決在封裝工藝期間產生的處理困難和翹曲問題。換言之，在封裝工藝中，內部密封件可以由具有較小的楊氏模量的材料形成，而外部密封件可以由具有較大的楊氏模量的材料形成。因此，可以改進半導體工藝的產量，并且還可以改進最終半導體封裝件的可靠性。雖然已經結合本發(fā)明思想的示例實施例示出并說明了本發(fā)明思想，但是應當理解，在不背離權利要求的精神和范圍的情況下可以進行形式和細節(jié)上的各種改變。
權利要求
1.一種半導體封裝件，包括: 內部封裝件，其包括至少一個半導體芯片，所述至少一個半導體芯片利用內部密封件進行密封； 外部襯底，在其上安裝所述內部封裝件；以及 外部密封件，其對所述內部封裝件進行密封，所述內部密封件的楊氏模量小于所述外部密封件的楊氏模量。
2.權利要求1的半導體封裝件，其中所述內部密封件的楊氏模量不大于所述外部密封件的楊氏模量的十分之一。
3.權利要求1的半導體封裝件，其中 所述內部密封件包括硅樹脂基材料、熱固性材料、熱塑性材料、和紫外光固化材料中的至少一種材料，并且 所述外部密封件包括環(huán)氧樹脂基材料、熱固性材料、熱塑性材料和紫外光固化材料中的至少一種材料。
4.權利要求3的半導體封裝件，其中所述熱固性材料包括丙烯酸聚合物添加劑以及下列中的至少一種:酚類硬化劑、酸酐類硬化劑以及胺類硬化劑。
5.權利要求1的半導體封裝件，其中 所述內部密封件和所述外部密封件由相同的樹脂形成，并且 所述外部密封件比所述內部密封件包含更大密度的填料。
6.權利要求1的半導體封裝件，其中當所述至少一個半導體芯片與多個半導體芯片相對應時，所述多個半導體芯片中的一些是存儲器芯片，而另一些是邏輯芯片。
7.權利要求1的半導體封裝件，其中 所述內部封裝件包括硅通路、具有下表面的內部襯底、以及在所述下表面上連接至所述硅通路的連接部件， 所述至少一個半導體芯片在所述內部襯底上，并且經過所述硅通路連接至所述連接部件，并且 所述內部襯底通過所述連接部件安裝在所述外部襯底上。
8.權利要求7的半導體封裝件，其中當所述至少一個半導體芯片與多個半導體芯片相對應時，所述多個半導體芯片在所述內部襯底上以多層結構構成層疊芯片部分。
9.權利要求8的半導體封裝件，其中 在所述至少一個半導體芯片的每一個中有芯片硅通路和連接至所述芯片硅通路的芯片連接部件，或者在所述至少一個半導體芯片的除最上面的半導體芯片以外的所有半導體芯片的每一個中有芯片硅通路和連接至所述芯片硅通路的芯片連接部件，并且 所述半導體芯片經過所述芯片硅通路和所述芯片連接部件彼此電連接。
10.權利要求7的半導體封裝件，其中 當所述至少一個半導體芯片與多個半導體芯片相對應時，所述多個半導體芯片中的一些構成第一層疊芯片部分，而另一些構成第二層疊芯片部分，并且 所述第一層疊芯片部分和所述第二層疊芯片部分布置在所述內部襯底上以便彼此間隔開。
11.權利要求10的半導體封裝件，其中所述第一層疊芯片部分和所述第二層疊芯片部分都由存儲器芯片形成，或者 所述第一層疊芯片部分由存儲器芯片形成，所述第二層疊芯片部分由邏輯芯片形成。
12.權利要求7的半導體封裝件，其中所述內部襯底是包括構成所述內部封裝件的多個半導體芯片的有源晶片，或者是包括構成所述內部封裝件的多個單元中間層的中間層襯。
13.權利要求7的半導體封裝件，其中所述內部襯底的側表面被所述內部密封件密封。
14.權利要求7的半導體封裝件，其中所述內部襯底的側表面從所述內部密封件暴露出來。
15.權利要求7的半導體封裝件，還包括: 下列兩種底層填料中的至少一種:在所述至少一個半導體芯片與所述內部襯底之間的內部底層填料和在所述內部封裝件與所述外部襯底之間的外部底層填料。
16.權利要求15的半導體封裝件，所述底層填料包括環(huán)氧樹脂。
17.權利要求1的半導體封裝件，其中所述內部封裝件是晶片級封裝件。
18.權利要求1的半導體封裝件，其中所述內部封裝件具有扇入或扇出結構。
19.權利要求1的半導體封裝件，其中所述內部密封件對暴露了頂面的所述至少一個半導體芯片進行密封。
20.權利要求1的半導體封裝件，其中所述至少一個半導體芯片包括: 第一芯片；以及 在水平方向上與所述第一芯片間隔開的第二芯片。
21.權利要求20的半導體芯片，還包括: 與所述第一芯片和所述第二芯片中的至少一個間隔開的無源元件。
22.—種半導體封裝件，包括: 在其中具有娃通路的內部襯底； 在所述內部襯底上的層疊芯片部分，所述層疊芯片部分是至少一個半導體芯片的層置; 對所述層疊芯片部分進行密封的內部密封件； 在其上安裝所述內部襯底的外部襯底；以及 對所述內部襯底、所述層疊芯片部分和所述內部密封件進行密封的外部密封件，所述外部密封件的楊氏模量大于所述內部密封件的楊氏模量。
23.權利要求22的半導體封裝件，其中所述內部密封件的楊氏模量不大于所述外部密封件的楊氏模量的十分之一。
24.權利要求22的半導體封裝件，其中所述層疊芯片部分包括至少兩個層疊芯片部分。
25.權利要求22的半導體封裝件，其中所述內部襯底的平面面積等于或者大于所述層疊芯片部分的平面面積。
26.權利要求25的半導體封裝件，其中當所述內部襯底的平面面積等于所述層疊芯片部分的平面面積時，所述內部密封件布置在所述內部襯底的側表面上。
27.一種制造半導體封裝件的方法，該方法包括步驟: 通過利用內部密封件對至少一個半導體芯片進行密封來形成內部封裝件；在外部襯底上安裝所述內部封裝件；以及 利用外部密封件對所述內部封裝件進行密封，所述外部密封件比所述內部密封件具有更大的楊氏模量。
28.權利要求27的方法,其中所述內部密封件的楊氏模量不大于所述外部密封件的楊氏模量的十分之一。
29.權利要求27的方法，其中 形成所述內部封裝件的步驟包括: 形成內部襯底，所述內部襯底具有硅通路； 在所述內部襯底上形成多個層疊芯片部分，所述多個層疊芯片部分的每一個包括半導體芯片的層置； 通過利用所述內部密封件對所述多個層疊芯片部分進行密封；以及將密封的多個層疊芯片部分分成獨立的內部封裝件，每個內部封裝件包括至少一個層疊芯片部分。
30.權利要求29的方法，其中每個內部封裝件包括至少兩個層疊芯片部分。
31.權利要求27的方法，其中 形成所述內部封裝件的步驟包括: 制備基本晶片，所述基本晶片包括硅通路和連接部件，所述連接部件在所述基本晶片的下表面上并且連接至所述硅通路； 將所述基本晶片粘接在第一載體襯底上，使得所述基本晶片的下表面面對所述第一載體襯底； 形成多個層疊芯片部分，所述多個層疊芯片部分的每一個包括在所述基本晶片的上表面上的半導體芯片的層疊； 利用所述內部密封件對所述多個層疊芯片部分進行密封；以及 通過將所述第一載體襯底從所述基本晶片分離來暴露所述連接部件。
32.權利要求31的方法，其中 形成所述內部封裝件的步驟還包括: 將第二載體襯底粘接至所述多個層疊芯片部分中的至少一個層疊芯片部分的上表面和所述內部密封件的上表面； 經過所述連接部件對所述層疊芯片部分執(zhí)行管芯電特性揀選測試； 將密封的層疊芯片部分分成獨立的內部封裝件，每個獨立的內部封裝件包括所述多個層疊芯片部分中的至少一個層疊芯片部分；以及將所述內部封裝件從所述第二載體襯底分離。
33.權利要求27的方法，其中 形成所述內部封裝件的步驟包括: 制備基本晶片，該基本晶片包括多個單元內部襯底，每個單元內部襯底包括至少一個硅通路和至少一個連接部件，所述至少一個連接部件在每個單元內部襯底的下表面上；將基本晶片分成多個單元內部襯底； 在第一載體襯底上安裝至少一個單元內部襯底，使得所述至少一個連接部件面對所述第一載體襯底；在所述至少一個單元內部襯底上形成至少一個層疊芯片部分，所述至少一個層疊芯片部分包括至少一個半導體芯片； 利用所述內部密封件對所述至少一個單元內部襯底和所述至少一個層疊芯片部分進行密封；以及 通過將所述第一載體襯底從所述單元內部襯底分離來暴露所述連接部件。
34.權利要求33的方法，其中 形成所述內部封裝件的步驟還包括: 將第二載體襯底粘接至所述至少一個層疊芯片部分的上表面和所述內部密封件的上表面； 經過所述至少一個連接部件對所述至少一個層疊芯片部分執(zhí)行管芯電特性揀選測試； 將密封的單元內部襯底和密封的至少一個層疊芯片部分分成獨立的內部封裝件，每個獨立的內部封裝件包括所述至少一個層疊芯片部分；以及將所述內部封裝件從所述第二載體襯底分離。
35.權利要求27的方法，其中當所述至少一個半導體芯片與多個半導體芯片相對應時， 形成所述內部封裝件的步驟包括: 形成第一層疊芯片部分和與所述第一層疊芯片部分間隔開的第二層疊芯片部分，通過在內部襯底上層疊一些半導體芯片`來形成所述第一層疊芯片部分和所述第二層疊芯片部分中的每一個；并且 所述內部封裝件包括所述第一層疊芯片部分和所述第二層疊芯片部分。
36.權利要求27的方法，其中在形成所述內部封裝件的步驟中，所述內部封裝件是晶片級封裝件。
37.權利要求27的方法，其中在形成所述內部封裝件的步驟中，所述內部封裝件具有扇入或扇出結構。
38.一種制造半導體封裝件的方法，該方法包括步驟: 形成內部襯底，該內部襯底包括硅通路； 形成多個層疊芯片部分，通過在所述內部襯底上層疊至少一個半導體芯片來形成所述多個層疊芯片部分中的每一個層疊芯片部分； 利用內部密封件對所述層疊芯片部件進行密封； 將密封的層疊芯片部分分成獨立的內部封裝件，每個內部封裝件包括至少一個層疊芯片部分； 在外部襯底上安裝多個內部封裝件； 利用外部密封件對所述多個內部封裝件進行密封，所述外部密封件比所述內部密封件具有更大的楊氏模量；以及 將密封的內部封裝件分成獨立的半導體封裝件，每個半導體封裝件包括所述多個內部封裝件中的至少一個內部封裝件。
39.權利要求38的方法，還包括步驟: 在將所述密封的內部封裝件分成獨立的半導體封裝件之前，對所述多個內部封裝件執(zhí)行管芯電特性揀選測試。
40.權利要求38的方法，其中，在將所述密封的層疊芯片部分分成獨立的內部封裝件的步驟中，所述內部封裝件包括: 至少兩個層疊芯片部分， 所述至少兩個層疊芯片部分在所述內部襯底上彼此間隔開。
全文摘要
本發(fā)明提供了一種半導體封裝件，包括內部封裝件，其包括利用內部密封件進行密封的至少一個半導體芯片；外部襯底，在其上安裝所述內部封裝件；以及對所述內部封裝件進行密封的外部密封件。本發(fā)明還提供了制造半導體封裝件的方法，包括步驟形成包括至少一個半導體芯片的內部封裝件；在外部襯底上安裝所述內部封裝件；以及利用外部密封件對所述內部封裝件進行密封。內部密封件和外部密封件具有不同的楊氏模量，例如，內部密封件的楊氏模量小于外部密封件的楊氏模量。因此，半導體封裝件不容易受到翹曲的影響，并且在隨后的半導體封裝工藝中相對容易地進行操作。
文檔編號H01L21/56GK103107146SQ20121037705
公開日2013年5月15日 申請日期2012年10月8日 優(yōu)先權日2011年10月4日
發(fā)明者金沅槿, 宋炫靜, 崔銀景, 張慧英 申請人:三星電子株式會社