專利名稱：超級(jí)結(jié)器件及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體集成電路制造領(lǐng)域，特別是涉及一種超級(jí)結(jié)器件；本發(fā)明還涉及一種超級(jí)結(jié)器件的制作方法。
背景技術(shù)：
超級(jí)結(jié)MOSFET (金氧半場(chǎng)效晶體管)器件采用新的耐壓層結(jié)構(gòu)_利用一系列的交替排列的P型和N型半導(dǎo)體薄層來在截止?fàn)顟B(tài)下在較低電壓下就將P型N型區(qū)耗盡，實(shí)現(xiàn)電荷相互補(bǔ)償，從而使P型N型區(qū)在高摻雜濃度下能實(shí)現(xiàn)高的擊穿電壓，從而同時(shí)獲得低導(dǎo)通電阻和高擊穿電壓，打破傳統(tǒng)功率MOSFET理論極限。如圖1所示，是現(xiàn)有超級(jí)結(jié)器件的結(jié)構(gòu)示意圖；該超級(jí)結(jié)器件為一超級(jí)結(jié)P型MOSFET器件，包括
P+硅襯底101，在所述P+硅襯底上形成有N型外延層。
在超級(jí)結(jié)器件的單元區(qū)域中的所述N型外延層上形成有交替排列的N型薄層102 和P型薄層103，其中，單元區(qū)域?yàn)槲挥诔?jí)結(jié)器件的中間區(qū)域的電流流動(dòng)區(qū)域。
在單元區(qū)域的各N型薄層102上方形成有N型阱區(qū)104，N型阱區(qū)104的寬度大于等于各N型薄層102的寬度。
在N型阱區(qū)104中形成有由P+摻雜區(qū)組成的源區(qū)105。
柵極多晶硅106形成于N型阱區(qū)104上方并延伸到P型薄層103上。柵極多晶硅 106的兩側(cè)分別和一個(gè)源區(qū)105自對(duì)準(zhǔn)。被柵極多晶硅106所覆蓋的N型阱區(qū)104組成溝道區(qū)。
源區(qū)105和溝道區(qū)都通過同一接觸孔和金屬圖形107連接。通過正面形成的金屬圖形107分別引出源極和柵極。在P+硅襯底101的背面形成有背面金屬并通過背面金屬引出漏極。
現(xiàn)有超級(jí)結(jié)器件的制作方法可分為兩大類第一類是利用多次光刻-外延成長(zhǎng)和注入來獲得交替的P型和N型摻雜區(qū)即P型薄層和N型薄層。第二類是在P型硅外延層上開溝槽，往溝槽中填入N型多晶，或傾斜注入N型雜質(zhì)，或填入N型外延來形成P型薄層和N型薄層。
上述第一類制作方法不僅工藝復(fù)雜，實(shí)現(xiàn)難度大，而且成本很高。第二類制作方法中傾斜注入由于穩(wěn)定性和重復(fù)性差不能用入批量生產(chǎn)，因此N型外延或多晶硅填入工藝受到很大的關(guān)注。在現(xiàn)有工藝中，通常是采用N型外延填滿溝槽然后做CMP的工藝，但對(duì)于溝槽深度40 μ m 50 μ m或更深的情況，該工藝工藝時(shí)間長(zhǎng)，成本相對(duì)高而且難以得到?jīng)]有縫的填充；由于外延成長(zhǎng)在溝槽中，其缺陷控制也很困難。另外，現(xiàn)有技術(shù)中也有報(bào)道利用N 型摻雜的多晶硅來填充溝槽形成P型薄層和N型薄層，但現(xiàn)有成熟爐管工藝能得到的多晶硅的摻雜濃度一般在E18Cif3 E20CM_3的水平，不能滿足器件的N型薄層需要的E15CM_3 E17CM—3的摻雜濃度，利用現(xiàn)有設(shè)備來得到需要的摻雜濃度具有工藝重復(fù)性差，產(chǎn)能低(只能在部分爐管位置上得到可能重復(fù)的工藝) 的問題。發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是提供一種超級(jí)結(jié)器件，能降低形成P型薄層和N型薄層的工藝復(fù)雜性并降低工藝成本，能減少器件的柵極和漏極之間的寄生電容、提高器件的性能。為此，本發(fā)明還提供一種超級(jí)結(jié)器件的制作方法。
為解決上述技術(shù)問題，本發(fā)明提供的超級(jí)結(jié)器件包括由側(cè)面依次接觸的氧化膜薄層、第一導(dǎo)電類型薄層、第二導(dǎo)電類型薄層和第一導(dǎo)電類型薄層組成的薄層單元重復(fù)排列而成的結(jié)構(gòu)，所述薄層單元排列的方向?yàn)楹凸枰r底表面平行的橫向。
所述薄層單元形成于第二導(dǎo)電類型外延層中，在所述第二導(dǎo)電類型外延層中形成有第一溝槽；所述氧化膜薄層由填充于所述第一溝槽的氧化層組成，兩個(gè)相鄰的所述第一溝槽之間形成有兩個(gè)所述第一導(dǎo)電類型薄層和一個(gè)所述第二導(dǎo)電類型薄層。
所述氧化膜薄層的氧化層包括由形成于所述第一溝槽中的第一導(dǎo)電類型的第一多晶硅或非晶硅氧化形成的第一氧化層。
所述第一導(dǎo)電類型薄層的第一導(dǎo)電類型雜質(zhì)由所述第一多晶硅或非晶硅的第一導(dǎo)電類型雜質(zhì)擴(kuò)散到所述第二導(dǎo)電類型外延層中得到。
所述第二導(dǎo)電類型薄層直接由位于兩個(gè)相鄰的所述第一溝槽之間且為兩個(gè)所述第一導(dǎo)電類型薄層之間的所述第二導(dǎo)電類型外延層組成。
在所述第二導(dǎo)電類型外延層中形成有第二溝槽。
所述第二溝槽位于各所述氧化膜薄層的正上方，所述第二溝槽的寬度大于等于所述氧化膜薄層的寬度，所述第二溝槽將和其相鄰的所述第一導(dǎo)電類型薄層的頂部的側(cè)面露出，在所述第二溝槽中依次形成有柵極氧化層以及柵極多晶硅，所述柵極氧化層和所述第一導(dǎo)電類型薄層的頂部側(cè)面接觸，所述柵極多晶硅將所述第二溝槽完全填充；或者，所述第二溝槽位于各所述氧化膜薄層的側(cè)上方，所述第二溝槽的第一側(cè)將和該第一側(cè)相鄰的所述第一導(dǎo)電類型薄層的頂部的側(cè)面露出、所述第二溝槽的第二側(cè)和該第二側(cè)相鄰的所述第一導(dǎo)電類型薄層的頂部的側(cè)面間相隔有部分所述氧化膜薄層，在所述第二溝槽中依次形成有柵極氧化層以及柵極多晶硅，在所述第二溝槽的第一側(cè)位置處所述柵極多晶硅和相鄰的所述第一導(dǎo)電類型薄層間隔離有所述柵極氧化層，在所述第二溝槽的第二側(cè)位置處所述柵極多晶硅和相鄰的所述第一導(dǎo)電類型薄層間隔離有所述柵極氧化層和部分所述氧化膜薄層， 所述柵極多晶硅將所述第二溝槽完全填充。
進(jìn)一步的改進(jìn)是，所述超級(jí)結(jié)器件為超級(jí)結(jié)MOSFET器件，還包括
第一導(dǎo)電類型外延層，所述第一導(dǎo)電類型外延層形成于所述硅襯底表面，所述硅襯底具有第一導(dǎo)電類型重?fù)诫s；所述第二導(dǎo)電類型外延層形成于所述第一導(dǎo)電類型外延層表面上；所述第一溝槽的底部位于所述第二導(dǎo)電類型外延層中、或者穿透所述第二導(dǎo)電類型外延層進(jìn)入到所述第一導(dǎo)電類型外延層中。
第二導(dǎo)電類型阱區(qū)，形成于所述第二導(dǎo)電類型外延層的頂部區(qū)域，所述第二導(dǎo)電類型阱區(qū)的深度小于等于所述第二溝槽的深度，所述柵極多晶硅從側(cè)面對(duì)所述第二導(dǎo)電類型阱區(qū)覆蓋。
源區(qū)，由形成于所述第二導(dǎo)電類型阱區(qū)的頂部的第一導(dǎo)電類型的重?fù)诫s區(qū)組成； 被所述柵極多晶硅覆蓋的所述第二導(dǎo)電類型阱區(qū)用于形成溝道，該溝道實(shí)現(xiàn)所對(duì)應(yīng)的所述源區(qū)和所述第一導(dǎo)電類型薄層的電學(xué)連接。
第二導(dǎo)電類型接觸區(qū)，由形成于所述第二導(dǎo)電類型阱區(qū)中第二導(dǎo)電類型的重?fù)诫s區(qū)，用于將所述第二導(dǎo)電類型阱區(qū)引出。
背面金屬，形成于背面減薄后的所述硅襯底的背面，所述背面金屬和所述硅襯底的背面相接觸。
進(jìn)一步的改進(jìn)是，所述超級(jí)結(jié)器件為超級(jí)結(jié)IGBT器件，還包括
第一導(dǎo)電類型外延層，所述第一導(dǎo)電類型外延層形成于所述硅襯底表面；所述第二導(dǎo)電類型外延層形成于所述第一導(dǎo)電類型外延層表面上；所述第一溝槽的底部位于所述第二導(dǎo)電類型外延層中、或者穿透所述第二導(dǎo)電類型外延層進(jìn)入到所述第一導(dǎo)電類型外延層中。
第二導(dǎo)電類型阱區(qū)，形成于所述第二導(dǎo)電類型外延層的頂部區(qū)域，所述第二導(dǎo)電類型阱區(qū)的深度小于等于所述第二溝槽的深度，所述柵極多晶硅從側(cè)面對(duì)所述第二導(dǎo)電類型阱區(qū)覆蓋。
源區(qū)，由形成于所述第二導(dǎo)電類型阱區(qū)的頂部的第一導(dǎo)電類型的重?fù)诫s區(qū)組成； 被所述柵極多晶硅覆蓋的所述第二導(dǎo)電類型阱區(qū)用于形成溝道，該溝道實(shí)現(xiàn)所對(duì)應(yīng)的所述源區(qū)和所述第一導(dǎo)電類型薄層的電學(xué)連接。
第二導(dǎo)電類型接觸區(qū)，由形成于所述第二導(dǎo)電類型阱區(qū)中第二導(dǎo)電類型的重?fù)诫s區(qū)，用于將所述第二導(dǎo)電類型阱區(qū)引出。
第二導(dǎo)電類型背面注入?yún)^(qū)，形成于所述硅襯底經(jīng)背面減薄完全去除后的所述第一導(dǎo)電類型外延層的背面。
背面金屬，形成于所述第二導(dǎo)電類型外延層的背面并和所述第一導(dǎo)電類型背面注入?yún)^(qū)相接觸。
進(jìn)一步的改進(jìn)是，第一導(dǎo)電類型為N型，第二導(dǎo)電類型為P型；或者，第一導(dǎo)電類型為P型，第二導(dǎo)電類型為N型。
為解決上述技術(shù)問題，本發(fā)明提供的超級(jí)結(jié)器件的制作方法包括如下步驟
步驟一、提供一娃襯底，在所述娃襯底上形成第一導(dǎo)電類型外延層。
步驟二、在所述第一導(dǎo)電類型外延層上形成第二導(dǎo)電類型外延層。
步驟三、在所述第二導(dǎo)電類型外延層上淀積第一硬掩模介質(zhì)層，采用光刻刻蝕工藝形成第一溝槽的圖形結(jié)構(gòu)，所述第一溝槽的底部位于所述第二導(dǎo)電類型外延層中、或者穿透所述第二導(dǎo)電類型外延層進(jìn)入到所述第一導(dǎo)電類型外延層中。
步驟四、采用淀積工藝在所述第一溝槽的底部和側(cè)壁表面淀積具有第一導(dǎo)電類型的第一多晶娃或非晶娃，所述第一多晶娃或非晶娃也同時(shí)淀積在所述第一溝槽外部的表面上。
步驟五、采用擴(kuò)散工藝將所述第一多晶硅或非晶硅的第一導(dǎo)電類型雜質(zhì)擴(kuò)散到所述第二導(dǎo)電類型外延層中，由擴(kuò)散了所述第一導(dǎo)電類型雜質(zhì)的所述第二導(dǎo)電類型外延層組成第一導(dǎo)電類型薄層，由未擴(kuò)散所述第一導(dǎo)電類型雜質(zhì)的所述第二導(dǎo)電類型外延層組成第二導(dǎo)電類型薄層，每?jī)蓚€(gè)相鄰的所述第一溝槽之間形成有兩個(gè)所述第一導(dǎo)電類型薄層和一個(gè)所述第二導(dǎo)電類型薄層。
步驟六、將所述第一多晶硅或非晶硅全部氧化形成第一氧化層，形成由側(cè)面次接觸的氧化膜薄層、所述第一導(dǎo)電類型薄層、所述第二導(dǎo)電類型薄層和所述第一導(dǎo)電類型薄層組成的薄層單元重復(fù)排列而成的結(jié)構(gòu)，所述薄層單元排列的方向?yàn)楹退龉枰r底表面平行的橫向；所述氧化膜薄層的氧化層包括所述第一氧化層。
步驟七、采用光刻刻蝕工藝在所述第二導(dǎo)電類型外延層中形成第二溝槽；所述第二溝槽位于所述單元區(qū)域的各所述氧化膜薄層的正上方，所述第二溝槽的寬度大于等于所述氧化膜薄層的寬度，所述第二溝槽將和其相鄰的所述第一導(dǎo)電類型薄層的頂部的側(cè)面露出；或者，所述第二溝槽位于各所述氧化膜薄層的側(cè)上方，所述第二溝槽的第一側(cè)將和該第一側(cè)相鄰的所述第一導(dǎo)電類型薄層的頂部的側(cè)面露出、所述第二溝槽的第二側(cè)和該第二側(cè)相鄰的所述第一導(dǎo)電類型薄層的頂部的側(cè)面間相隔有部分所述氧化膜薄層。
步驟八、在所述第二溝槽的底部和側(cè)壁表面淀積柵極氧化層，在所述柵極氧化層上淀積柵極多晶硅，所述柵極氧化層和所述柵極多晶硅也同時(shí)淀積到所述第二溝槽的外部表面上；當(dāng)所述第二溝槽位于各所述氧化膜薄層的正上方時(shí)，所述柵極氧化層和所述第二溝槽相鄰的所述第一導(dǎo)電類型薄層的頂部側(cè)面接觸，所述柵極多晶硅將所述第二溝槽完全填充；當(dāng)所述第二溝槽位于各所述氧化膜薄層的側(cè)上方時(shí)，在所述第二溝槽的第一側(cè)位置處所述柵極多晶硅和相鄰的所述第一導(dǎo)電類型薄層間隔離有所述柵極氧化層，在所述第二溝槽的第二側(cè)位置處所述柵極多晶硅和相鄰的所述第一導(dǎo)電類型薄層間隔離有所述柵極氧化層和部分所述氧化膜薄層，所述柵極多晶硅將所述第二溝槽完全填充。
步驟九、將形成于所述第二溝槽外部的所述柵極多晶硅和所述柵極氧化層去除。
步驟十、在所述第二導(dǎo)電類型外延層的頂部區(qū)域形成第二導(dǎo)電類型阱區(qū)，所述第二導(dǎo)電類型阱區(qū)的深度小于等于所述第二溝槽的深度，所述柵極多晶硅從側(cè)面對(duì)所述第二導(dǎo)電類型阱區(qū)覆蓋。
步驟十一、進(jìn)行第一導(dǎo)電類型的重?fù)诫s注入形成源區(qū)，所述源區(qū)形成于所述第二導(dǎo)電類型阱區(qū)的頂部；被所述柵極多晶硅覆蓋的所述第二導(dǎo)電類型阱區(qū)用于形成溝道，該溝道實(shí)現(xiàn)所對(duì)應(yīng)的所述源區(qū)和所述第一導(dǎo)電類型薄層的電學(xué)連接。
步驟十二、形成層間膜；采用光刻刻蝕工藝形成接觸孔，所述接觸孔穿過所述層間膜并和所述柵極多晶硅、或所述源區(qū)接觸。
步驟十三、在所述源區(qū)上方的所述接觸孔底部進(jìn)行第二導(dǎo)電類型的重?fù)诫s注入形成第二導(dǎo)電類型接觸區(qū)，該第二導(dǎo)電類型接觸區(qū)和所述源區(qū)底部的所述第二導(dǎo)電類型阱區(qū)接觸并用于將所述第二導(dǎo)電類型阱區(qū)引出。
步驟十四、形成正面金屬圖形。
步驟十五、對(duì)所述硅襯底進(jìn)行背面減薄并形成背面金屬。
進(jìn)一步的改進(jìn)是，超級(jí)結(jié)器件為超級(jí)結(jié)MOSFET器件，步驟一中提供的所述硅襯底具有第一導(dǎo)電類型重?fù)诫s；步驟十五中對(duì)所述硅襯底進(jìn)行背面減薄后所述硅襯底保留部分厚度并和所述背面金屬相接觸。
進(jìn)一步的改進(jìn)是，超級(jí)結(jié)器件為超級(jí)結(jié)IGBT器件，步驟十五中對(duì)所述硅襯底進(jìn)行背面減薄后，所述硅襯底全部被去除；且在所述硅襯底去除后、所述背面金屬形成之前還包括在所述第一導(dǎo)電類型外延層的背面進(jìn)行離子注入形成第二導(dǎo)電類型背面注入?yún)^(qū)的步驟; 所述第二導(dǎo)電類型背面注入?yún)^(qū)形成后在所述第二導(dǎo)電類型外延層的背面形成所述背面金屬，所形成的所述背面金屬和所述第一導(dǎo)電類型背面注入?yún)^(qū)相接觸。
進(jìn)一步的改進(jìn)是，第一導(dǎo)電類型為N型，第二導(dǎo)電類型為P型；或者，第一導(dǎo)電類型為P型，第二導(dǎo)電類型為N型。進(jìn)一步的改進(jìn)是，所述第一多晶硅或非晶硅的厚度小于等于所述第一溝槽的寬度的O. 25倍。
進(jìn)一步的改進(jìn)是，步驟六中形成所述第一氧化層后，所述第一氧化層將所述第一溝槽完成填充，由所述第一氧化層組成所述氧化膜薄層。
進(jìn)一步的改進(jìn)是，步驟六中形成所述第一氧化層后，在所述第一溝槽的中間區(qū)域所述第一氧化層未合并而留有空隙，由未將所述第一溝槽完全填充的所述第一氧化層組成所述氧化膜薄層；或者，步驟六中形成所述第一氧化層后，在所述第一溝槽的中間區(qū)域所述第一氧化層未合并而留有空隙，通過旋涂或化學(xué)氣相淀積工藝形成第二氧化層將所述第一溝槽的空隙完全填滿，由所述第一氧化層和所述第二氧化層組成所述氧化膜薄層。
為解決上述技術(shù)問題，本發(fā)明提供的超級(jí)結(jié)器件為超級(jí)結(jié)二極管器件，包括
具有第一導(dǎo)電類型重?fù)诫s的娃襯底；依次形成于所述娃襯底表面的第一導(dǎo)電類型外延層和第二導(dǎo)電類型外延層。
由側(cè)面依次接觸的氧化膜薄層、第一導(dǎo)電類型薄層、第二導(dǎo)電類型薄層和第一導(dǎo)電類型薄層組成的薄層單元重復(fù)排列而成的結(jié)構(gòu)，所述薄層單元排列的方向?yàn)楹退龉枰r底表面平行的橫向。
所述薄層單元形成于第二導(dǎo)電類型外延層中，在所述第二導(dǎo)電類型外延層中形成有第一溝槽，所述第一溝槽的底部位于所述第二導(dǎo)電類型外延層中、或者穿透所述第二導(dǎo)電類型外延層進(jìn)入到所述第一導(dǎo)電類型外延層中；所述氧化膜薄層由填充于所述第一溝槽的氧化層組成，兩個(gè)相鄰的所述第一溝槽之間形成有兩個(gè)所述第一導(dǎo)電類型薄層和一個(gè)所述第二導(dǎo)電類型薄層。
所述氧化膜薄層的氧化層包括由形成于所述第一溝槽中的第一導(dǎo)電類型的第一多晶硅或非晶硅氧化形成的第一氧化層。
所述第一導(dǎo)電類型薄層的第一導(dǎo)電類型雜質(zhì)由所述第一多晶硅或非晶硅的第一導(dǎo)電類型雜質(zhì)擴(kuò)散到所述第二導(dǎo)電類型外延層中得到。
所述第二導(dǎo)電類型薄層直接由位于兩個(gè)相鄰的所述第一溝槽之間且為兩個(gè)所述第一導(dǎo)電類型薄層之間的所述第二導(dǎo)電類型外延層組成。
第二導(dǎo)電類型阱區(qū)，形成于所述第二導(dǎo)電類型外延層中并位于所述薄層單元的頂部。
第二導(dǎo)電類型接觸區(qū)，由形成于所述第二導(dǎo)電類型阱區(qū)中，所述第二導(dǎo)電類型接觸區(qū)和正面金屬接觸引出第二導(dǎo)電類型電極。
背面金屬，形成于背面減薄后的所述硅襯底的背面，所述背面金屬引出第一導(dǎo)電類型電極。
進(jìn)一步的改進(jìn)是，第一導(dǎo)電類型為N型，第二導(dǎo)電類型為P型；或者，第一導(dǎo)電類型為P型，第二導(dǎo)電類型為N型。
本發(fā)明具有如下有益效果
1、本發(fā)明的P型薄層和N型薄層中的一個(gè)半導(dǎo)體薄層是由外延層直接組成，另一個(gè)半導(dǎo)體薄層是由形成于外延層的溝槽中的多晶硅向外延層中摻雜形成的，使得本發(fā)明工藝簡(jiǎn)單、重復(fù)性好，產(chǎn)能也高，能降低形成P型薄層和N型薄層的工藝復(fù)雜性并降低工藝成本。
2、另外本發(fā)明的半導(dǎo)體薄層都是由同一外延層經(jīng)過不同摻雜形成，相對(duì)于現(xiàn)有技術(shù)中采用外延工藝填充溝槽形成半導(dǎo)體薄層的工藝結(jié)構(gòu)和方法，本發(fā)明不需要采用外延工藝來填充溝槽，故能大大縮減工藝時(shí)間、降低工藝成本，而且由于兩種半導(dǎo)體薄層都是由同一外延層經(jīng)摻雜后形成的，故本發(fā)明半導(dǎo)體薄層是不會(huì)出現(xiàn)縫隙的，故本發(fā)明的半導(dǎo)體薄層質(zhì)量也能提聞。
3、本發(fā)明超級(jí)結(jié)器件的單元區(qū)域中重復(fù)排列的薄層單元還包括了氧化膜薄層，具有溝槽柵的器件的柵極溝槽形成于氧化膜薄層上方，能夠增加?xùn)艠O和漏極之間的介質(zhì)層的厚度，所以能減少器件的柵極和漏極之間的寄生電容、提高器件的性能。
4、通過將溝槽柵的第二溝槽設(shè)置在各氧化膜薄層的側(cè)上方，能使得柵極多晶硅兩側(cè)的柵極氧化層的厚度不同，能得到兩個(gè)不同閾值電壓的MOSFET并進(jìn)一步的提高器件性倉(cāng)泛。
下面結(jié)合附圖和具體實(shí)施方式
對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說明
圖1是現(xiàn)有超級(jí)結(jié)器件的結(jié)構(gòu)示意圖2是本發(fā)明實(shí)施例一超級(jí)結(jié)器件的結(jié)構(gòu)示意圖
圖3是本發(fā)明實(shí)施例二超級(jí)結(jié)器件的結(jié)構(gòu)示意圖
圖4是本發(fā)明實(shí)施例三超級(jí)結(jié)器件的結(jié)構(gòu)示意圖
圖5A-圖5G是本發(fā)明實(shí)施例一超級(jí)結(jié)器件的制作方法的各步驟中器件的結(jié)構(gòu)示意圖6A-圖6B是本發(fā)明實(shí)施例二超級(jí)結(jié)器件的制作方法的各步驟中器件的結(jié)構(gòu)示意圖7A-圖7B是本發(fā)明實(shí)施例二超級(jí)結(jié)器件的制作方法的各步驟中器件的結(jié)構(gòu)示意圖。
具體實(shí)施方式
如圖2所示，是本發(fā)明實(shí)施例一超級(jí)結(jié)器件的結(jié)構(gòu)示意圖；本發(fā)明實(shí)施例一以 600V的超級(jí)結(jié)N型MOSFET器件為例進(jìn)行說明，本發(fā)明實(shí)施例一超級(jí)結(jié)器件形成于硅襯底 I上,所述硅襯底I為N型重?fù)诫s，所述硅襯底I的電阻率為O. 001歐姆·厘米 O.003歐姆·厘米。在所述硅襯底I上形成有N型外延層2，所述N型外延層2的厚度為8 μ m 15 μ m，所述N型外延層2為N型輕摻雜，摻雜濃度小于所述硅襯底I的摻雜濃度。在所述N 型外延層2上形成有P型外延層3，所述P型外延層3的厚度為30 μ m 40 μ m，所述P型外延層3的摻雜濃度為E155CIT3 E177CM_3，為所要形成的P型薄層所需要的濃度。
本發(fā)明實(shí)施例一超級(jí)結(jié)器件包括由側(cè)面依次接觸的氧化膜薄層7、N型薄層3a、P 型薄層3b和N型薄層3a組成的薄層單元重復(fù)排列而成的結(jié)構(gòu)，所述薄層單元排列的方向?yàn)楹屯抟r底I表面平行的橫向。
所述薄層單元形成于所述P型外延層3中，在所述P型外延層3中形成有第一溝槽；所述第一溝槽的底部位于所述P型外延層3中、或者穿透所述P型外延層3進(jìn)入到所述N型外延層2中。所述第一溝槽的寬度大于0.5 μ m。
所述氧化膜薄層7由填充于所述第一溝槽的氧化層組成，兩個(gè)相鄰的所述第一溝槽之間形成有兩個(gè)所述N型薄層3a和一個(gè)所述P型薄層3b。
所述氧化膜薄層7的氧化層包括由形成于所述第一溝槽中的N型的第一多晶硅或非晶硅氧化形成的第一氧化層。所述第一多晶硅或非晶硅的厚度小于等于所述第一溝槽的寬度的O. 25倍，所述第一多晶硅或非晶硅的摻雜濃度在E155CM_3 E19CM_3。
所述N型薄層3a的N型雜質(zhì)由所述第一多晶硅或非晶硅的N型雜質(zhì)擴(kuò)散到所述 P型外延層3中得到。擴(kuò)散工藝的最高溫度為1200°C。所述第一多晶硅或非晶硅的N型雜質(zhì)也擴(kuò)散到所述第一溝槽底部的所述N型外延層2中。
所述P型薄層3b直接由位于兩個(gè)相鄰的所述第一溝槽之間且為兩個(gè)所述N型薄層3a之間的所述P型外延層3組成。
在所述P型外延層3中形成有第二溝槽，所述第二溝槽位于各所述氧化膜薄層7 的正上方，所述第二溝槽的寬度等于所述氧化膜薄層7的寬度，即將所述氧化膜薄層7的頂部部分去除后形成所述第二溝槽，所述第二溝槽將和其相鄰的所述N型薄層3a的頂部的側(cè)面露出也即和所述氧化膜薄層7相鄰的兩個(gè)所述N型薄層3a共用一個(gè)所述第二溝槽。在所述第二溝槽中依次形成有柵極氧化層9以及柵極多晶硅10，所述柵極氧化層9和所述N 型薄層3a的頂部側(cè)面接觸，所述柵極多晶硅10將所述第二溝槽完全填充。
P型阱區(qū)11，形成于所述P型外延層3的頂部區(qū)域，所述P型阱區(qū)11的深度小于等于所述第二溝槽的深度，所述柵極多晶硅10從側(cè)面對(duì)所述P型阱區(qū)11覆蓋。
源區(qū)12，由形成于所述P型阱區(qū)11的頂部的N型的重?fù)诫s區(qū)組成。被所述柵極多晶硅10覆蓋的所述P型阱區(qū)11用于形成溝道，該溝道實(shí)現(xiàn)所對(duì)應(yīng)的所述源區(qū)12和所述N 型薄層3a的電學(xué)連接。
P型接觸區(qū)13，由形成于所述P型阱區(qū)11中P型的重?fù)诫s區(qū)，用于將所述P型阱區(qū)11引出。
層間膜14用于實(shí)現(xiàn)器件和正面金屬15之間的隔離。所述源區(qū)12通過接觸孔和正面金屬15相連并引出源極，所述P型接觸區(qū)13位于所述源區(qū)12的接觸孔下方并和所述源區(qū)12連接在一起，也通過所述源區(qū)12的接觸孔連接到源極。所述柵極多晶硅10通過接觸孔和正面金屬15相連并引出柵極。在所述硅襯底I的背面形成有背面金屬16，通過所述背面金屬16引出漏極。
如圖3所示，是本發(fā)明實(shí)施例二超級(jí)結(jié)器件的結(jié)構(gòu)示意圖。本發(fā)明實(shí)施例二和本發(fā)明實(shí)施例一的區(qū)別之處為本發(fā)明實(shí)施例二的所述第二溝槽的寬度大于所述氧化膜薄層 7的寬度，即形成所述第二溝槽時(shí)，先需要進(jìn)行氧化物刻蝕將所述氧化膜薄層7的頂部部分去除，和所述氧化膜薄層7的被去除部分相鄰的所述N型薄層3a的頂部的側(cè)面露出；之后進(jìn)行硅刻蝕，將所述N型薄層3a的頂部部分刻蝕使所述第二溝槽加寬和加深，形成的所述第二溝槽周側(cè)的底部位置要低于所述氧化膜薄層7的頂部位置。
如圖4所示，是本發(fā)明實(shí)施例三超級(jí)結(jié)器件的結(jié)構(gòu)示意圖。本發(fā)明實(shí)施例三和本發(fā)明實(shí)施例一的區(qū)別之處為所述第二溝槽位于各所述氧化膜薄層7的側(cè)上方，所述第二溝槽的第一側(cè)將和該第一側(cè)相鄰的所述第一導(dǎo)電類型薄層的頂部的側(cè)面露出、所述第二溝槽的第二側(cè)和該第二側(cè)相鄰的所述第一導(dǎo)電類型薄層的頂部的側(cè)面間相隔有部分所述氧化膜薄層7，在所述第二溝槽中依次形成有柵極氧化層9以及柵極多晶硅10，在所述第二溝槽的第一側(cè)位置處所述柵極多晶硅10和相鄰的所述第一導(dǎo)電類型薄層間隔離有所述柵極氧化層9，在所述第二溝槽的第二側(cè)位置處所述柵極多晶硅10和相鄰的所述第一導(dǎo)電類型薄層間隔離有所述柵極氧化層9和部分所述氧化膜薄層7即圖4中所示的第二柵極氧化層 9a，所述柵極多晶硅10將所述第二溝槽完全填充。由于所述柵極多晶硅10的兩側(cè)的所述柵極氧化層9和所述第二柵極氧化層9a的厚度不同，故能得到兩個(gè)不同閾值電壓的M0SFET， 能進(jìn)一步的提聞器件性能。
如圖5A至圖5G所示，是本發(fā)明實(shí)施例一超級(jí)結(jié)器件的制作方法的各步驟中器件的結(jié)構(gòu)示意圖；本發(fā)明實(shí)施例一方法也是以600V的超級(jí)結(jié)N型MOSFET器件為例進(jìn)行說明。 本發(fā)明實(shí)施例一超級(jí)結(jié)器件的制作方法包括如下步驟
步驟一、如圖5A所不,提供一具有N型重慘雜的娃襯底I，所述娃襯底I的電阻率為O. 001歐姆·厘米 O. 003歐姆·厘米。在所述硅襯底I上形成N型外延層2。所述N 型外延層2的厚度為8 μ m 15 μ m，所述N型外延層2為N型輕摻雜，摻雜濃度小于所述硅襯底I的摻雜濃度。
步驟二、如圖5A所示，在所述N型外延層2上形成P型外延層3。所述P型外延層 3的厚度為30 μ m 40 μ m。所述P型外延層3的摻雜濃度為E15CM_3 E17CM_3，為所要形成的P型薄層所需要的濃度。
步驟三、如圖5A所示,在所述P型外延層3上淀積第一硬掩模介質(zhì)層4,該第一硬掩模介質(zhì)層4為10000埃的氧化硅。采用光刻刻蝕工藝形成第一溝槽5的圖形結(jié)構(gòu)，所述第一溝槽5的底部位于所述P型外延層3中、或者穿透所述P型外延層3進(jìn)入到所述N型外延層2中；所述第一溝槽的寬度大于O. 5 μ m。去除所述第一硬掩模介質(zhì)層4。
步驟四、如圖5B所·示，采用淀積工藝在所述第一溝槽5內(nèi)淀積具有N型的第一多晶硅或非晶硅6。所述第一多晶硅或非晶硅6的厚度小于等于所述第一溝槽5的寬度的 O. 25倍，所述第一多晶硅或非晶硅6的摻雜濃度高于1E19C3。
步驟五、如圖5C所示，采用擴(kuò)散工藝將所述第一多晶硅或非晶硅6的N型雜質(zhì)擴(kuò)散到所述P型外延層3中。由擴(kuò)散了所述N型雜質(zhì)的所述P型外延層3組成N型薄層3a， 由未擴(kuò)散所述N型雜質(zhì)的所述P型外延層3組成P型薄層3B，每?jī)蓚€(gè)相鄰的所述第一溝槽5 之間形成有兩個(gè)所述N型薄層3a和一個(gè)所述P型薄層3B。擴(kuò)散工藝的最高溫度為1200°C。 所述N型薄層3a的摻雜濃度能夠通過優(yōu)化組合所述第一多晶硅或非晶硅6的摻雜濃度、所述擴(kuò)散工藝條件以及后續(xù)的熱過程而得到。
對(duì)于所述P型外延層3的摻雜濃度選定后，如果器件單元的尺寸已確認(rèn)，所述第一溝槽5的寬度和間距已確定，那么最后形成的所述N型薄層3a和所述P型薄層3B的尺寸，所述P型薄層3B的摻雜濃度要根據(jù)所述P型薄層3B最小的期望和電荷平衡的要求來設(shè)定。所述第一多晶硅或非晶硅6的N型摻雜濃度，所述擴(kuò)散工藝的溫度和時(shí)間條件等都要進(jìn)行優(yōu)化才能得到很好的器件特性，特別注意所述N型薄層3a的尺寸和雜質(zhì)濃度將受到所述擴(kuò)散工藝之后的熱過程影響，器件工藝設(shè)計(jì)是要將之考慮進(jìn)去。
在所述擴(kuò)散工藝中，所述第二多晶硅或非晶硅6的N型雜質(zhì)也擴(kuò)散到所述第一溝槽5的底部。如果所述第一溝槽5的底部位于所述P型外延層3中，則所述第二多晶硅或非晶硅7向所述第一溝槽5的底部擴(kuò)散的N型雜質(zhì)使擴(kuò)散了 N型雜質(zhì)的所述P型外延層3反型為N型外延層，并且該反型形成的N型外延層和步驟一形成的所述N型外延層2相連接。
如果所述第一硬掩模介質(zhì)層4的厚度足夠厚，使得所述第二多晶硅或非晶硅6的N 型雜質(zhì)不會(huì)穿過所述第一硬掩模介質(zhì)層4擴(kuò)散到所述P型外延層3的頂部，則位于所述第一溝槽5外部的所述第二多晶硅或非晶硅6可以保留，也可以在擴(kuò)散工藝前去除。如果所述第一硬掩模介質(zhì)層4的厚度不能保證所述第二多晶硅或非晶硅6的N型雜質(zhì)不會(huì)穿過所述第一硬掩模介質(zhì)層4擴(kuò)散到所述P型外延層3的頂部，則需在擴(kuò)散工藝前將位于所述第一溝槽5外部的所述第二多晶硅或非晶硅6去除。
步驟六、如圖所示，將所述第一多晶硅或非晶硅6全部氧化形成第一氧化層，并在單元區(qū)域形成由側(cè)面依次接觸的氧化膜薄層7、所述N型薄層3a、所述P型薄層3B和所述N型薄層3a組成的薄層單元重復(fù)排列而成的結(jié)構(gòu)，所述薄層單元排列的方向?yàn)楹凸枰r底 I表面平行的橫向。所述氧化膜薄層7的氧化層包括由所述第一多晶硅或非晶硅6氧化形成的所述第一氧化層。所述氧化膜薄層7的延伸到所述第一溝槽5外部的表面的部分為氧化膜7a。
如果形成所述第一氧化層后，所述第一氧化層將所述第一溝槽5完全填充，此時(shí)， 由所述第一氧化層組成所述氧化膜薄層7。
如果形成所述第一氧化層后，在所述第一溝槽5的中間區(qū)域所述第一氧化層未合而并留有空隙，此時(shí)也能由未將所述第一溝槽5完全填充的所述第一氧化層組成所述氧化膜薄層7。
或者，如果形成所述第一氧化層后，在所述第一溝槽5的中間區(qū)域所述第一氧化層未合而并留有空隙時(shí)，也能通過旋涂或化學(xué)氣相淀積工藝形成第二氧化層將所述第一溝槽5的空隙完全填滿，此時(shí)，由所述第一氧化層和所述第二氧化層組成所述氧化膜薄層7。
步驟七、如圖5E所示，采用光刻形成由光刻膠8組成的窗口定義出形成所述第二溝槽的區(qū)域。所述第二溝槽的區(qū)域位于所述單元區(qū)域的各所述氧化膜薄層7的正上方，所述第二溝槽的寬度等于所述氧化膜薄層7的寬度。
如圖5F所示，采用刻蝕工藝在所述P型外延層3中形成所述第二溝槽。由于所述第二溝槽位于所述單元區(qū)域的各所述氧化膜薄層7的正上方且所述第二溝槽的寬度等于所述氧化膜薄層7的寬度，僅需對(duì)所述氧化膜薄層7的頂部部分進(jìn)行刻蝕就能得到所述第二溝槽，并不需要刻蝕所述氧化膜薄層7兩側(cè)的所述N型薄層3a?？涛g工藝之后，所述第二溝槽的深度為I μ m 6 μ m，所述第二溝槽將和其相鄰的所述N型薄層3a的頂部的側(cè)面露出。之后將所述光刻膠8去除，也將位于所述P型外延層3表面的所述氧化膜7a去除。
步驟八、如圖5G所示，在所述第二溝槽的底部和側(cè)壁表面淀積柵極氧化層9，在所述柵極氧化層9上淀積柵極多晶硅10，所述柵極氧化層9和所述柵極多晶硅10也同時(shí)淀積到所述第二溝槽的外部表面上，其中氧化層9a為形成于所述第二溝槽外部表面上的部分。 形成于所述第二溝槽中的所述柵極氧化層9和所述N型薄層3a的頂部側(cè)面接觸，所述柵極多晶硅10將所述第二溝槽完全填充。所述柵極氧化層9的厚度為800埃 1000埃，所述柵極多晶硅10的厚度2000埃 4000埃。
步驟九、如圖5G所示 ，將形成于所述第二溝槽外部的所述柵極多晶硅10，以及所述柵極氧化層9即氧化層9a去除。
步驟十、如圖5G所示，采用P阱注入加推阱工藝在所述P型外延層3的頂部區(qū)域形成P型阱區(qū)11，所述P型阱區(qū)11的深度小于所述第二溝槽的深度，所述柵極多晶硅10從側(cè)面對(duì)所述P型阱區(qū)11覆蓋。
步驟十一、如圖2所示，進(jìn)行N型的重?fù)诫s注入形成源區(qū)12，所述源區(qū)12形成于所述P型阱區(qū)11的頂部。被所述柵極多晶硅10覆蓋的所述P型阱區(qū)11用于形成溝道，該溝道實(shí)現(xiàn)所對(duì)應(yīng)的所述源區(qū)12和所述N型薄層3a的電學(xué)連接。
步驟十二、如圖2所示，形成層間膜14，所述層間膜14的厚度為8000埃 10000 埃。采用光刻刻蝕工藝形成接觸孔，所述接觸孔穿過所述層間膜14并和所述柵極多晶硅 10、或所述源區(qū)12接觸。
步驟十三、如圖2所示，在所述源區(qū)12上方的所述接觸孔底部進(jìn)行P型的重?fù)诫s注入形成P型接觸區(qū)13，該P(yáng)型接觸區(qū)13和所述源區(qū)12底部的所述P型阱區(qū)11接觸并用于將所述P型阱區(qū)11引出。
步驟十四、如圖2所示，形成正面金屬15，所述正面金屬15的厚度為20000埃 40000埃。采用光刻刻蝕工藝對(duì)所述正面金屬15進(jìn)行刻蝕形成源極和柵極的圖形結(jié)構(gòu)。
步驟十五、如圖2所示，對(duì)所述硅襯底I進(jìn)行背面減薄并形成背面金屬16。對(duì)所述硅襯底I進(jìn)行背面減薄后所述硅襯底I保留部分厚度并和所述背面金屬16相接觸。
如圖6A至圖6B所示，是本發(fā)明實(shí)施例二超級(jí)結(jié)器件的制作方法的各步驟中器件的結(jié)構(gòu)示意圖；如圖3所示，是本發(fā)明實(shí)施例二超級(jí)結(jié)器件的制作方法最后形成的器件結(jié)構(gòu)。本發(fā)明實(shí)施例二方法和本發(fā)明實(shí)施例一方法僅有步驟九不同，其它步驟都相同，本發(fā)明實(shí)施例二方法的步驟九為
步驟九、如圖6A所示，采用光刻形成由光刻膠8組成的窗口定義出形成所述第二溝槽的區(qū)域。所述第二溝槽的區(qū)域位于各所述氧化膜薄層7的正上方，所述第二溝槽的寬度大于所述氧化膜薄層7的寬度。
如圖6B所示，采用刻蝕工藝在所述P型外延層3中形成所述第二溝槽，刻蝕時(shí)分兩步進(jìn)行
首先、采用氧化物刻蝕工藝將所述氧化膜薄層7的頂部部分去除，和所述氧化膜薄層7的被去除部分相鄰的所述N型薄層3a的頂部的側(cè)面露出。氧化物刻蝕時(shí)能夠通過終點(diǎn)檢測(cè)(End point dedect, EPD)停止于娃界面上,能提高工藝的穩(wěn)定性。
之后進(jìn)行硅刻蝕，該硅刻蝕工藝對(duì)所述N型薄層3a的頂部部分進(jìn)行刻蝕使所述第二溝槽加寬和加深，形成的所述第二溝槽周側(cè)的底部位置要低于所述氧化膜薄層7的頂部位置。該硅刻蝕工藝和現(xiàn)有工藝中形成硅溝槽的刻蝕工藝完全兼容。這樣，即使所述氧化膜薄層7的厚度有一定的變化，對(duì)所述第二溝槽的深度的影響不大，能夠提供器件的穩(wěn)定性， 使生產(chǎn)控制的難度降低。
如圖7A至圖7B所示，是本發(fā)明實(shí)施例三超級(jí)結(jié)器件的制作方法的各步驟中器件的結(jié)構(gòu)示意圖；如圖4所示，是本發(fā)明實(shí)施例三超級(jí)結(jié)器件的制作方法最后形成的器件結(jié)構(gòu)。本發(fā)明實(shí)施例三方法和本發(fā)明實(shí)施例一方法僅有步驟九不同，其它步驟都相同，本發(fā)明實(shí)施例三方法的步驟九為
步驟九、如圖7A 所示，采用光刻形成由光刻膠8組成的窗口定義出形成第二溝槽的區(qū)域。所述第二溝槽的區(qū)域位于各所述氧化膜薄層7的側(cè)上方，即光刻膠8的窗口的中心和所述氧化膜薄層7的中心不對(duì)稱，部分所述氧化膜薄層7的頂部被所述光刻膠8覆蓋。
如圖7B所示，采用刻蝕工藝在所述P型外延層3中形成所述第二溝槽，刻蝕時(shí)分兩步進(jìn)行
首先、采用氧化物刻蝕工藝將未被所述光刻膠覆蓋的所述氧化膜薄層7的頂部部分去除，和所述氧化膜薄層7的被去除部分相鄰即所述第二溝槽第一側(cè)的所述N型薄層3a 的頂部的側(cè)面露出。氧化物刻蝕時(shí)能夠通過終點(diǎn)檢測(cè)(End point dedect, EPD)停止于娃界面上，能提高工藝的穩(wěn)定性。
之后進(jìn)行硅刻蝕，該硅刻蝕工藝對(duì)未被所述光刻膠8覆蓋的所述N型薄層3a的頂部部分進(jìn)行刻蝕使所述第二溝槽加寬和加深。該硅刻蝕工藝和現(xiàn)有工藝中形成硅溝槽的刻蝕工藝完全兼容。這樣，即使所述氧化膜薄層7的厚度有一定的變化，對(duì)所述第二溝槽的深度的影響不大，能夠提供器件的穩(wěn)定性，使生產(chǎn)控制的難度降低。
最后形成的所述第二溝槽的結(jié)構(gòu)為所述第二溝槽的第一側(cè)將和該第一側(cè)相鄰的所述第一導(dǎo)電類型薄層的頂部的側(cè)面露出、所述第二溝槽的第二側(cè)和該第二側(cè)相鄰的所述第一導(dǎo)電類型薄層的頂部的側(cè)面間相隔有部分所述氧化膜薄層。
經(jīng)過后續(xù)和本發(fā)明實(shí)施例一方法相同的步驟八至步驟十五之后，本發(fā)明實(shí)施三方法會(huì)形成如圖4所示的器件結(jié)構(gòu)，在所述第二溝槽的第一側(cè)和第二側(cè)的柵極氧化層的厚度不同，故能得到兩個(gè)不同閾值電壓的M0SFET，濃進(jìn)一步的提高器件的特性。
上述各實(shí)施例中，都是以超級(jí)結(jié)N型MOSFET器件為例進(jìn)行說明，對(duì)N和P型摻雜進(jìn)行對(duì)應(yīng)替換，能夠得到超級(jí)結(jié)P型MOSFET器件。
將上述各實(shí)施例的超級(jí)結(jié)N型MOSFET器件進(jìn)行如下變換一能夠超級(jí)結(jié)N型 IGBT(絕緣柵雙極型晶體管)器件，變換一為
所述硅襯底I的摻雜條件可以為N型或P型，在形成背面金屬16之前需要將所述硅襯底I全部去除，并將所述N型外延層2的背面露出，在所述N型外延層2的背面進(jìn)行重?fù)诫s的P型離子注入形成P型背面注入?yún)^(qū)，之后再在所述N型外延層2的背面形成背面金屬16，該背面金屬16和P型背面注入?yún)^(qū)相接觸。
將所述超級(jí)結(jié)N型IGBT (絕緣柵雙極型晶體管)器件的摻雜類型進(jìn)行N和P的對(duì)應(yīng)替換，能夠得到超級(jí)結(jié)P型IGBT器件。
將上述各實(shí)施例的超級(jí)結(jié)N型MOSFET器件進(jìn)行如下變換二能夠超級(jí)結(jié)二極管器件，變換二為
在所述氧化膜薄層7的 上方不形成所述第二溝槽，也不形成所述柵極氧化層和所述柵極多晶硅以及源區(qū)。
形成所述P型阱區(qū)11后，之間形成接觸孔，并在接觸孔底部形成所述P型接觸區(qū) 13。之后形成正面金屬15接觸引出P型電極。
所述硅襯底1的背面減薄后保留部分厚度，形成的所述背面金屬16和所述硅襯底 1相接觸，由所述背面金屬16引出N型電極。
通過將上述超級(jí)結(jié)二極管器件的摻雜類型N和P進(jìn)行對(duì)應(yīng)的替換，能夠使得超級(jí)結(jié)二極管器件的P型電極位于背面，N型電極位于正面。
以上通過具體實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)的說明，但這些并非構(gòu)成對(duì)本發(fā)明的限制。在不脫離本發(fā)明原理的情況下，本領(lǐng)域的技術(shù)人員還可做出許多變形和改進(jìn)，這些也應(yīng)視為本 發(fā)明的保護(hù)范圍。
權(quán)利要求
1.一種超級(jí)結(jié)器件，其特征在于超級(jí)結(jié)器件包括由側(cè)面依次接觸的氧化膜薄層、第一導(dǎo)電類型薄層、第二導(dǎo)電類型薄層和第一導(dǎo)電類型薄層組成的薄層單元重復(fù)排列而成的結(jié)構(gòu)，所述薄層單元排列的方向?yàn)楹凸枰r底表面平行的橫向；所述薄層單元形成于第二導(dǎo)電類型外延層中，在所述第二導(dǎo)電類型外延層中形成有第一溝槽；所述氧化膜薄層由填充于所述第一溝槽的氧化層組成，兩個(gè)相鄰的所述第一溝槽之間形成有兩個(gè)所述第一導(dǎo)電類型薄層和一個(gè)所述第二導(dǎo)電類型薄層；所述氧化膜薄層的氧化層包括由形成于所述第一溝槽中的第一導(dǎo)電類型的第一多晶硅或非晶硅氧化形成的第一氧化層；所述第一導(dǎo)電類型薄層的第一導(dǎo)電類型雜質(zhì)由所述第一多晶硅或非晶硅的第一導(dǎo)電類型雜質(zhì)擴(kuò)散到所述第二導(dǎo)電類型外延層中得到；所述第二導(dǎo)電類型薄層直接由位于兩個(gè)相鄰的所述第一溝槽之間且為兩個(gè)所述第一導(dǎo)電類型薄層之間的所述第二導(dǎo)電類型外延層組成；在所述第二導(dǎo)電類型外延層中形成有第二溝槽；所述第二溝槽位于各所述氧化膜薄層的正上方，所述第二溝槽的寬度大于等于所述氧化膜薄層的寬度，所述第二溝槽將和其相鄰的所述第一導(dǎo)電類型薄層的頂部的側(cè)面露出， 在所述第二溝槽中依次形成有柵極氧化層以及柵極多晶硅，所述柵極氧化層和所述第一導(dǎo)電類型薄層的頂部側(cè)面接觸，所述柵極多晶硅將所述第二溝槽完全填充；或者，所述第二溝槽位于各所述氧化膜薄層的側(cè)上方，所述第二溝槽的第一側(cè)將和該第一側(cè)相鄰的所述第一導(dǎo)電類型薄層的頂部的側(cè)面露出、所述第二溝槽的第二側(cè)和該第二側(cè)相鄰的所述第一導(dǎo)電類型薄層的頂部的側(cè)面間相隔有部分所述氧化膜薄層，在所述第二溝槽中依次形成有柵極氧化層以及柵極多晶硅，在所述第二溝槽的第一側(cè)位置處所述柵極多晶硅和相鄰的所述第一導(dǎo)電類型薄層間隔離有所述柵極氧化層，在所述第二溝槽的第二側(cè)位置處所述柵極多晶硅和相鄰的所述第一導(dǎo)電類型薄層間隔離有所述柵極氧化層和部分所述氧化膜薄層，所述柵極多晶硅將所述第二溝槽完全填充。
2.如權(quán)利要求1所述的超級(jí)結(jié)器件，其特征在于，所述超級(jí)結(jié)器件為超級(jí)結(jié)MOSFET器件，還包括第一導(dǎo)電類型外延層，所述第一導(dǎo)電類型外延層形成于所述娃襯底表面，所述娃襯底具有第一導(dǎo)電類型重?fù)诫s；所述第二導(dǎo)電類型外延層形成于所述第一導(dǎo)電類型外延層表面上；所述第一溝槽的底部位于所述第二導(dǎo)電類型外延層中、或者穿透所述第二導(dǎo)電類型外延層進(jìn)入到所述第一導(dǎo)電類型外延層中；第二導(dǎo)電類型阱區(qū)，形成于所述第二導(dǎo)電類型外延層的頂部區(qū)域，所述第二導(dǎo)電類型阱區(qū)的深度小于等于所述第二溝槽的深度，所述柵極多晶硅從側(cè)面對(duì)所述第二導(dǎo)電類型阱區(qū)覆蓋；源區(qū)，由形成于所述第二導(dǎo)電類型阱區(qū)的頂部的第一導(dǎo)電類型的重?fù)诫s區(qū)組成；被所述柵極多晶硅覆蓋的所述第二導(dǎo)電類型阱區(qū)用于形成溝道，該溝道實(shí)現(xiàn)所對(duì)應(yīng)的所述源區(qū)和所述第一導(dǎo)電類型薄層的電學(xué)連接；第二導(dǎo)電類型接觸區(qū)，由形成于所述第二導(dǎo)電類型阱區(qū)中第二導(dǎo)電類型的重?fù)诫s區(qū)， 用于將所述第二導(dǎo)電類型阱區(qū)引出；背面金屬，形成于背面減薄后的所述硅襯底的背面，所述背面金屬和所述硅襯底的背面相接觸。
3.如權(quán)利要求1所述的超級(jí)結(jié)器件，其特征在于，所述超級(jí)結(jié)器件為超級(jí)結(jié)IGBT器件， 還包括第一導(dǎo)電類型外延層，所述第一導(dǎo)電類型外延層形成于所述娃襯底表面；所述第二導(dǎo)電類型外延層形成于所述第一導(dǎo)電類型外延層表面上；所述第一溝槽的底部位于所述第二導(dǎo)電類型外延層中、或者穿透所述第二導(dǎo)電類型外延層進(jìn)入到所述第一導(dǎo)電類型外延層中；第二導(dǎo)電類型阱區(qū)，形成于所述第二導(dǎo)電類型外延層的頂部區(qū)域，所述第二導(dǎo)電類型阱區(qū)的深度小于等于所述第二溝槽的深度，所述柵極多晶硅從側(cè)面對(duì)所述第二導(dǎo)電類型阱區(qū)覆蓋；源區(qū)，由形成于所述第二導(dǎo)電類型阱區(qū)的頂部的第一導(dǎo)電類型的重?fù)诫s區(qū)組成；被所述柵極多晶硅覆蓋的所述第二導(dǎo)電類型阱區(qū)用于形成溝道，該溝道實(shí)現(xiàn)所對(duì)應(yīng)的所述源區(qū)和所述第一導(dǎo)電類型薄層的電學(xué)連接；第二導(dǎo)電類型接觸區(qū)，由形成于所述第二導(dǎo)電類型阱區(qū)中第二導(dǎo)電類型的重?fù)诫s區(qū)， 用于將所述第二導(dǎo)電類型阱區(qū)引出；第二導(dǎo)電類型背面注入?yún)^(qū)，形成于所述硅襯底經(jīng)背面減薄完全去除后的所述第一導(dǎo)電類型外延層的背面；背面金屬，形成于所述第二導(dǎo)電類型外延層的背面并和所述第一導(dǎo)電類型背面注入?yún)^(qū)相接觸。
4.如權(quán)利要求1或2或3所述的超級(jí)結(jié)器件，其特征在于第一導(dǎo)電類型為N型，第二導(dǎo)電類型為P型；或者，第一導(dǎo)電類型為P型，第二導(dǎo)電類型為N型。
5.一種超級(jí)結(jié)器件的制作方法，其特征在于，包括如下步驟步驟一、提供一娃襯底，在所述娃襯底上形成第一導(dǎo)電類型外延層；步驟二、在所述第一導(dǎo)電類型外延層上形成第二導(dǎo)電類型外延層；步驟三、在所述第二導(dǎo)電類型外延層上淀積第一硬掩模介質(zhì)層，采用光刻刻蝕工藝形成第一溝槽的圖形結(jié)構(gòu)，所述第一溝槽的底部位于所述第二導(dǎo)電類型外延層中、或者穿透所述第二導(dǎo)電類型外延層進(jìn)入到所述第一導(dǎo)電類型外延層中；步驟四、采用淀積工藝在所述第一溝槽的底部和側(cè)壁表面淀積具有第一導(dǎo)電類型的第一多晶娃或非晶娃，所述第一多晶娃或非晶娃也同時(shí)淀積在所述第一溝槽外部的表面上； 步驟五、采用擴(kuò)散工藝將所述第一多晶硅或非晶硅的第一導(dǎo)電類型雜質(zhì)擴(kuò)散到所述第二導(dǎo)電類型外延層中，由擴(kuò)散了所述第一導(dǎo)電類型雜質(zhì)的所述第二導(dǎo)電類型外延層組成第一導(dǎo)電類型薄層，由未擴(kuò)散所述第一導(dǎo)電類型雜質(zhì)的所述第二導(dǎo)電類型外延層組成第二導(dǎo)電類型薄層，每?jī)蓚€(gè)相鄰的所述第一溝槽之間形成有兩個(gè)所述第一導(dǎo)電類型薄層和一個(gè)所述第二導(dǎo)電類型薄層；步驟六、將所述第一多晶硅或非晶硅全部氧化形成第一氧化層，形成由側(cè)面依次接觸的氧化膜薄層、所述第一導(dǎo)電類型薄層、所述第二導(dǎo)電類型薄層和所述第一導(dǎo)電類型薄層組成的薄層單元重復(fù)排列而成的結(jié)構(gòu)，所述薄層單元排列的方向?yàn)楹退龉枰r底表面平行的橫向；所述氧化膜薄層的氧化層包括所述第一氧化層；步驟七、采用光刻刻蝕工藝在所述第二導(dǎo)電類型外延層中形成第二溝槽；所述第二溝槽位于所述單元區(qū)域的各所述氧化膜薄層的正上方，所述第二溝槽的寬度大于等于所述氧化膜薄層的寬度，所述第二溝槽將和其相鄰的所述第一導(dǎo)電類型薄層的頂部的側(cè)面露出； 或者，所述第二溝槽位于各所述氧化膜薄層的側(cè)上方，所述第二溝槽的第一側(cè)將和該第一側(cè)相鄰的所述第一導(dǎo)電類型薄層的頂部的側(cè)面露出、所述第二溝槽的第二側(cè)和該第二側(cè)相鄰的所述第一導(dǎo)電類型薄層的頂部的側(cè)面間相隔有部分所述氧化膜薄層；步驟八、在所述第二溝槽的底部和側(cè)壁表面淀積柵極氧化層，在所述柵極氧化層上淀積柵極多晶硅，所述柵極氧化層和所述柵極多晶硅也同時(shí)淀積到所述第二溝槽的外部表面上；當(dāng)所述第二溝槽位于各所述氧化膜薄層的正上方時(shí)，所述柵極氧化層和所述第二溝槽相鄰的所述第一導(dǎo)電類型薄層的頂部側(cè)面接觸，所述柵極多晶硅將所述第二溝槽完全填充；當(dāng)所述第二溝槽位于各所述氧化膜薄層的側(cè)上方時(shí)，在所述第二溝槽的第一側(cè)位置處所述柵極多晶硅和相鄰的所述第一導(dǎo)電類型薄層間隔離有所述柵極氧化層，在所述第二溝槽的第二側(cè)位置處所述柵極多晶硅和相鄰的所述第一導(dǎo)電類型薄層間隔離有所述柵極氧化層和部分所述氧化膜薄層，所述柵極多晶硅將所述第二溝槽完全填充；步驟九、將形成于所述第二溝槽外部的所述柵極多晶硅和所述柵極氧化層去除； 步驟十、在所述第二導(dǎo)電類型外延層的頂部區(qū)域形成第二導(dǎo)電類型阱區(qū)，所述第二導(dǎo)電類型阱區(qū)的深度小于等于所述第二溝槽的深度，所述柵極多晶硅從側(cè)面對(duì)所述第二導(dǎo)電類型阱區(qū)覆蓋；步驟十一、進(jìn)行第一導(dǎo)電類型的重?fù)诫s注入形成源區(qū)，所述源區(qū)形成于所述第二導(dǎo)電類型阱區(qū)的頂部；被所述柵極多晶硅覆蓋的所述第二導(dǎo)電類型阱區(qū)用于形成溝道，該溝道實(shí)現(xiàn)所對(duì)應(yīng)的所述源區(qū)和所述第一導(dǎo)電類型薄層的電學(xué)連接；步驟十二、形成層間膜；采用光刻刻蝕工藝形成接觸孔，所述接觸孔穿過所述層間膜并和所述柵極多晶硅、或所述源區(qū)接觸；步驟十三、在所述源區(qū)上方的所述接觸孔底部進(jìn)行第二導(dǎo)電類型的重?fù)诫s注入形成第二導(dǎo)電類型接觸區(qū)，該第二導(dǎo)電類型接觸區(qū)和所述源區(qū)底部的所述第二導(dǎo)電類型阱區(qū)接觸并用于將所述第二導(dǎo)電類型阱區(qū)引出；步驟十四、形成正面金屬圖形；步驟十五、對(duì)所述硅襯底進(jìn)行背面減薄并形成背面金屬。
6.如權(quán)利要求5所述的方法，其特征在于超級(jí)結(jié)器件為超級(jí)結(jié)MOSFET器件，步驟一中提供的所述硅襯底具有第一導(dǎo)電類型重?fù)诫s；步驟十五中對(duì)所述硅襯底進(jìn)行背面減薄后所述硅襯底保留部分厚度并和所述背面金屬相接觸。
7.如權(quán)利要求5所述的方法，其特征在于超級(jí)結(jié)器件為超級(jí)結(jié)IGBT器件，步驟十五中對(duì)所述硅襯底進(jìn)行背面減薄后，所述硅襯底全部被去除；且在所述硅襯底去除后、所述背面金屬形成之前還包括在所述第一導(dǎo)電類型外延層的背面進(jìn)行離子注入形成第二導(dǎo)電類型背面注入?yún)^(qū)的步驟；所述第二導(dǎo)電類型背面注入?yún)^(qū)形成后在所述第二導(dǎo)電類型外延層的背面形成所述背面金屬，所形成的所述背面金屬和所述第一導(dǎo)電類型背面注入?yún)^(qū)相接觸。
8.如權(quán)利要求5或6或7所述的方法，其特征在于第一導(dǎo)電類型為N型，第二導(dǎo)電類型為P型；或者，第一導(dǎo)電類型為P型，第二導(dǎo)電類型為N型。
9.如權(quán)利要求5或6或7所述的方法，其特征在于所述第一多晶硅或非晶硅的厚度小于等于所述第一溝槽的寬度的O. 25倍。
10.如權(quán)利要求5或6或7所述的方法，其特征在于步驟六中形成所述第一氧化層后， 所述第一氧化層將所述第一溝槽完成填充，由所述第一氧化層組成所述氧化膜薄層。
11.如權(quán)利要求5或6或7所述的方法，其特征在于步驟六中形成所述第一氧化層后， 在所述第一溝槽的中間區(qū)域所述第一氧化層未合并而留有空隙，由未將所述第一溝槽完全填充的所述第一氧化層組成所述氧化膜薄層；或者，步驟六中形成所述第一氧化層后，在所述第一溝槽的中間區(qū)域所述第一氧化層未合并而留有空隙，通過旋涂或化學(xué)氣相淀積工藝形成第二氧化層將所述第一溝槽的空隙完全填滿，由所述第一氧化層和所述第二氧化層組成所述氧化膜薄層。
12.—種超級(jí)結(jié)器件，其特征在于，超級(jí)結(jié)器件為超級(jí)結(jié)二極管器件，包括具有第一導(dǎo)電類型重?fù)诫s的娃襯底；依次形成于所述娃襯底表面的第一導(dǎo)電類型外延層和第二導(dǎo)電類型外延層；由側(cè)面依次接觸的氧化膜薄層、第一導(dǎo)電類型薄層、第二導(dǎo)電類型薄層和第一導(dǎo)電類型薄層組成的薄層單元重復(fù)排列而成的結(jié)構(gòu)，所述薄層單元排列的方向?yàn)楹退龉枰r底表面平行的橫向；所述薄層單元形成于第二導(dǎo)電類型外延層中，在所述第二導(dǎo)電類型外延層中形成有第一溝槽，所述第一溝槽的底部位于所述第二導(dǎo)電類型外延層中、或者穿透所述第二導(dǎo)電類型外延層進(jìn)入到所述第一導(dǎo)電類型外延層中；所述氧化膜薄層由填充于所述第一溝槽的氧化層組成，兩個(gè)相鄰的所述第一溝槽之間形成有兩個(gè)所述第一導(dǎo)電類型薄層和一個(gè)所述第二導(dǎo)電類型薄層；所述氧化膜薄層的氧化層包括由形成于所述第一溝槽中的第一導(dǎo)電類型的第一多晶硅或非晶硅氧化形成的第一氧化層；所述第一導(dǎo)電類型薄層的第一導(dǎo)電類型雜質(zhì)由所述第一多晶硅或非晶硅的第一導(dǎo)電類型雜質(zhì)擴(kuò)散到所述第二導(dǎo)電類型外延層中得到；所述第二導(dǎo)電類型薄層直接由位于兩個(gè)相鄰的所述第一溝槽之間且為兩個(gè)所述第一導(dǎo)電類型薄層之間的所述第二導(dǎo)電類型外延層組成；第二導(dǎo)電類型阱區(qū)，形成于所述第二導(dǎo)電類型外延層中并位于所述薄層單元的頂部； 第二導(dǎo)電類型接觸區(qū)，由形成于所述第二導(dǎo)電類型阱區(qū)中，所述第二導(dǎo)電類型接觸區(qū)和正面金屬接觸引出第二導(dǎo)電類型電極；背面金屬，形成于背面減薄后的所述硅襯底的背面，所述背面金屬引出第一導(dǎo)電類型電極。
13.如權(quán)利要求12所述的超級(jí)結(jié)器件，其特征在于第一導(dǎo)電類型為N型，第二導(dǎo)電類型為P型；或者，第一導(dǎo)電類型為P型，第二導(dǎo)電類型為N型。
全文摘要
本發(fā)明公開了一種超級(jí)結(jié)器件，包括由氧化膜薄層、第一導(dǎo)電類型薄層、第二導(dǎo)電類型薄層和第一導(dǎo)電類型薄層組成的薄層單元重復(fù)排列而成的結(jié)構(gòu)。第一導(dǎo)電類型薄層的第一導(dǎo)電類型雜質(zhì)由填充于氧化膜薄層所在位置處的溝槽中的多晶硅或非晶硅的雜質(zhì)擴(kuò)散到第二導(dǎo)電類型外延層中得到的。在氧化膜薄層的頂部形成有溝槽式柵極結(jié)構(gòu)。本發(fā)明還公開了一種超級(jí)結(jié)器件的制作方法。本發(fā)明能降低形成P型薄層和N型薄層的工藝復(fù)雜性并降低工藝成本，能減少器件的柵極和漏極之間的寄生電容、提高器件的性能，能減少器件的終端結(jié)構(gòu)的尺寸。
文檔編號(hào)H01L29/78GK103035720SQ201210325859
公開日2013年4月10日 申請(qǐng)日期2012年9月5日 優(yōu)先權(quán)日2012年9月5日
發(fā)明者肖勝安 申請(qǐng)人:上海華虹Nec電子有限公司