電子元件制造方法
【專利摘要】本發(fā)明公開一種電子元件制造方法。提供一集成電路芯片，其中集成電路芯片具有一有源面、相對于有源面的一背面及連接有源面及背面的一側(cè)面。接著，形成一屏蔽層，其中屏蔽層全面且直接地覆蓋背面及側(cè)面。將屏蔽層直接形成在集成電路芯片的表面有利于電子裝置的薄型化及輕量化。
【專利說明】電子元件制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種電子元件制造方法，且特別是涉及一種具有屏蔽層的電子元件制造方法。
【背景技術(shù)】
[0002]目前一般電子元件的組裝方式通常是將電子元件焊接至電路板上。若遇到電磁干擾(Electro-Magnetic Interference,EMI)的話，通常會加上法拉第籠(Faraday cage),以得到最好的電性品質(zhì)。法拉第籠的原理是通過一個導(dǎo)電的遮斷物(例如金屬蓋)將電的干擾沒有傷害性地反射或傳送到接地。然而，包圍在電子元件外圍的法拉第籠也同時增加了配置電子元件所需的空間及重量，但這不利于電子產(chǎn)品的薄型化及輕量化。

【發(fā)明內(nèi)容】

[0003]本發(fā)明的目的在于提供一種電子元件制造方法，用以制造出具有電磁屏蔽功能的電子元件。
[0004]為達上述目的，本發(fā)明提出一種電子元件制造方法。提供一集成電路芯片，其中集成電路芯片具有一有源面、相對于有源面的一背面及連接有源面及背面的一側(cè)面。接著，形成一屏蔽層，其中屏蔽層全面且直接地覆蓋背面及側(cè)面。
[0005]基于上述，相比較于現(xiàn)有的法拉第籠占用較大的空間及具有較大的重量，本發(fā)明將屏蔽層直接形成在集成電路芯片的表面，故有利于電子裝置的薄型化及輕量化。
[0006]為讓本發(fā)明的上述特征和優(yōu)點能更明顯易懂，下文特舉實施例，并配合所附附圖作詳細說明如下。
【專利附圖】

【附圖說明】
[0007]圖1A至圖1C為本發(fā)明一實施例的電子元件制造方法的剖視流程圖；
[0008]圖2為圖1C的電子元件安裝至電路板的剖面圖；
[0009]圖3A為本發(fā)明另一實施例的電子元件安裝至電路板的剖面圖；
[0010]圖3B為本發(fā)明另一實施例的電子元件安裝至電路板的剖面圖；
[0011]圖4A為本發(fā)明另一實施例的電子元件安裝至電路板的剖面圖；
[0012]圖4B為圖4A的X部位的放大圖；
[0013]圖5A為本發(fā)明另一實施例的電子元件安裝至電路板的剖面圖；
[0014]圖5B為圖5A的電子元件的局部仰視立體圖。
[0015]主要元件符號說明
[0016]100a、100b、100c、IOOcU IOOe:電子元件
[0017]110:集成電路芯片
[0018]IlOa:有源面
[0019]IlOb:背面[0020]110c:側(cè)面
[0021]112:接墊
[0022]114:延伸線
[0023]116:內(nèi)導(dǎo)孔
[0024]118:內(nèi)連線
[0025]119a:基底
[0026]119b:多重內(nèi)連線結(jié)構(gòu)
[0027]120:屏蔽層
[0028]130:導(dǎo)電凸塊
[0029]200:電路板
【具體實施方式】
[0030]圖1A至圖1C為依照本發(fā)明一實施例的電子元件制造方法的剖視流程圖。請參考圖1A，首先，提供一集成電路芯片110，其中集成電路芯片具有一有源面110a、相對于該有源面IlOa的一背面IlOb及連接該有源面IlOa及該背面IlOb的一側(cè)面110c。
[0031]在本實施例中，集成電路芯片110可為一半導(dǎo)體集成電路芯片，即在半導(dǎo)體材質(zhì)的晶片上制作集成電路后切割而成的裸芯片。前述的半導(dǎo)體材質(zhì)例如為硅。就電性功能而言，集成電路芯片110是需要電磁屏蔽的芯片，例如中央處理單元(CPU)芯片、繪圖處理單元(GPU)芯片及微處理器(microprocessor)芯片等。
[0032]請參考圖1B，接著，形成一屏蔽層120，其中屏蔽層120全面且直接地覆蓋背面IlOb及側(cè)面110c，用以提供電磁屏蔽。在本實施例中，屏蔽層120可由物理氣相沉積(PVD)所形成。具體而言，屏蔽層120可由派鍍(sputtering)或蒸鍍(evaporating)所形成。此夕卜，屏蔽層120的材質(zhì)可包括金屬，例如銅、不銹鋼、鋁或金等。
[0033]值得注意的是，相比較于現(xiàn)有的法拉第籠占用較大的空間及具有較大的重量，屏蔽層120是直接全面地形成在集成電路芯片110的背面I IOb及側(cè)面110c，因而有利于電子裝置的薄型化及輕量化。
[0034]請參考圖1C，接著，形成多個導(dǎo)電凸塊130。集成電路芯片110具有多個接墊112在有源面IlOa上，而這些導(dǎo)電凸塊130分別連接在這些接墊112上。
[0035]圖2為圖1C的電子元件安裝至電路板的剖面圖。請參考圖2，圖1C的電子元件可通過這些導(dǎo)電凸塊130來連接電路板200，例如主機板或模塊板。
[0036]圖3A為本發(fā)明另一實施例的電子元件安裝至電路板的剖面圖。請參考圖3A，相比較于圖2的電子元件100a，本實施例的電子元件IOOb的集成電路芯片110還具有一延伸線114，其從接墊112延伸至側(cè)面IlOc并連接屏蔽層120。因此，所形成的屏蔽層120可利用延伸線114連接至集成電路芯片110的接地端。
[0037]圖3B為本發(fā)明另一實施例的電子元件安裝至電路板的剖面圖。請參考圖3B，相比較于圖2的電子元件100，本實施例的電子元件IOOc的集成電路芯片110還具有一內(nèi)導(dǎo)孔116,即所謂的娃穿孔(Through Silicon Via, TSV),且內(nèi)導(dǎo)孔116延伸至背面IlOb并連接屏蔽層120。因此，所形成的屏蔽層120可利用內(nèi)導(dǎo)孔116連接至集成電路芯片110的接地端。[0038]圖4A為本發(fā)明另一實施例的電子元件安裝至電路板的剖面圖，而圖4B為圖4A的X部位的放大圖。請參考圖4A及圖4B，相比較于圖2的電子元件100，本實施例的電子元件IOOd的集成電路芯片110具有一或多個內(nèi)連線118，且這些內(nèi)連線118延伸至側(cè)面IlOc并連接屏蔽層120。因此，所形成的屏蔽層120可利用這些內(nèi)連線118連接至集成電路芯片110的接地端。具體而言，集成電路芯片110包括一基底119a及一位在基底119a上的多重內(nèi)連線結(jié)構(gòu)11%，而這些內(nèi)連線118是多重內(nèi)連線結(jié)構(gòu)119b的一部分。
[0039]圖5A為本發(fā)明另一實施例的電子元件安裝至電路板的剖面圖，而圖5B為圖5A的電子元件的局部仰視立體圖。請參考圖5A及圖5B，相比較于圖2的電子元件100，本實施例的電子元件IOOe的屏蔽層120還覆蓋集成電路芯片110的有源面110a，但不覆蓋而暴露出這些接墊112。因此，所形成的屏蔽層120可提供更完整的電磁屏蔽。
[0040]綜上所述，相比較于現(xiàn)有的法拉第籠占用較大的空間及具有較大的重量，本發(fā)明將屏蔽層直接形成在集成電路芯片的表面，故有利于電子裝置的薄型化及輕量化。
[0041]雖然結(jié)合以上實施例揭露了本發(fā)明，然而其并非用以限定本發(fā)明，任何所屬【技術(shù)領(lǐng)域】中熟悉此技術(shù)者，在不脫離本發(fā)明的精神和范圍內(nèi)，可作些許的更動與潤飾，故本發(fā)明的保護范圍應(yīng)以附上的權(quán)利要求所界定的為準(zhǔn)。
【權(quán)利要求】
1.一種電子元件制造方法,包括: 提供一集成電路芯片，其中該集成電路芯片具有有源面、相對于該有源面的背面及連接該有源面及該背面的側(cè)面；以及 形成一屏蔽層，其中該屏蔽層全面且直接地覆蓋該背面及該側(cè)面。
2.如權(quán)利要求1所述的電子元件制造方法，其中該集成電路芯片為一半導(dǎo)體集成電路-H-* I I心/T ?
3.如權(quán)利要求1所述的電子元件制造方法，其中該集成電路芯片為一裸芯片。
4.如權(quán)利要求1所述的電子元件制造方法，其中在形成該屏蔽層的步驟中，以物理氣相沉積形成該屏蔽層。
5.如權(quán)利要求1所述的電子元件制造方法，其中在形成該屏蔽層的步驟中，以濺鍍或蒸鍍形成該屏蔽層。
6.如權(quán)利要求1所述的電子元件制造方法，其中該屏蔽層的材質(zhì)包括金屬。
7.如權(quán)利要求1所述 的電子元件制造方法，其中該屏蔽層的材質(zhì)包括銅、不銹鋼、鋁或金。
8.如權(quán)利要求1所述的電子元件制造方法，其中該集成電路芯片具有多個接墊在該有源面上。
9.如權(quán)利要求8所述的電子元件制造方法，還包括: 形成多個導(dǎo)電凸塊，分別連接在這些接墊上。
10.如權(quán)利要求8所述的電子元件制造方法，其中在形成該屏蔽層的步驟中，該屏蔽層還覆蓋該有源面，且該屏蔽層不覆蓋這些接墊。
11.如權(quán)利要求8所述的電子元件制造方法，其中在形成該屏蔽層的步驟中，該集成電路芯片具有一延伸線，且該延伸線從該接墊延伸至該側(cè)面并連接該屏蔽層。
【文檔編號】H01L21/768GK103681460SQ201210325572
【公開日】2014年3月26日 申請日期:2012年9月5日 優(yōu)先權(quán)日:2012年9月5日
【發(fā)明者】張欽崇, 宋尚霖, 鄭偉鳴 申請人:欣興電子股份有限公司