專(zhuān)利名稱(chēng)：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明的示例性實(shí)施例涉及一種半導(dǎo)體器件及其制造方法，更具體而言，涉及一種快閃存儲(chǔ)器件及其制造方法。
背景技術(shù)：
為了獲得半導(dǎo)體器件更高的集成度，快閃存儲(chǔ)器件具有包括存儲(chǔ)串(string)結(jié)構(gòu)的單元陣列。存儲(chǔ)串結(jié)構(gòu)中的每個(gè)具有串聯(lián)耦接在選擇晶體管之間的多個(gè)單元晶體管。隨著存儲(chǔ)串結(jié)構(gòu)的集成度增加，源極區(qū)和漏極區(qū)的寬度變得更小，導(dǎo)致源極區(qū)和漏極區(qū)的電阻增加并且工藝難度增加。因此，改善高集成快閃存儲(chǔ)器件的穩(wěn)定性和可靠性的方法是有用的。

發(fā)明內(nèi)容
示例性實(shí)施例涉及一種能夠改善快閃存儲(chǔ)器件的穩(wěn)定性和可靠性的半導(dǎo)體器件及其制造方法。根據(jù)本發(fā)明一個(gè)實(shí)施例的半導(dǎo)體器件包括半導(dǎo)體襯底，所述半導(dǎo)體襯底包括沿第一方向延伸的有源區(qū)；選擇線，所述選擇線沿與所述第一方向相交叉的第二方向設(shè)置在半導(dǎo)體襯底上；結(jié)，所述結(jié)在選擇線之間分別設(shè)置在有源區(qū)上，并且包括第一雜質(zhì)；多個(gè)氧化物層，所述多個(gè)氧化物層填充選擇線之間的間隔；結(jié)延伸部，所述結(jié)延伸部耦接在結(jié)之下并設(shè)置在半導(dǎo)體襯底的有源區(qū)上，其中，所述結(jié)延伸部包括第二雜質(zhì)；以及接觸插塞，所述接觸插塞穿通所述多個(gè)氧化物層中的至少一個(gè)并與結(jié)和結(jié)延伸部接觸。根據(jù)本發(fā)明一個(gè)實(shí)施例的制造半導(dǎo)體器件的方法包括以下步驟在半導(dǎo)體襯底上形成沿與第一方向相交叉的第二方向延伸的選擇線，其中，所述半導(dǎo)體襯底具有被隔離層 分隔開(kāi)并沿第一方向延伸的有源區(qū)；通過(guò)在選擇線之間分別將第一雜質(zhì)注入到有源區(qū)中而形成結(jié)，并形成填充在選擇線之間的多個(gè)氧化物層；通過(guò)刻蝕所述多個(gè)氧化物層中的至少一個(gè)來(lái)形成暴露結(jié)的接觸孔；通過(guò)將第二雜質(zhì)注入到在形成接觸孔時(shí)由于隔離層的損失而暴露的半導(dǎo)體襯底的有源區(qū)中來(lái)形成結(jié)延伸部；以及形成用于填充接觸孔的接觸插塞。


圖I是根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體器件的布局圖；圖2A至圖2L是根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體器件及其制造方法的截面圖；圖3A至圖3J是根據(jù)本發(fā)明第二實(shí)施例的半導(dǎo)體器件及其制造方法的截面圖；圖4是根據(jù)本發(fā)明第二實(shí)施例的半導(dǎo)體器件沿源極接觸線的方向截取的截面圖；以及圖5是根據(jù)本發(fā)明一個(gè)示例性實(shí)施例的存儲(chǔ)系統(tǒng)的示意性框具體實(shí)施例方式在下文中，將參照附圖詳細(xì)地描述本發(fā)明的各種實(shí)施例。提供附圖以允許本領(lǐng)域的技術(shù)人員理解本公開(kāi)的實(shí)施例的范圍。在以下描述中，可以理解的是，當(dāng)提及一層在另一層或半導(dǎo)體襯底“上”時(shí)，其可以是直接在其它層或襯底上，或也可以在它們之間插入第三層。在附圖中，為了清楚和說(shuō)明的目的而夸大了每層的厚度和尺寸。相同的附圖標(biāo)記在附圖中表示相似的元件。圖I是根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體器件的布局圖。圖I具體說(shuō)明NAND快閃存儲(chǔ)器件的單元陣列區(qū)的一部分。
參見(jiàn)圖1，根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體器件的單元陣列包括限定了隔離區(qū)B和有源區(qū)A的半導(dǎo)體襯底。隔離區(qū)B和有源區(qū)A彼此交替并且在第一方向上彼此相鄰布置。通過(guò)形成在隔離區(qū)B中的隔離溝槽和隔離層使有源區(qū)A分離。柵極線(SSL、WL0至WLn以及DSL)沿與隔離區(qū)B和有源區(qū)A相交叉的第二方向布置。這些柵極線包括漏極選擇線DSL、源極選擇線SSL以及字線WLO至WLn。漏極選擇線DSL彼此相鄰布置，源極選擇線SSL彼此相鄰布置。字線WLO至WLn設(shè)置在相鄰的漏極選擇線DSL與源極選擇線SSL之間。將柵極線(SSL、WLO至WLn以及DSL)之間的有源區(qū)A定義為注入雜質(zhì)的結(jié)。這里，將漏極選擇線DSL之間的結(jié)定義為存儲(chǔ)串結(jié)構(gòu)ST的漏極區(qū)，而將源極選擇線SSL之間的結(jié)定義為存儲(chǔ)串結(jié)構(gòu)ST的源極區(qū)。形成在漏極選擇線DSL與有源區(qū)A之間的交叉處的漏極選擇晶體管、形成在源極選擇線SSL與有源區(qū)A之間的交叉處的源極選擇晶體管、以及形成在字線WLO至WLn與有源區(qū)A之間的交叉處的多個(gè)存儲(chǔ)器單元晶體管彼此串聯(lián)耦接，以形成單個(gè)存儲(chǔ)串結(jié)構(gòu)ST。存儲(chǔ)串結(jié)構(gòu)ST經(jīng)由形成在第一漏極接觸區(qū)DCTl或第二漏極接觸區(qū)DCT2中的漏極接觸插塞而分別與位線BL連接。另外，存儲(chǔ)串結(jié)構(gòu)ST中的每個(gè)經(jīng)由形成在源極接觸區(qū)SCT上的源極接觸線而與被施加公共源極電壓的金屬線(未示出)連接。位線BL和金屬線與在外圍區(qū)中形成的外圍電路的驅(qū)動(dòng)晶體管耦接，以便施加用于驅(qū)動(dòng)單元陣列的電壓。第一漏極接觸區(qū)DCTl和第二漏極接觸區(qū)DCT2分別沿漏極選擇線DSL延伸的方向布置在位于漏極選擇線DSL之間的有源區(qū)A的頂部上。另外，第一漏極接觸區(qū)DCTl和第二漏極接觸區(qū)DCTl布置成鋸齒圖案以增加第一漏極接觸區(qū)DCTl與第二漏極接觸區(qū)DCT2之間的距離，且因而防止它們之間的電連接。即，第一漏極選擇區(qū)DCTl和第二漏極選擇區(qū)DCT2沿漏極選擇線DSL延伸的方向布置成兩行，包括第一行和第二行。第一行中的第一漏極接觸區(qū)DCTl到第一漏極選擇線DSL I比到第二漏極選擇線DSL 2更近。另外，第一漏極接觸區(qū)DCTl設(shè)置在沿漏極選擇線DSL延伸的方向布置的有源區(qū)A之中的奇數(shù)有源區(qū)的頂部上。第二行中的第二漏極接觸區(qū)DCT2到第二漏極選擇線DSL 2比到第一漏極選擇線DSLI更近。另外，第二漏極接觸區(qū)DCT2設(shè)置在沿漏極選擇線DSL延伸的方向布置的有源區(qū)之中的偶數(shù)有源區(qū)的頂部上。
源極接觸區(qū)SCT沿平行于源極選擇線SSL的方向延伸，并被設(shè)置在源極選擇線SSL之間的有源區(qū)A和隔離區(qū)B的頂部上。形成在源極接觸區(qū)SCT上的源極接觸線與在源極選擇線SSL之間的多個(gè)有源區(qū)A中形成的多個(gè)源極區(qū)共同耦接。在下文中，將描述制造圖I所示的半導(dǎo)體器件的方法。圖2A至圖2L是根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體器件及其制造方法的截面圖。參見(jiàn)圖2A，在包括第一至第四區(qū)①、②、③以及④的半導(dǎo)體襯底101的頂部上形成柵極線(SSL、WLO至WLn以及DSL)。將第一區(qū)①定義為將要形成漏極選擇線DSL的區(qū)域以及相鄰的漏極選擇線DSL之間的區(qū)域。將第二區(qū)②定義為相鄰的漏極選擇線DSL與源極選擇線SSL之間的區(qū)域。將第三區(qū)③定義為將要形成源極選擇線SSL的區(qū)域以及相鄰的源極選擇線SSL之間的區(qū)域。將第四區(qū)④定義為外圍區(qū)。在圖2A至圖2L中，例如，為了說(shuō)明的目的，僅說(shuō)明將要形成以相對(duì)較低的電壓驅(qū)動(dòng)的低電壓NMOS晶體管的區(qū)域作為第四區(qū)④。在下文中，第一區(qū)①和第三區(qū)③被稱(chēng)作選擇晶體管區(qū)，第二區(qū)②被稱(chēng)作單元區(qū)，第四區(qū)④被 稱(chēng)作外圍區(qū)。更詳細(xì)地描述在半導(dǎo)體襯底101的頂部上形成柵極線(SSL、WLO至WLn以及DSL)的方法。在NAND快閃存儲(chǔ)器件中，在半導(dǎo)體襯底101的頂部上形成包括漏極選擇線DSL、字線WLO至WLn以及源極選擇線SSL的柵極線?？梢詧?zhí)行以下工藝以形成柵極線(SSL、WLO至WLn以及DSL)。可以通過(guò)使用間隔件圖案化技術(shù)來(lái)形成柵極線(SSL、WLO至WLn以及DSL)，以實(shí)現(xiàn)器件的較高集成度。首先，在半導(dǎo)體襯底101中形成阱(未示出)，并在半導(dǎo)體襯底101的頂部上形成柵層疊結(jié)構(gòu)。柵層疊結(jié)構(gòu)具有分別依次層疊的隧道絕緣層103、第一硅層105、電介質(zhì)層109以及第二硅層111。為了形成柵層疊結(jié)構(gòu)，首先，在半導(dǎo)體襯底101的整個(gè)表面之上形成隧道絕緣層103。在隧道絕緣層103之上形成第一娃層105。第一娃層105可以是由未摻雜多晶娃層或摻雜多晶娃層形成的單層，或可以具有層疊的未摻雜多晶娃層和摻雜多晶娃層。可以將三價(jià)雜質(zhì)或五價(jià)雜質(zhì)加入到摻雜多晶硅層中。隨后，通過(guò)使用限定隔離區(qū)B的隔離掩模作為刻蝕掩模的刻蝕工藝來(lái)刻蝕第一硅層105。以這種方式，將第一硅層105圖案化成彼此平行的多個(gè)硅線。接著，刻蝕隧道絕緣層103和半導(dǎo)體襯底101以在隔離區(qū)B中形成平行線形式的溝槽。隨后，形成絕緣層使得可以用絕緣層來(lái)填充溝槽，并且去除隔離掩模上的絕緣層使得絕緣層例如僅保留在溝槽中和溝槽上。以這種方式，形成隔離層。在去除隔離掩模之后，在整個(gè)結(jié)構(gòu)之上形成電介質(zhì)層109。電介質(zhì)層109具有層疊的氧化物層、氮化物層和氧化物層。氧化物層或氮化物層可以由比其自身具有更高的介電常數(shù)的絕緣層來(lái)代替。在將要形成漏極選擇線DSL和源極選擇線SSL的區(qū)域中刻蝕電介質(zhì)層109的一部分。結(jié)果，在將要形成有漏極選擇線DSL和源極選擇線SSL中的每個(gè)的區(qū)域中暴露第一娃層105的一部分。在電介質(zhì)層109之上形成第二硅層111。根據(jù)一個(gè)實(shí)例，第二硅層111可以由摻雜多晶硅層形成。以這種方式，形成柵層疊結(jié)構(gòu)。在柵層疊結(jié)構(gòu)之上形成硬掩模層113。隨后，沿與圖案化第一硅層105所形成的硅線相交叉的方向?qū)⒂惭谀?13、第二硅層111以及電介質(zhì)層109圖案化。隨后刻蝕電介質(zhì)層109和第一硅層105。結(jié)果，在半導(dǎo)體襯底101上形成與有源區(qū)A和隔離區(qū)B相交叉的柵極線(SSL、WLO 至 WLn 以及 DSL)。在電介質(zhì)層109的一部分被刻蝕掉的情況下，形成第二硅層111。因此，漏極選擇線DSL和源極選擇線SSL上的第一硅層105和第二硅層111經(jīng)由電介質(zhì)層109的刻蝕部分而彼此耦接。相鄰的字線WLO至WLn之間的距離、相鄰的字線WLO與源極選擇線SSL之間的距離、以及相鄰的字線WLn與漏極選擇線DSL之間的距離，比相鄰的漏極選擇線DSL之間的距離以及相鄰的源極選擇線SSL之間的距離更短。將單元結(jié)117C限定在借助柵極線(SSL、WLO至WLn以及DSL)開(kāi)放的單元區(qū)②的半導(dǎo)體襯底101中。另外，將漏極區(qū)117D限定在漏極選擇線DSL之間開(kāi)放的選擇晶體管區(qū)①的半導(dǎo)體襯底101中。此外，將源極區(qū)117S限定在源極選擇線SSL之間開(kāi)放的選擇晶體管區(qū)③的半導(dǎo)體襯底101中。在形成柵極線(SSL、WLO至WLn以及DSL)之后，將雜質(zhì)注入到單元結(jié)117C中。在將雜質(zhì)注入到單元結(jié)117C中時(shí)，通過(guò)光致抗蝕劑圖案來(lái)阻擋外圍區(qū)④，并且也可以將雜質(zhì)注入到源極區(qū)117S和漏極區(qū)117D中。注入到單元結(jié)117C中的雜質(zhì)··的實(shí)例可以包括N型雜質(zhì)。隨后，將雜質(zhì)注入到源極區(qū)117S和漏極區(qū)117D中。在將雜質(zhì)注入到源極區(qū)117S和漏極區(qū)117D中時(shí)，通過(guò)光致抗蝕劑圖案來(lái)阻擋外圍區(qū)④和單元區(qū)②。注入到源極區(qū)117S和漏極區(qū)117D中的雜質(zhì)的實(shí)例可以包括用于反摻雜的P型雜質(zhì)。參見(jiàn)圖2B，在包括柵極線(SSL、WLO至WLn以及DSL)的整個(gè)結(jié)構(gòu)之上形成第一絕緣層119。根據(jù)一個(gè)實(shí)例，第一絕緣層119可以由具有懸垂(overhang)結(jié)構(gòu)的絕緣層形成，所述懸垂結(jié)構(gòu)允許在柵極線(SSL、WLO至WLn以及DSL)之間的單元區(qū)②中形成空氣間隙121。例如，第一絕緣層119由乙硅烷高溫氧化物(DS-HTO)形成。源極選擇線SSL與字線WLO之間的距離、漏極選擇線DSL與字線WLn之間的距離、以及字線WLO至WLn之間的距離，比漏極選擇線DSL之間的距離以及源極選擇線SSL之間的距離更短。另外，在形成第一絕緣層119的工藝期間，在柵極線(SSL、WLO至WLn以及DSL)的頂角處形成懸垂。由于這些原因，第一絕緣層119不完全填充源極選擇線SSL與字線WLO之間的間隔、漏極選擇線DSL與字線WLn之間的間隔，以及字線WLO至WLn之間的間隔，因此在其中形成空氣間隙121。漏極選擇線DSL被相對(duì)大的距離間隔開(kāi)，并且源極選擇線SSL也被相對(duì)大的距離間隔開(kāi)。因此，沿著漏極選擇線DSL和源極選擇線SSL上的臺(tái)階在漏極選擇線DSL之間和源極選擇線SSL之間形成第一絕緣層119。第一絕緣層119在半導(dǎo)體襯底101上可以厚度不均勻。即，第一絕緣層119的厚度在半導(dǎo)體襯底101的不同區(qū)域中可以不同。第一絕緣層119在源極區(qū)117S和漏極區(qū)117D之上的厚度可以在半導(dǎo)體襯底101的不同區(qū)域中變化。參見(jiàn)圖2C，在執(zhí)行退火工藝以激活注入到單元結(jié)117C、源極區(qū)117S以及漏極區(qū)117D中的雜質(zhì)之后，執(zhí)行處理使得可以在外圍區(qū)④中的半導(dǎo)體襯底101的頂部上形成柵極線 LVN_G。為了在外圍區(qū)④中的半導(dǎo)體襯底101上形成柵極線LVN_G，在外圍區(qū)④中的半導(dǎo)體襯底101的頂部上層疊柵絕緣層123和柵導(dǎo)電層125。在外圍區(qū)④中的柵導(dǎo)電層125之上形成柵掩模圖案127之后，將柵導(dǎo)電層125圖案化以在外圍區(qū)④中形成柵極線LVN_G。隨后，將雜質(zhì)注入到在外圍區(qū)④中的柵極線LVN_G的兩側(cè)限定的源極區(qū)和漏極區(qū)中，以形成輕摻雜漏極(LDD)區(qū)129。參見(jiàn)圖2D，在包括LDD區(qū)129的整個(gè)結(jié)構(gòu)的表面上形成用于間隔件的第二絕緣層133。第二絕緣層133是用以形成間隔件的絕緣層，所述間隔件阻擋LDD區(qū)129與外圍區(qū)④中的柵極線LVN_G相鄰的一部分。第二絕緣層133比第一絕緣層119具有更大的厚度。將形成在源極選擇線SSL之間的源極區(qū)117S上以及漏極選擇線DSL之間的漏極區(qū)117D上的第一絕緣層119和第二絕緣層133的總厚度控制成當(dāng)在隨后的工藝中將雜質(zhì)注入到源極區(qū)117S和漏極區(qū)117D中時(shí)允許雜質(zhì)注入到目標(biāo)深度的厚度。因此，形成使漏極選擇線DSL和源極選擇線SSL之間的第二絕緣層133的一部分暴露的第一掩模圖案135，以去除形成在源極選擇線SSL之間的源極區(qū)117S上以及漏極選擇線DSL之間的漏極區(qū)117D上的第二絕緣層133的一部分。第一掩模圖案135可以是光致抗蝕劑圖案。參見(jiàn)圖2E，通過(guò)濕法刻蝕來(lái)刻蝕經(jīng)由第一掩模圖案135暴露的第二絕緣層133的 一部分，以減小第二絕緣層133的厚度。結(jié)果，將形成在源極選擇線SSL之間的源極區(qū)117S上以及漏極選擇線DSL之間的漏極區(qū)117D上的第一絕緣層119和第二絕緣層133的總厚度控制成目標(biāo)厚度。隨后，將雜質(zhì)注入到源極選擇線SSL之間的源極區(qū)117S中以及漏極選擇線DSL之間的漏極區(qū)117D中，以便減小源極區(qū)117S和漏極區(qū)117D的電阻。通過(guò)這一點(diǎn)，已經(jīng)將形成在源極選擇線SSL之間的源極區(qū)117S上以及漏極選擇線DSL之間的漏極區(qū)117D上的第一絕緣層119和第二絕緣層133的總厚度控制成目標(biāo)厚度，該目標(biāo)厚度允許將用于減小源極區(qū)117S和漏極區(qū)117D的電阻的雜質(zhì)注入到目標(biāo)深度。因此，可以將用于減小源極區(qū)117S和漏極區(qū)117D的電阻的雜質(zhì)注入在預(yù)期的目標(biāo)范圍Rp內(nèi)。可以使用比注入到單元結(jié)117C中的雜質(zhì)具有更高濃度的N型雜質(zhì)作為雜質(zhì)，以減小源極區(qū)117S和漏極區(qū)117D的電阻。在將雜質(zhì)注入到源極選擇線SSL之間的源極區(qū)117S中以及漏極選擇線DSL之間的漏極區(qū)117D中之后，去除第一掩模圖案135。參見(jiàn)圖2F，刻蝕第二絕緣層133以分別沿柵極線(SSL、WLO至WLn以及DSL)的側(cè)壁形成間隔件133a。間隔件133a阻擋LDD區(qū)129與外圍區(qū)④中的柵極線LVN_G相鄰的一部分。通過(guò)使用間隔件133a和柵極線(SSL、WLO至WLn以及DSL)作為掩模，將比注入到LDD區(qū)129中的雜質(zhì)具有更高濃度的N型雜質(zhì)注入到外圍區(qū)④中的未被間隔件133a阻擋的源極區(qū)和漏極區(qū)中，由此形成高濃度N型雜質(zhì)區(qū)139。隨后，可以在形成有高濃度N型雜質(zhì)區(qū)139的整個(gè)結(jié)構(gòu)的表面上形成緩沖器層137。緩沖器層137在隨后的雜質(zhì)注入工藝中用作減少襯底損傷的緩沖器。在形成緩沖器層137之后，用比之前注入的雜質(zhì)更高的濃度來(lái)注入N型雜質(zhì)和P型雜質(zhì)中的至少一種，以便改善選擇晶體管區(qū)①和③中的源極區(qū)117S和漏極區(qū)117D的電學(xué)特性以及外圍區(qū)④的源極區(qū)和漏極區(qū)的電學(xué)特性。參見(jiàn)圖2G，在緩沖器層137之上形成使源極選擇線SSL之間以及漏極選擇線DSL之間的區(qū)域開(kāi)放的第二掩模圖案149。第二掩模圖案149可以是光致抗蝕劑圖案。參見(jiàn)圖2H，在通過(guò)使用第二掩模圖案149作為刻蝕掩模來(lái)刻蝕緩沖器層137和間隔件層133a的暴露部分之后，去除第二掩模圖案149。結(jié)果，保留在選擇晶體管區(qū)①和③中的源極選擇線SSL和漏極選擇線DSL的側(cè)壁上的間隔件133b的厚度變得比形成在外圍區(qū)④中的間隔件133a的厚度更小。
即使在減小選擇線SSL之間的距離以及選擇線DSL之間的距離以實(shí)現(xiàn)更高集成時(shí)，選擇晶體管區(qū)①和③中的具有小的厚度的間隔件133b也允許確保源極選擇線SSL之間以及漏極選擇線DSL之間的接觸余量。在選擇晶體管區(qū)①和③中的間隔件133b的厚度與外圍區(qū)④中的間隔件133a的厚度相等時(shí)，在隨后的形成漏極接觸孔的工藝期間可能在沿間隔件的側(cè)壁而形成的刻蝕停止層的上部中形成漏極接觸孔。當(dāng)在沿間隔件的側(cè)壁而形成的刻蝕停止層的上部中形成漏極接觸孔時(shí)，在形成漏極接觸孔的刻蝕工藝期間漏極接觸孔可能未暴露漏極區(qū)117D。因此，在選擇晶體管區(qū)中形成具有小的厚度的間隔件133b，以便防止漏極接觸孔未暴露漏極區(qū)117D。參見(jiàn)圖21，在包括具有小的厚度的間隔件133b的整個(gè)結(jié)構(gòu)的表面上形成刻蝕停止層143?？涛g停止層143由氮化物層形成。形成刻蝕停止層143以減小在隨后的接觸孔形成工藝期間源極區(qū)117S之間的隔 離區(qū)B和漏極區(qū)117D之間的隔離層105的曝光和損失。參見(jiàn)圖2J，在包括刻蝕停止層143的整個(gè)結(jié)構(gòu)之上形成第一層間絕緣層145之后，執(zhí)行化學(xué)機(jī)械拋光(CMP)以實(shí)現(xiàn)整個(gè)結(jié)構(gòu)的表面平坦化。這時(shí)，去除在柵極硬掩模圖案113和127上的第一絕緣層119、緩沖器層137、刻蝕停止層143以及第一層間絕緣層145。另夕卜，在由相對(duì)較大的距離彼此間隔開(kāi)的源極選擇線SSL之間和漏極選擇線DSL之間的以及位于外圍區(qū)④中的柵極線LVN_G兩側(cè)的第一層間絕緣層145、間隔件133a和133b、第一絕緣層119、以及緩沖器層137的高度可以比單元區(qū)②中的第一絕緣層119的高度更小。另夕卜，可以比由氮化物層形成的刻蝕停止層143更慢地去除在源極選擇線SSL之間和漏極選擇線DSL之間的以及位于外圍區(qū)④中的柵極線LVN_G兩側(cè)的由氧化物層形成的第一層間絕緣層145、間隔件133a和133b、第一絕緣層119以及緩沖器層137。結(jié)果，刻蝕停止層143可以延伸/突出得比第一層間絕緣層145、間隔件133a和133b、第一絕緣層119以及緩沖器層137更高。參見(jiàn)圖2K，在CMP之后具有改善的表面平坦度的整個(gè)結(jié)構(gòu)之上形成第二層間絕緣層147。這時(shí)，由于在選擇晶體管區(qū)①和③中刻蝕停止層143與漏極選擇線DSL和源極選擇線SSL之間的空間比在外圍區(qū)④中刻蝕停止層143與柵極線LVN_G2間的空間更窄，所以由于刻蝕停止層143的突出部分的緣故可能在漏極選擇線DSL和源極選擇線SSL與刻蝕停止層143之間的空間中形成空隙149。隨后，可以在第二層間絕緣層147之上順序形成覆蓋層151和第三層間絕緣層153。如圖2L所示，形成漏極接觸插塞163、源極線接觸插塞161以及外圍區(qū)接觸插塞167。參見(jiàn)圖I和圖2L，在第一漏極接觸區(qū)DCTl和第二漏極接觸區(qū)DCT2的每個(gè)中形成漏極接觸插塞163。當(dāng)空隙149保留在第二層間絕緣層147中時(shí)，可以用與第一漏極選擇線DSLl和第二漏極選擇線DSL2中的任何一個(gè)相鄰的漏極接觸插塞163的阻擋金屬(barriermetal)來(lái)填充空隙149。由于空隙149沿第一漏極選擇線DSLl和第二漏極選擇線DSL2延伸的方向延伸，所以填充空隙149的阻擋金屬沿第一漏極選擇線DSLl和第二漏極選擇線DSL2延伸的方向耦接。結(jié)果，當(dāng)形成在第二漏極接觸區(qū)DCT2中的漏極接觸插塞163可以彼此電耦接的同時(shí)，形成在第一漏極接觸區(qū)DCTl中的漏極接觸插塞163也可以彼此電耦接。在本發(fā)明的第一實(shí)施例中，為了避免空隙149的產(chǎn)生，可以若干次重復(fù)第二層間絕緣層147的沉積和刻蝕工藝，或者可以執(zhí)行例如僅開(kāi)放選擇晶體管區(qū)①和③以去除刻蝕停止層143的突出部分的額外工藝。圖3A至3J是根據(jù)本發(fā)明第二實(shí)施例的半導(dǎo)體器件及其制造方法的截面圖。參見(jiàn)圖3A，在包括第一至第四區(qū)①、②、③以及④的半導(dǎo)體襯底201的頂部上形成柵極線(SSL、WLO至WLn以及DSL)。將第一區(qū)①定義為將要形成漏極選擇線DSL的區(qū)域以及定義為相鄰的漏極選擇線DSL之間的區(qū)域。將第二區(qū)②定義為相鄰的漏極選擇線DSL與源極選擇線SSL之間的區(qū)域。將第三區(qū)③定義為將要形成源極選擇線SSL的區(qū)域以及相鄰的源極選擇線SSL之間的區(qū)域。將第四區(qū)④定義為外圍區(qū)。在圖3A至圖3J中，為了說(shuō)明目的，例如僅示出形成驅(qū)動(dòng)電路的晶體管之中的以相對(duì)低的電壓驅(qū)動(dòng)的低電壓NMOS晶體管所形成的區(qū)域作為第四區(qū)④。在下文中，第一區(qū)①和第三區(qū)③被稱(chēng)作選擇晶體管區(qū)，第二區(qū)②被稱(chēng)作單元區(qū)，第四區(qū)④被稱(chēng)作外圍區(qū)。
現(xiàn)將更詳細(xì)地描述在半導(dǎo)體襯底201上形成柵極線(SSL、WLO至WLn以及DSL)的方法。在NAND快閃存儲(chǔ)器件中，在半導(dǎo)體襯底201的頂部上形成包括漏極選擇線DSL、字線WLO至WLn、以及源極選擇線SSL的柵極線?？梢詧?zhí)行以下工藝以形成柵極線(SSL、WLO至WLn以及DSL)。首先，在半導(dǎo)體襯底201中形成包括η阱和ρ阱中的至少任何一種的阱結(jié)構(gòu)(未示出)。在形成有阱結(jié)構(gòu)的半導(dǎo)體襯底201的頂部上形成柵層疊結(jié)構(gòu)。柵層疊結(jié)構(gòu)具有分別依次層疊的隧道絕緣層203、第一硅層205、電介質(zhì)層209以及第二硅層211。為了形成柵層疊結(jié)構(gòu)，首先在半導(dǎo)體襯底201的整個(gè)表面之上形成隧道絕緣層203。在隧道絕緣層203之上形成第一娃層205。第一娃層205可以是由未摻雜多晶娃層或摻雜多晶娃層形成的單層，或可以具有層疊的未摻雜多晶硅層和摻雜多晶硅層?？梢詫⑷齼r(jià)雜質(zhì)或五價(jià)雜質(zhì)加入到摻雜多晶硅層中。隨后，通過(guò)使用限定隔離區(qū)B的隔離掩模作為刻蝕掩模的刻蝕工藝來(lái)刻蝕第一硅層205，使得將第一硅層205圖案化成多個(gè)平行硅線?？梢酝ㄟ^(guò)使用間隔件圖案化技術(shù)來(lái)形成隔離掩模以實(shí)現(xiàn)器件的更高集成。根據(jù)間隔件圖案化技術(shù)，在掩模層上形成輔助圖案、在輔助圖案的側(cè)壁上形成間隔件、去除輔助圖案、以及刻蝕由間隔件暴露的掩模層的一部分，由此形成掩模圖案。這時(shí)，可以通過(guò)使用比間隔件具有更大寬度的襯墊掩模圖案作為掩模而不通過(guò)使用間隔件作為掩模，將形成在選擇晶體管區(qū)①和③上的隔離掩模圖案圖案化。用這種間隔件圖案化技術(shù)，可以通過(guò)克服曝光分辨率的極限在單元區(qū)②中形成細(xì)的硅線。隨后，刻蝕隧道絕緣層203和半導(dǎo)體襯底201以在隔離區(qū)中形成平行線形式的溝槽。在形成絕緣層使得用絕緣層來(lái)填充溝槽之后，去除隔離掩模上的絕緣層使得絕緣層可以例如僅保留在溝槽中或溝槽上。以這種方式，形成隔離層。在去除隔離掩模之后，在整個(gè)結(jié)構(gòu)之上形成電介質(zhì)層209。電介質(zhì)層209具有層疊的氧化物層、氮化物層和氧化物層。另外，氧化物層或氮化物層可以用具有比其自身介電常數(shù)更高的絕緣層來(lái)代替。在將要形成漏極選擇線DSL和源極選擇線SSL的區(qū)域中刻蝕電介質(zhì)層209的一部分。結(jié)果，在將要形成有漏極選擇線DSL和源極選擇線SSL的區(qū)域中暴露第一娃層205的一部分。在電介質(zhì)層209上形成第二硅層211。根據(jù)一個(gè)實(shí)例，第二硅層211可以由摻雜多晶硅層形成。以這種方式，形成柵層疊結(jié)構(gòu)。在柵層疊結(jié)構(gòu)之上形成硬掩模層213。隨后，沿與圖案化第一硅層205所形成的硅線相交叉的方向?qū)⒂惭谀?13、第二硅層211以及電介質(zhì)層209圖案化。這時(shí)，為了實(shí)現(xiàn)器件的更高集成，可以通過(guò)使用利用間隔件圖案化技術(shù)而形成的間隔件作為掩模來(lái)將單元區(qū)②中的硬掩模層213圖案化。隨后，刻蝕電介質(zhì)層209和第二硅層211。結(jié)果，在半導(dǎo)體襯底201上形成與隔離區(qū)和有源區(qū)相交叉的多個(gè)柵極線(SSL、WLO至WLn以及DSL)。在刻蝕電介質(zhì)層209的一部分之后，形成第二硅層211。因此，漏極選擇線DSL和源極選擇線SSL上的第一硅層205和第二硅層211經(jīng)由電介質(zhì)層209的刻蝕部分而彼此電耦接。相鄰的字線WLO至WLn之間的距離、相鄰的字線WLO與源極選擇線SSL之間的距離、以及相鄰的字線WLn與漏極選擇線DSL之間的距離，比相鄰的漏極選擇線DSL之間的距離以相鄰的源極選擇線SSL之間的距離更短。將單元結(jié)217C限定在借助柵極線(SSL、WLO至WLn以及DSL)開(kāi)放的單元區(qū)②的半導(dǎo)體襯底201中。另外，將漏極區(qū)217D限定在漏極選擇線DSL之間開(kāi)放的選擇晶體管區(qū)①的半導(dǎo)體襯底201中。此外，將源極區(qū)217S限定在源極選擇線SSL之間開(kāi)放的選擇晶體管區(qū)③的半導(dǎo)體襯底201中。在形成柵極線(SSL、WL0至WLn以及DSL)之后，將雜質(zhì)注入到單元結(jié)217C中。在將雜質(zhì)注入到單元結(jié)217C中時(shí)，通過(guò)光致刻蝕劑圖案來(lái)阻擋外圍區(qū)④，并且也可以將雜質(zhì)注入到源極區(qū)217S和漏極區(qū)217D中。注入到單元結(jié)217C中的雜質(zhì)的實(shí)例可以包括N型雜質(zhì)。隨后，將雜質(zhì)注入到源極區(qū)217S和漏極區(qū)217D中。在將雜質(zhì)注入到源極區(qū)217S和217D中時(shí)，通過(guò)光致抗蝕劑圖案來(lái)阻擋外圍區(qū)④和單元區(qū)②。注入到源極區(qū)217S和漏極區(qū)217D中的雜質(zhì)的實(shí)例可以包括用于反摻雜的P型雜質(zhì)。執(zhí)行反摻雜以改善源極區(qū)217S和漏極區(qū)217D的電學(xué)特性。參見(jiàn)圖3B，在包括柵極線(SSL、WLO至WLn以及DSL)的整個(gè)結(jié)構(gòu)之上形成第一絕緣層219。根據(jù)一個(gè)實(shí)例，第一絕緣層219可以由具有懸垂結(jié)構(gòu)的絕緣層形成，所述懸垂結(jié) 構(gòu)允許空氣間隙221形成在柵極線(SSL、WLO至WLn以及DSL)之間的單元區(qū)②中。例如，第一絕緣層219由乙硅烷高溫氧化物(DS-HTO)形成。源極選擇線SSL與字線WLO之間的距離、漏極選擇線DSL與字線WLn之間的距離、以及字線WLO至WLn之間的距離，比漏極選擇線DSL之間的距離以及源極選擇線SSL之間的距離更短。另外，在形成第一絕緣層219的工藝期間，在柵極線(SSL、WL0至WLn以及DSL)的頂角處形成懸垂。由于這些原因，第一絕緣層219未完全填充源極選擇線SSL與字線WLO之間的間隔、漏極選擇線DSL與字線WLn之間的間隔、以及字線WLO至WLn之間的間隔，因此在其中形成空氣間隙221。漏極選擇線DSL通過(guò)相對(duì)較大的距離間隔開(kāi)，源極選擇線SSL也通過(guò)相對(duì)較大的距離間隔開(kāi)。因此，沿著漏極選擇線DSL和源極選擇線SSL上的臺(tái)階在漏極選擇線DSL之間和源極選擇線SSL之間形成第一絕緣層219?？諝忾g隙221可以減小利用較短的距離彼此間隔開(kāi)的字線WLO至WLn之間的干擾。第一絕緣層219在半導(dǎo)體襯底201上可以厚度不均勻。即，第一絕緣層219的厚度在半導(dǎo)體襯底201的不同區(qū)域中可以不同。例如，布置在半導(dǎo)體襯底201的中央部分的源極區(qū)217S和漏極區(qū)217D上的第一絕緣層219的厚度可以與布置在半導(dǎo)體襯底201的邊緣處的源極區(qū)217S和漏極區(qū)217D的第一絕緣層219的厚度不同。參見(jiàn)圖3C，在執(zhí)行退火工藝以激活注入到單元結(jié)217C、源極區(qū)217S以及漏極區(qū)217D中的雜質(zhì)之后，執(zhí)行處理使得可以在外圍區(qū)④中的半導(dǎo)體襯底201的頂部上形成柵極線 LVN_G。為了在外圍區(qū)④中的半導(dǎo)體襯底201的頂部上形成柵極線LVN_G，首先，去除在外圍區(qū)④中的半導(dǎo)體襯底201上的第一絕緣層219。隨后，在外圍區(qū)④中的半導(dǎo)體襯底201上層疊柵絕緣層223和柵導(dǎo)電層225。在外圍區(qū)④中的柵導(dǎo)電層225之上形成柵掩模圖案227之后，將柵導(dǎo)電層225圖案化以在外圍區(qū)④中形成柵極線LVN_G。外圍區(qū)④中的柵極線LVN_G具有比漏極選擇線DSL和源極選擇線SSL以及字線 WLO至WLn更大的寬度。在本發(fā)明的實(shí)施例中，通過(guò)使用與形成選擇線DSL和SSL以及字線WLO至WLn的工藝分離的工藝來(lái)形成外圍區(qū)④中的柵極線LVN_G。然而，可以在形成選擇線DSL和SSL以及字線WLO至WLn的同一工藝期間來(lái)形成外圍區(qū)④中的柵極線LVN_G。在這種情況下，外圍區(qū)④中的柵極線LVN_G具有與選擇線DSL和SSL相同的截面結(jié)構(gòu)。外圍區(qū)④中的柵掩模圖案227比選擇晶體管區(qū)①和③以及單元區(qū)②中的柵掩模圖案227更寬。隨后，將雜質(zhì)注入到在外圍區(qū)④中的柵極線LVN_G的兩側(cè)限定的源極區(qū)和漏極區(qū)中，以形成輕摻雜漏極(LDD)區(qū)229。通過(guò)注入N型雜質(zhì)來(lái)形成低電壓NMOS晶體管的LDD區(qū) 229。參見(jiàn)圖3D，在包括LDD區(qū)229的整個(gè)結(jié)構(gòu)的表面上形成用于間隔件的第二絕緣層233。第二絕緣層233是用于形成間隔件的絕緣層，所述間隔件阻擋LDD區(qū)229與外圍區(qū)④中的柵極線LVN_G相鄰的一部分。另外，第二絕緣層233具有比第二絕緣層219更大的厚度。第二絕緣層233由氧化物層形成。參見(jiàn)圖3E，刻蝕第二絕緣層233以分別在柵極線(SSL、WLO至WLn以及DSL)的側(cè)壁上形成間隔件233a。在形成間隔件233a的刻蝕工藝期間，還可以刻蝕在第二絕緣層233之下的第一絕緣層219。結(jié)果，使漏極選擇線DSL之間的漏極區(qū)217D和源極選擇線SSL之間的源極區(qū)217S暴露。另外，使外圍區(qū)④中的LDD區(qū)229的一部分暴露。間隔件233a在外圍區(qū)④中阻擋LDD區(qū)229與柵極線LVN_G相鄰的一部分。通過(guò)使用間隔件233a和柵極線(SSL、WLO至WLn以及DSL)作為掩模而將比注入到LDD區(qū)229中的雜質(zhì)具有更高濃度的N型雜質(zhì)注入到外圍區(qū)④中的未被間隔件233a阻擋的源極區(qū)和漏極區(qū)中，達(dá)到比LDD區(qū)229更大的深度，由此形成高濃度N型雜質(zhì)區(qū)239。這時(shí)，可以使用阻擋選擇晶體管區(qū)①和③以及單元區(qū)②的光致抗蝕劑圖案作為雜質(zhì)注入掩模。隨后，可以在形成有高濃度N型雜質(zhì)區(qū)239的整個(gè)結(jié)構(gòu)的表面上形成緩沖器層237。緩沖器層237在隨后的雜質(zhì)注入工藝中用作降低襯底損傷的緩沖器。另外，緩沖器層237由氧化物層形成。在形成緩沖器層237之后，注入N型雜質(zhì)和P型雜質(zhì)，以便改善選擇晶體管區(qū)①和③中的源極區(qū)217S和漏極區(qū)217D的電學(xué)特性以及外圍區(qū)④中的源極區(qū)和漏極區(qū)的電學(xué)特性。隨后，執(zhí)行退火工藝以激活注入的雜質(zhì)。
參見(jiàn)圖3F，形成在選擇晶體管區(qū)①和③中開(kāi)放緩沖器層237和間隔件233a的第二掩模圖案241。第二掩模圖案241可以是光致抗蝕劑圖案。參見(jiàn)圖3G，通過(guò)濕法刻蝕來(lái)刻蝕由掩模圖案241暴露的緩沖器層237、間隔件233a以及第一絕緣層219，以暴露源極選擇線SSL之間的源極區(qū)217S和漏極選擇線DSL之間的漏極區(qū)217D。在沉積第一絕緣層219期間，第一絕緣層219的厚度在半導(dǎo)體襯底201的不同區(qū)域中可以不同，使得在完成濕法刻蝕之后第一絕緣層219可以保留在一些源極區(qū)217S和漏極區(qū)217D的頂部。然而，保留下來(lái)的第一絕緣層219由于濕法刻蝕而減小到一厚度，所述厚度在隨后的雜質(zhì)注入工藝期間不影響預(yù)期的范圍(Rp)。另外，保留在選擇線DSL和SSL的側(cè)壁上的間隔件233b的厚度變得比外圍區(qū)④的間隔件233a的厚度更小。隨后，將雜質(zhì)注入到漏極選擇線DSL之間的漏極區(qū)217D以及源極選擇線SSL之間的源極區(qū)217S中以減小電阻。這時(shí)，將比注入到單元結(jié)217C中的雜質(zhì)具有更高濃度的N型雜質(zhì)注入。由于已經(jīng)減小或去除了第一絕緣層219的厚度，所以可以將用于減小源極區(qū)217S和漏極區(qū)217D的電阻的雜質(zhì)注入于目標(biāo)Rp。在將用于減小電阻的雜質(zhì)注入到漏極選 擇線DSL之間的漏極區(qū)217D和源極選擇線SSL之間的源極區(qū)217S中之后，去除掩模圖案241。隨后，執(zhí)行退火工藝以激活注入的雜質(zhì)。參見(jiàn)圖3H，在不形成刻蝕停止層的情況下在去除了掩模圖案241的整個(gè)結(jié)構(gòu)之上形成第一層間絕緣層245。結(jié)果，第一層間絕緣層245與選擇晶體管區(qū)①和③中的間隔件233b直接接觸。第一層間絕緣層245可以由氧化物層形成。執(zhí)行化學(xué)機(jī)械拋光(CMP )以實(shí)現(xiàn)整個(gè)結(jié)構(gòu)的表面平坦化。這時(shí)，去除在柵硬掩模圖案213和227上的第一絕緣層219、緩沖器層237以及第一層間絕緣層245。柵極線(SSL、WLO至WLn以及DSL)的密度在選擇晶體管區(qū)①和③以及外圍區(qū)④中比在單元區(qū)②中更低。因此，在表面平坦化之后，第一層間絕緣層245、間隔件233a和233b、第一絕緣層219以及緩沖器層237在選擇晶體管區(qū)①和③以及外圍區(qū)④中的高度比在單元區(qū)②中的第一絕緣層219的高度更小。在本發(fā)明的第二實(shí)施例中，由于未形成刻蝕停止層，所以不會(huì)發(fā)生刻蝕停止層延伸得高于鄰近的氧化物層并且由于氧化物層和氮化物層之間的選擇性差異而被保留的現(xiàn)象。參見(jiàn)圖31，在經(jīng)過(guò)CMP之后具有改善的表面平坦度的整個(gè)結(jié)構(gòu)之上形成第二層間絕緣層247。在本發(fā)明的第二實(shí)施例中，由于未形成刻蝕停止層的突出部分，所以在第二層間絕緣層247中不形成由刻蝕停止層的突出部分而產(chǎn)生的空隙。第二層間絕緣層247可以由氧化物層形成。隨后，在第二層間絕緣層247上形成覆蓋層251。形成覆蓋層251以阻止電子或氫離子在結(jié)構(gòu)之間在覆蓋層251上下移動(dòng)以及影響保持特性。根據(jù)一個(gè)實(shí)例，覆蓋層251可以由氮化物層形成。在覆蓋層251之上形成第三層間絕緣層253。以這種方式，形成層間絕緣層疊結(jié)構(gòu)(245、247、251以及253)以使柵極線(SSL、WLO至WLn、DSL以及LVN_G)和形成在其上的金屬線彼此絕緣。參見(jiàn)圖I和圖3J，在將要形成漏極接觸插塞263的第一漏極接觸區(qū)DCTl和第二漏極接觸區(qū)DCT2的每個(gè)中形成暴露漏極區(qū)217D的漏極接觸孔。另外，在將要形成源極接觸插塞261的源極接觸區(qū)SCT中形成暴露源極區(qū)217S和隔離層207的源極接觸孔。另外，在將要形成外圍區(qū)④中的外圍接觸插塞267的部分中形成使外圍區(qū)④中的高濃度N型雜質(zhì)區(qū)239暴露的外圍接觸孔。如上所述，在形成包括漏極接觸孔、源極接觸孔以及外圍接觸孔的接觸孔時(shí)，通過(guò)使用由氮化物層形成的覆蓋層251作為刻蝕停止層來(lái)執(zhí)行第一刻蝕工藝；執(zhí)行第二刻蝕工藝以去除覆蓋層251的暴露部分；執(zhí)行第三刻蝕工藝以去除第二層間絕緣層247和第一層間絕緣層245的暴露部分?？梢酝ㄟ^(guò)使用分離的第一刻蝕工藝至第三刻蝕工藝來(lái)形成漏極接觸孔、源極接觸孔以及外圍接觸孔。隨后，還將比在之前的工藝中注入到各個(gè)結(jié)(217S、217D以及239)中的雜質(zhì)具有更高濃度的雜質(zhì)注入到經(jīng)由接觸孔暴露出的半導(dǎo)體襯底201的表面中，由此進(jìn)一步減小各個(gè)結(jié)(217S、217D以及239)的電阻。由于通過(guò)例示NMOS器件來(lái)示出根據(jù)本發(fā)明第二實(shí)施例的結(jié)(217S、217D以及239)，所以將N型雜質(zhì)注入其中。
隨后，用導(dǎo)電層來(lái)填充接觸孔以形成與漏極區(qū)217D連接的漏極接觸插塞263、與源極區(qū)217S連接的源極接觸插塞261、以及與外圍區(qū)④中的源極區(qū)和漏極區(qū)連接的外圍接觸插塞267?？梢允褂糜涉u或銅形成的金屬層作為填充接觸孔的導(dǎo)電層。還可以形成諸如氮化鈦層的阻擋金屬層以抑制在形成導(dǎo)電層之前金屬的擴(kuò)散。圖4是根據(jù)本發(fā)明第二實(shí)施例的半導(dǎo)體器件沿源極接觸線的方向截取的截面圖。在本發(fā)明的第二實(shí)施例中，與第一實(shí)施例不同的是，未形成刻蝕停止層。因此，如以上結(jié)合圖3J所述的，在不使用刻蝕停止層執(zhí)行刻蝕停止工藝的情況下執(zhí)行第三刻蝕工藝。因此，如圖4所示，隔離層207可能不受刻蝕停止層保護(hù)，并且可能在第三刻蝕工藝(具體地，形成源極接觸孔的第三刻蝕工藝)期間損失。結(jié)果，隔離層207的高度變得比半導(dǎo)體襯底201的有源區(qū)A的表面高度更小，使得有源區(qū)A的側(cè)壁和半導(dǎo)體襯底201的阱結(jié)構(gòu)的側(cè)壁被暴露，形成由附圖標(biāo)記X指示的區(qū)域。這時(shí)，在由附圖標(biāo)記X指示的區(qū)域與源極接觸插塞261接觸的部分中電阻可能增加。為了避免電阻增加，根據(jù)一個(gè)實(shí)例，通過(guò)在用源極接觸插塞261填充接觸孔之前使用雜質(zhì)注入工藝，進(jìn)一步在去除隔離層207而暴露的半導(dǎo)體襯底201的有源區(qū)A的側(cè)壁上形成結(jié)延伸部Y?？梢酝ㄟ^(guò)傾斜雜質(zhì)注入角而在源極區(qū)217S之下的作為結(jié)的有源區(qū)A中形成結(jié)延伸部Y。以這種方式，在本發(fā)明中，可以通過(guò)形成結(jié)延伸部Y而避免由于省略形成刻蝕停止層所引起的源極接觸插塞261與有源區(qū)A之間的接觸電阻的增加。可以對(duì)與漏極接觸插塞263接觸的漏極區(qū)217D之下的有源區(qū)A以及與源極接觸插塞261接觸的源極區(qū)217S之下的有源區(qū)A執(zhí)行形成結(jié)延伸部Y的工藝，以避免接觸電阻增加。圖5是根據(jù)本發(fā)明一個(gè)示例性實(shí)施例的存儲(chǔ)系統(tǒng)的示意性框圖。參見(jiàn)圖5，根據(jù)本發(fā)明一個(gè)實(shí)施例的存儲(chǔ)系統(tǒng)500包括存儲(chǔ)器件520和存儲(chǔ)控制器510。存儲(chǔ)器件520包括利用結(jié)合圖3A至圖3J和圖4描述的工藝而制造的半導(dǎo)體存儲(chǔ)器件。即，存儲(chǔ)器件520包括選擇線，所述選擇線形成在包括由隔離層分隔開(kāi)的有源區(qū)的半導(dǎo)體襯底上，并沿與有源區(qū)的方向相交叉的方向布置；結(jié)，所述結(jié)通過(guò)將第一雜質(zhì)注入到選擇線之間的有源區(qū)中而形成；結(jié)延伸部，所述結(jié)延伸部耦接在結(jié)之下，形成在半導(dǎo)體襯底的有源區(qū)中，并通過(guò)注入第二雜質(zhì)而形成；以及接觸插塞，所述接觸插塞與結(jié)和結(jié)延伸部接觸。另外，不在存儲(chǔ)器件520的選擇線之間的間隔中設(shè)置氮化物層，而是在其中形成多個(gè)氧化物層。接觸插塞穿通填充選擇線之間的間隔的多個(gè)氧化物層中的至少一個(gè)。存儲(chǔ)控制器510控制主機(jī)與存儲(chǔ)器件520之間的數(shù)據(jù)交換。存儲(chǔ)控制器510可以包括控制存儲(chǔ)系統(tǒng)500的一般操作的處理單元512。另外,存儲(chǔ)控制器510還可以包括用作處理單元512的操作存儲(chǔ)器的SRAM 511。此外，存儲(chǔ)控制器510還可以包括主機(jī)接口 513和存儲(chǔ)器接口 515。主機(jī)接口 513可以包括存儲(chǔ)系統(tǒng)500與主機(jī)之間的數(shù)據(jù)交換協(xié)議。存儲(chǔ)器接口 515可以將存儲(chǔ)控制器510與存儲(chǔ)器件520彼此耦接。存儲(chǔ)控制器510還可以包括錯(cuò)誤碼校正(ECC)塊514。ECC塊514可以檢測(cè)并校正從存儲(chǔ)器件520讀取的數(shù)據(jù)的錯(cuò)誤。盡管圖5中未示出，但是存儲(chǔ)系統(tǒng)500還可以包括儲(chǔ)存用于與主機(jī)接口的碼數(shù)據(jù)的ROM器件。存儲(chǔ)系統(tǒng)500可以用作便攜式數(shù)據(jù)儲(chǔ)存卡。相比之下，可以使用能取代計(jì)算機(jī)系統(tǒng)的硬盤(pán)的固態(tài)硬盤(pán)(SSD)來(lái)實(shí)施存儲(chǔ)系統(tǒng)500。根據(jù)本發(fā)明的示例性實(shí)施例，在用層間絕緣層填充柵極線之間的間隔之前，例如，可以不形成由氮化物層形成的刻蝕停止層，而僅用由氧化物層形成的絕緣層來(lái)填充柵極線之間的間隔。因此，即使在對(duì)層間絕緣層執(zhí)行平坦化工藝之后也可以防止填充柵極線之間的間隔的絕緣層中的任何一個(gè)突出和保留，由此避免由絕緣層的突出部分引起的空隙的產(chǎn) 生。另外，在形成接觸孔的刻蝕工藝期間，通過(guò)將雜質(zhì)注入到由于隔離層的損失而暴露出的半導(dǎo)體襯底的有源區(qū)中來(lái)形成結(jié)延伸部，使得形成在半導(dǎo)體襯底的接觸孔和有源區(qū)中的接觸插塞之間的接觸電阻增加。
權(quán)利要求
1.一種半導(dǎo)體器件,包括 半導(dǎo)體襯底，所述半導(dǎo)體襯底包括沿第一方向延伸的有源區(qū)； 選擇線，所述選擇線沿與所述第一方向相交叉的第二方向設(shè)置在半導(dǎo)體襯底上； 結(jié)，所述結(jié)分別設(shè)置在所述有源區(qū)上，處于所述選擇線之間，并包括第一雜質(zhì)； 多個(gè)氧化物層，所述多個(gè)氧化物層填充所述選擇線之間的空間； 結(jié)延伸部，所述結(jié)延伸部耦接在所述結(jié)之下，并設(shè)置在所述半導(dǎo)體襯底的有源區(qū)上，其中，所述結(jié)延伸部包括第二雜質(zhì)；以及 接觸插塞，所述接觸插塞穿通所述多個(gè)氧化物層中的至少一個(gè)，并與所述結(jié)和所述結(jié)延伸部接觸。
2.如權(quán)利要求I所述的半導(dǎo)體器件，其中，所述結(jié)延伸部分別設(shè)置在所述有源區(qū)的側(cè)壁上。
3.如權(quán)利要求I所述的半導(dǎo)體器件，其中，所述第二雜質(zhì)具有比所述第一雜質(zhì)更高的雜質(zhì)濃度。
4.如權(quán)利要求I所述的半導(dǎo)體器件，其中，所述接觸插塞沿所述選擇線的方向延伸。
5.如權(quán)利要求I所述的半導(dǎo)體器件，其中，所述選擇線包括第一漏極選擇線和第二漏極選擇線，以及 所述接觸插塞包括第一漏極接觸插塞和第二漏極接觸插塞，所述第一漏極接觸插塞與所述第一漏極選擇線相鄰，并與沿所述第一漏極選擇線和所述第二漏極選擇線的方向布置的有源區(qū)之中的奇數(shù)有源區(qū)相耦接，所述第二漏極接觸插塞與所述第二漏極選擇線相鄰，并與沿所述第一漏極選擇線和所述第二漏極選擇線方向布置的有源區(qū)之中的偶數(shù)有源區(qū)相率禹接。
6.如權(quán)利要求I所述的半導(dǎo)體器件，還包括字線，所述字線利用比所述選擇線之間的距離更短的距離間隔開(kāi)，并在所述半導(dǎo)體襯底上與所述選擇線相鄰地布置。
7.如權(quán)利要求6所述的半導(dǎo)體器件，其中，所述多個(gè)氧化物層包括 第一氧化物層，所述第一氧化物層限定所述字線之間的空氣間隙，其中，所述第一氧化物層設(shè)置在所述字線之間并沿著所述選擇線的側(cè)壁設(shè)置； 第二氧化物層，所述第二氧化物層用于在所述第一氧化物層之上沿著所述選擇線的側(cè)壁形成的間隔件；以及 第三氧化物層，所述第三氧化物層填充在所述選擇線之間。
8.如權(quán)利要求7所述的半導(dǎo)體器件，還包括 第一層間絕緣層，所述第一層間絕緣層形成在所述第三氧化物層之上，其中，所述接觸插塞穿通所述第一層間絕緣層； 覆蓋層，所述覆蓋層形成在所述第一層間絕緣層之上，其中，所述接觸插塞穿通所述覆蓋層；以及 第二層間絕緣層，所述第二層間絕緣層形成所述覆蓋層之上，其中，所述接觸插塞穿通所述第二層間絕緣層。
9.如權(quán)利要求8所述的半導(dǎo)體器件，其中，所述第一層間絕緣層和所述第二層間絕緣層是氧化物層，并且所述覆蓋層是氮化物層。
10.一種制造半導(dǎo)體器件的方法，所述方法包括以下步驟在半導(dǎo)體襯底上形成沿與第一方向相交叉的第二方向延伸的選擇線，其中，所述半導(dǎo)體襯底具有被隔離層分隔開(kāi)并沿所述第一方向延伸的有源區(qū)； 通過(guò)在所述選擇線之間分別將第一雜質(zhì)注入到所述有源區(qū)中而形成結(jié)，并且形成填充在所述選擇線之間的多個(gè)氧化物層； 通過(guò)刻蝕所述多個(gè)氧化物層中的至少一個(gè)來(lái)形成暴露所述結(jié)的接觸孔； 通過(guò)將第二雜質(zhì)注入到在形成所述接觸孔時(shí)由于所述隔離層的損失而暴露的半導(dǎo)體襯底的有源區(qū)中來(lái)形成結(jié)延伸部；以及形成用于填充所述接觸孔的接觸插塞。
11.如權(quán)利要求10所述的方法，其中，形成所述結(jié)延伸部的步驟包括將所述第二雜質(zhì)注入到所述有源區(qū)的側(cè)壁中。
12.如權(quán)利要求10所述的方法，其中，在形成所述選擇線的步驟期間還形成利用比所述選擇線之間的距離更小的距離間隔開(kāi)的字線。
13.如權(quán)利要求12所述的方法，其中，形成所述結(jié)和所述多個(gè)氧化物層的步驟包括以下步驟 在形成有所述選擇線和所述字線的整個(gè)結(jié)構(gòu)之上形成第一氧化物層，其中，所述第一氧化物層限定所述字線之間的空氣間隙，并且沿著所述選擇線的側(cè)壁形成； 在所述第一氧化物層之上沿著所述選擇線的側(cè)壁形成用于間隔件的第二氧化物層； 刻蝕所述選擇線之間的第二氧化物層和第一氧化物層，以暴露所述選擇線之間的有源區(qū)； 將所述第一雜質(zhì)注入到所述選擇線之間的有源區(qū)中； 形成填充在所述選擇線之間的第三氧化物層；以及 將形成有所述第三氧化物層的整個(gè)結(jié)構(gòu)平坦化。
14.如權(quán)利要求10所述的方法，其中，所述第一雜質(zhì)的濃度比所述第二雜質(zhì)的濃度更聞。
15.如權(quán)利要求10所述的方法，其中，還將所述第二雜質(zhì)注入到經(jīng)由所述接觸孔暴露的所述結(jié)中。
16.如權(quán)利要求10所述的方法，其中，所述接觸插塞沿所述選擇線的方向延伸，并與所述隔離層和所述有源區(qū)共同耦接。
17.如權(quán)利要求10所述的方法，其中，所述選擇線包括第一漏極選擇線和第二漏極選擇線，以及 所述接觸插塞包括第一漏極接觸插塞和第二漏極接觸插塞，所述第一漏極接觸插塞與所述第一漏極選擇線相鄰，并與沿所述第一漏極選擇線和所述第二漏極選擇線方向布置的有源區(qū)之中的奇數(shù)有源區(qū)相耦接，所述第二漏極接觸插塞與所述第二漏極選擇線相鄰，并與沿所述第一漏極選擇線和所述第二漏極選擇線方向布置的有源區(qū)之中的偶數(shù)有源區(qū)相耦接。
18.如權(quán)利要求10所述的方法，還包括以下步驟 在形成所述接觸孔之前，在形成有所述多個(gè)氧化物層的整個(gè)結(jié)構(gòu)之上形成由氧化物層形成的第一層間絕緣層； 在所述第一層間絕緣層之上形成由氮化物層形成的覆蓋層；以及在所述覆蓋層之上形成由氧化物層形 成的第二層間絕緣層。
全文摘要
本發(fā)明公開(kāi)了一種半導(dǎo)體器件以及制造半導(dǎo)體器件的方法。所述方法包括以下步驟在半導(dǎo)體襯底上形成沿與第一方向相交叉的第二方向延伸的選擇線，其中，半導(dǎo)體襯底具有被隔離層分隔開(kāi)并沿第一方向延伸的有源區(qū)；通過(guò)在選擇線之間分別將第一雜質(zhì)注入到有源區(qū)中而形成結(jié)，并形成填充在選擇線之間的多個(gè)氧化物層；通過(guò)刻蝕所述多個(gè)氧化物層中的至少一個(gè)來(lái)形成暴露結(jié)的接觸孔；通過(guò)將第二雜質(zhì)注入到在形成接觸孔時(shí)由于隔離層的損失而暴露的半導(dǎo)體襯底的有源區(qū)中來(lái)形成結(jié)延伸部；以及形成用于填充接觸孔的接觸插塞。
文檔編號(hào)H01L27/115GK102969337SQ201210320058
公開(kāi)日2013年3月13日 申請(qǐng)日期2012年8月30日 優(yōu)先權(quán)日2011年8月30日
發(fā)明者禹元植 申請(qǐng)人:愛(ài)思開(kāi)海力士有限公司