一種納米量子點(diǎn)浮柵的制備方法
【專利摘要】本發(fā)明涉及一種納米量子點(diǎn)浮柵的制備方法。所述包括以下步驟：提供半導(dǎo)體襯底；在所述半導(dǎo)體襯底上形成隧穿介質(zhì)層；在所述隧穿介質(zhì)層上形成第一犧牲層、第二犧牲層和第三犧牲層；蝕刻所述第一犧牲層、第二犧牲層和第三犧牲層以形成溝槽，并露出所述隧穿介質(zhì)層；在所述溝槽內(nèi)隧穿介質(zhì)層表面和所述第一犧牲層表面上沉積納米量子點(diǎn)；沉積介電質(zhì)層，以覆蓋所述的納米量子點(diǎn)；執(zhí)行平坦化步驟，去除所述第一犧牲層以及位于所述第一犧牲層上的所述介電質(zhì)層和所述納米量子點(diǎn)，露出所述的第二犧牲層；沉積控制柵材料層；執(zhí)行另一平坦化步驟，去除所述第二犧牲層上的所述控制柵材料層。所述方法更加容易控制，更高效的制備存儲(chǔ)特性優(yōu)異的納米硅量子點(diǎn)。
【專利說明】一種納米量子點(diǎn)浮柵的制備方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體存儲(chǔ)器件，具體地，本發(fā)明涉及一種納米量子點(diǎn)浮柵的制備方法。
【背景技術(shù)】
[0002]隨著便攜式電子設(shè)備的高速發(fā)展(比如移動(dòng)電話、數(shù)碼相機(jī)、MP3播放器以及PDA等)，對(duì)于數(shù)據(jù)存儲(chǔ)的要求越來越高。非揮發(fā)性存儲(chǔ)器由于具有斷電情況下仍能保存數(shù)據(jù)的特點(diǎn)，成為這些設(shè)備中最主要的存儲(chǔ)部件，其中，由于閃存(flash memory)可以達(dá)到很高的芯片存儲(chǔ)密度，而且沒有引入新的材料，制造工藝兼容，因此，可以更容易更可靠的集成到擁有數(shù)字和模擬電路中。
[0003]浮柵結(jié)構(gòu)存儲(chǔ)器是重要的閃存器件中的一種，是目前被大量使用和普遍認(rèn)可的主流存儲(chǔ)器類型，廣泛的應(yīng)用于電子和計(jì)算機(jī)行業(yè)。常規(guī)浮柵結(jié)構(gòu)是首先在襯底上形成一層隧穿氧化層、浮置柵極以及ONO (氧化物-氮化物-氧化物的結(jié)構(gòu)絕緣隔離層)和一層控制柵極，并在襯底兩側(cè)分別形成源/漏區(qū)，但是隨著半導(dǎo)體工藝的發(fā)展和技術(shù)節(jié)點(diǎn)的縮小，由于柵氧化層厚度過大，導(dǎo)致很高的能耗，同時(shí)也影響了器件的可縮小性，限制了浮柵存儲(chǔ)器的發(fā)展。
[0004]隨著特征尺寸進(jìn)入納米級(jí)，減小存儲(chǔ)單元的尺寸的同時(shí)提高存儲(chǔ)數(shù)據(jù)寫入、讀取、擦除和保持性能，成為目前浮柵存儲(chǔ)器發(fā)展的方向，基于現(xiàn)有非易失存儲(chǔ)器提出了納米晶浮柵結(jié)構(gòu)非易失存儲(chǔ)器，利用納米晶顆粒作為電荷存儲(chǔ)介質(zhì)，每一個(gè)納米晶顆粒與周圍介質(zhì)絕緣，只能存儲(chǔ)少量幾個(gè)電子，基本實(shí)現(xiàn)了分立電荷存儲(chǔ)，降低了隧穿介質(zhì)層上由于缺陷形成致命的放電通道危害，使電荷保持特性更加穩(wěn)定，納米晶浮柵結(jié)構(gòu)對(duì)存儲(chǔ)器的性能起著至關(guān)重要的決定作用。
[0005]現(xiàn)有技術(shù)中制備納米硅量子點(diǎn)浮柵結(jié)構(gòu)的方法如圖la-g所示，首先提供半導(dǎo)體襯底101，所述的半導(dǎo)體襯底為P型，在所述半導(dǎo)體襯底101上生長(zhǎng)一層隧穿介質(zhì)層102，該隧穿介質(zhì)層可以為二氧化硅，然后在所述的隧穿介質(zhì)層102上沉積半導(dǎo)體硅量子點(diǎn)103，得到如圖1a所示圖案，然后在所述的半導(dǎo)體的量子點(diǎn)103和隧穿介質(zhì)層102上沉積介電質(zhì)層104，如圖1b所示，其中所述的介電質(zhì)可以為SiN，所述的介電質(zhì)層104和所述的半導(dǎo)體量子點(diǎn)103形成量子點(diǎn)的浮柵結(jié)構(gòu)，在所述的浮柵結(jié)構(gòu)上沉積控制柵層105，如圖1c所示，所述控制柵為硅或多晶硅層，在所述的控制柵105上形成掩膜層106，如圖1d所示，以所述的圖案掩膜層106為模板對(duì)所述的浮柵結(jié)構(gòu)和控制柵層105進(jìn)行蝕刻，一直蝕刻到所述的隧穿介質(zhì)層102(即SiO2層)，蝕刻去除所述的掩膜層106，得到如圖1f所示的圖形，最后在柵極兩側(cè)的注入源漏已形成源漏區(qū)，得到如圖1g所示的圖形，制備得到的所述的半導(dǎo)體量子點(diǎn)浮柵結(jié)構(gòu)，但是在蝕刻所述的半導(dǎo)體硅量子點(diǎn)103 (多晶硅)、介電質(zhì)層104 (SiN層)的過程中，由于所選用的材料不同，控制起來非常困難，單獨(dú)半導(dǎo)體硅量子點(diǎn)103時(shí)，半導(dǎo)體硅量子點(diǎn)103 (多晶硅)和所述的隧穿介質(zhì)層102 (即SiO2層)之間可以具有較高的選擇率，單獨(dú)蝕刻介電質(zhì)層104 (SiN層)時(shí)，所述介電質(zhì)層104 (SiN層)和所述的隧穿介質(zhì)層102(即SiO2層)之間也可以具有較高的選擇率，但是沒有方法可以保證多晶硅和SiO2層之間以及SiN和SiO2之間同時(shí)具有很高的選擇率，因此，現(xiàn)有技術(shù)中蝕刻方法通常是首先以掩膜層106為模板進(jìn)行蝕刻將圖案轉(zhuǎn)移到所述的控制柵層105 (硅或多晶硅)，蝕刻過程中由于較低的蝕刻選擇率，通常會(huì)部分的蝕刻掉浮柵結(jié)構(gòu)，如圖1e所示，具體地，所述步驟蝕刻去除了部分介電質(zhì)層104 (SiN層)和半導(dǎo)體硅量子點(diǎn)103 (多晶硅)，然后先蝕刻去除柵兩側(cè)所述的半導(dǎo)體硅量子點(diǎn)103，如圖1f所示，再去除所述的介電層104 (SiN層)，因此在蝕刻去除量子點(diǎn)和介電質(zhì)時(shí)分兩步進(jìn)行，并沒有方法可以一次去除而不破壞隧穿介質(zhì)層102(SiO2層)，在該蝕刻過程中不僅步驟繁瑣，而且非常難以控制，使得生效效率很低而且產(chǎn)品質(zhì)量也無(wú)法保證，因此在制備半導(dǎo)體量子點(diǎn)的浮柵機(jī)構(gòu)中，如何能在晶圓基片上大面積制備出尺寸均一、密度可控、存儲(chǔ)特性優(yōu)異的納米硅量子點(diǎn)晶粒陣列是關(guān)鍵技術(shù)之一，是目前所要解決的問題。

【發(fā)明內(nèi)容】

[0006]在
【發(fā)明內(nèi)容】
部分中引入了一系列簡(jiǎn)化形式的概念，這將在【具體實(shí)施方式】部分中進(jìn)一步詳細(xì)說明。本發(fā)明的
【發(fā)明內(nèi)容】
部分并不意味著要試圖限定出所要求保護(hù)的技術(shù)方案的關(guān)鍵特征和必要技術(shù)特征，更不意味著試圖確定所要求保護(hù)的技術(shù)方案的保護(hù)范圍。
[0007]為了解決現(xiàn)有技術(shù)中制備納米硅量子點(diǎn)時(shí)存在步驟繁瑣且不易控制的問題，本發(fā)明提供了一種納米量子點(diǎn)浮柵的制備方法，所述方法包括以下步驟:
[0008]提供半導(dǎo)體襯底；
[0009]在所述半導(dǎo)體襯底上形成隧穿介質(zhì)層；
[0010]在所述隧穿介質(zhì)層上形成第一犧牲層、第二犧牲層和第三犧牲層；
[0011]蝕刻所述第一犧牲層、第二犧牲層和第三犧牲層以形成溝槽，并露出所述隧穿介質(zhì)層；
[0012]在所述溝槽內(nèi)隧穿介質(zhì)層表面和所述第一犧牲層表面上沉積納米量子點(diǎn)；
[0013]沉積介電質(zhì)層，以覆蓋所述的納米量子點(diǎn)；
[0014]執(zhí)行平坦化步驟，去除所述第一犧牲層以及位于所述第一犧牲層上的所述介電質(zhì)層和所述納米量子點(diǎn)，露出所述的第二犧牲層；
[0015]沉積控制柵材料層；
[0016]執(zhí)行另一平坦化步驟，去除所述第二犧牲層上的所述控制柵材料層。
[0017]作為優(yōu)選，所述隧穿介質(zhì)層為SiO2層。
[0018]作為優(yōu)選，所述第一犧牲層為不定型碳層，所述第二犧牲層為平坦化阻擋層，所述第三犧牲層為氧化物層。
[0019]作為優(yōu)選，所述第三犧牲層為SiO2層。
[0020]作為優(yōu)選,所述納米量子點(diǎn)為娃量子點(diǎn)或多晶娃量子點(diǎn)。
[0021]作為優(yōu)選，所述介電質(zhì)層為SiN層或氧化物層。
[0022]作為優(yōu)選，所述介電質(zhì)層的沉積方法為低溫磁控濺射法。
[0023]作為優(yōu)選，所述平坦化步驟采用化學(xué)機(jī)械研磨法。
[0024]作為優(yōu)選，所述方法還包括蝕刻去除剩余的所述第二犧牲層和第三犧牲層，形成控制柵堆結(jié)構(gòu)的步驟，進(jìn)一步地，所述方法還包括在所述控制柵堆結(jié)構(gòu)的兩側(cè)進(jìn)行源漏注入，形成源漏區(qū)。
[0025]本發(fā)明首先設(shè)置3層掩膜犧牲層，然后對(duì)所述的犧牲層進(jìn)行蝕刻在襯底的中間形成溝槽，然后在所述的溝槽內(nèi)沉積納米量子點(diǎn)，而不是在整個(gè)硅襯底的表面沉積，沉積量子點(diǎn)后進(jìn)一步制備浮柵結(jié)構(gòu)，最后去掉柵極兩側(cè)的犧牲層，從而避免了在整個(gè)硅襯底的表面沉積納米量子點(diǎn)和介電質(zhì)，而不容易去除的問題，本發(fā)明通過巧妙構(gòu)思使制備過程更加容易控制，效率也進(jìn)一步提高。
【專利附圖】

【附圖說明】
[0026]本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實(shí)施例及其描述，用來解釋本發(fā)明的裝置及原理。在附圖中，
[0027]圖la-g為現(xiàn)有技術(shù)中制備納米硅量子點(diǎn)浮柵的過程示意圖；
[0028]圖2為本發(fā)明制備納米硅量子點(diǎn)浮柵的方法流程圖；
[0029]圖3a_j為本發(fā)明制備制備納米硅量子點(diǎn)浮柵的過程示意圖。
【具體實(shí)施方式】
[0030]接下來，將結(jié)合附圖更加完整地描述本發(fā)明，附圖中示出了本發(fā)明的實(shí)施例。但是，本發(fā)明能夠以不同形式實(shí)施，而不應(yīng)當(dāng)解釋為局限于這里提出的實(shí)施例。相反地，提供這些實(shí)施例將使公開徹底和完全，并且將本發(fā)明的范圍完全地傳遞給本領(lǐng)域技術(shù)人員。在附圖中，為了清楚，層和區(qū)的尺寸以及相對(duì)尺寸可能被夸大。自始至終相同附圖標(biāo)記表示相同的元件。
[0031]本發(fā)明提供一種納米硅量子點(diǎn)浮柵的制作方法。圖2為根據(jù)本發(fā)明一個(gè)實(shí)施方式來制作納米硅量子點(diǎn)浮柵的工藝流程圖，圖3a_3j為根據(jù)本發(fā)明一個(gè)實(shí)施方式來制作納米硅量子點(diǎn)浮柵工藝過程中各步驟所獲得的器件的剖視圖。下面將結(jié)合圖2和圖3a_3j對(duì)本發(fā)明的制作方法進(jìn)行詳細(xì)描述。
[0032]執(zhí)行步驟201，提供半導(dǎo)體襯底301，并在所述半導(dǎo)體襯底201上沉積一層隧穿介質(zhì)層302 ；
[0033]具體地，所述半導(dǎo)體襯底301可以選用P型，在所述半導(dǎo)體襯底201上沉積一層隧穿介質(zhì)層302，如圖3a所示，所述隧穿介質(zhì)層202為隧穿氧化層，在本發(fā)明中優(yōu)選SiO2層作為隧穿氧化層，所述隧穿氧化層的厚度可以為l_20nm，但不僅僅局限于該厚度，本領(lǐng)域技術(shù)人員可以根據(jù)需要進(jìn)行調(diào)整，以獲得更好效果。在該步驟中作為一種【具體實(shí)施方式】，沉積所述SiO2層時(shí)可以選用熱氧化、原子層沉積、化學(xué)氣相沉積、電子束蒸發(fā)或磁控濺射方法。
[0034]執(zhí)行步驟202，在所述隧穿介質(zhì)層上形成第一犧牲層205、第二犧牲層204和第三犧牲層203:
[0035]具體地，在所述隧穿介質(zhì)層202上面沉積第一犧牲層205、第二犧牲層204和第三犧牲層203，形成掩膜疊層，如圖3b所示，其中位于最上層第一犧牲層205可以為氧化層，以便在所述氧化層的表面上沉積所述的納米硅量子點(diǎn)，在本發(fā)明中優(yōu)選為SiO2層；位于中間的第二犧牲層204選擇硬掩膜，作為接下來平坦化步驟的阻擋層，在平坦化過程中可以起到保護(hù)作用；位于最底層的第三犧牲層203可以選擇和下面的隧穿介質(zhì)層202具有較大選擇率的材料，例如在本發(fā)明的【具體實(shí)施方式】中，所述的隧穿介質(zhì)層202選用SiO2，那么相應(yīng)的所述的第三犧牲層203優(yōu)選不定型碳，可以更容易的去除第三犧牲層203而不會(huì)影響SiO2 層。
[0036]執(zhí)行步驟203，蝕刻所述掩膜疊層第一犧牲層205、第二犧牲層204和第三犧牲層203以形成溝槽，并露出所述隧穿介質(zhì)層；
[0037]具體地，對(duì)所述的掩膜疊層進(jìn)行蝕刻，在整個(gè)掩膜疊層的中部形成溝槽209，如圖3c所示，所述的蝕刻過程可以分為幾個(gè)步驟進(jìn)行，可以選擇現(xiàn)有技術(shù)中常用的蝕刻方法，只要能夠蝕刻露出所述的隧穿介質(zhì)SiO2層即可，例如，在本發(fā)明中首先在所述第一犧牲層205上沉積光阻層，圖案化所述光阻層以露出所述的第一犧牲層205，以所述的光阻層為掩膜，采用干法刻蝕或濕法蝕刻去除所述露出的犧牲層至隧穿介質(zhì)SiO2層，形成所述的溝槽209，最后去除第一犧牲層205上的光阻層。
[0038]執(zhí)行步驟204，在所述溝槽內(nèi)隧穿介質(zhì)層表面和所述第一犧牲層表面上沉積納米量子點(diǎn)206 ；
[0039]具體地，在所述溝槽209上的隧穿介質(zhì)層202上面和第一犧牲層205上均沉積納米量子點(diǎn)206得到如圖3d所示圖案，所述的納米量子點(diǎn)可以選用金屬納米晶、化合物納米晶、半導(dǎo)體納米晶或異質(zhì)復(fù)合納米晶，在本發(fā)明中優(yōu)選半導(dǎo)體納米晶，包括硅、多晶硅或Ge，進(jìn)一步，所述納米量子點(diǎn)206可以選用納米硅量子點(diǎn)，所述量子點(diǎn)的沉積方法可以選擇分子束外延(MBE)、金屬有機(jī)化學(xué)氣相沉積(MOCVD)、低壓化學(xué)氣相沉積(LPCVD)、激光燒蝕沉積(LAD)以及選擇外延生長(zhǎng)(SEG)中的一種。
[0040]執(zhí)行步驟205，沉積介電質(zhì)層207，以覆蓋所述的納米量子點(diǎn)206 ；
[0041]具體地，在所述的納米量子點(diǎn)206的上方沉積介電質(zhì)層207，以完全覆蓋所述的納米量子點(diǎn)206并在溝槽209內(nèi)形成掩膜疊層側(cè)壁，如圖3e所示，作為優(yōu)選，所述的介電質(zhì)層207可以選擇SiN或者氧化物，進(jìn)一步，所述氧化物可以為SiO2材料，此外，所述介電質(zhì)層207的沉積方法可以選用現(xiàn)有技術(shù)中常用的沉積方法，在本發(fā)明中優(yōu)選低溫磁控濺射法。
[0042]執(zhí)行步驟206，執(zhí)行平坦化步驟，去除所述第一犧牲層205以及位于所述第一犧牲層上的所述介電質(zhì)層207和所述納米量子點(diǎn)206，露出所述的第二犧牲層204 ；
[0043]具體地，平坦化所述圖案，去除第二犧牲層204上方的第一犧牲層205、納米量子點(diǎn)206和介電質(zhì)層207，露出作為平坦化阻擋層的第二犧牲層204，如圖3f所示，所述平坦化步驟不破壞所述溝槽內(nèi)介電層以及掩膜疊層側(cè)壁，作為優(yōu)選，所述平坦化方法可以選用化學(xué)機(jī)械研磨法。
[0044]執(zhí)行步驟207，沉積控制柵材料層208 ；
[0045]具體地，在所述溝槽內(nèi)以及第二犧牲層204的表面沉積控制柵材料層208，如圖3g所示，所述的控制柵材料層208可以為硅或多晶硅層，作為優(yōu)選，所述控制柵材料層208的厚度可以為l_50nm，作為優(yōu)選，本發(fā)明中優(yōu)選多晶硅層，所述多晶硅層可以選用化學(xué)氣相沉積方法制備，在本發(fā)明中的一種【具體實(shí)施方式】中，將反應(yīng)氣體氫氣(H2)攜帶的四氯化硅(SiCl4)或三氯氫硅(SiHCl3)、硅烷(SiH4)和二氯氫硅(SiH2Cl2)等中的至少一種進(jìn)入反應(yīng)室，在反應(yīng)室進(jìn)行高溫化學(xué)反應(yīng)，使含硅反應(yīng)氣體還原或熱分解，所產(chǎn)生的硅原子所述溝槽內(nèi)以及第二犧牲層204的表面沉積生長(zhǎng)。
[0046]執(zhí)行步驟208，執(zhí)行另一平坦化步驟，去除所述第二犧牲層204上的所述控制柵材料層。[0047]具體地，執(zhí)行平坦化步驟，去除第二犧牲層204上方的控制柵材料層，得到如圖3h所示的圖案，在該步驟中可以去除部分第二犧牲層204，但不能完全除去作為平坦化阻擋層的第二犧牲層204，以保證在所述的溝槽209內(nèi)形成控制柵堆結(jié)構(gòu)。
[0048]執(zhí)行步驟209，蝕刻去除所述剩余的掩膜疊層，并形成源漏區(qū)；
[0049]具體地，去除剩余的第二犧牲層204和第三犧牲層203，以露出所述的隧穿介質(zhì)層202，如圖3i所示，接著在柵堆結(jié)構(gòu)的兩側(cè)進(jìn)行源漏注入，形成有效的源漏區(qū)，如圖3j所示，作為優(yōu)選，所述源漏區(qū)可以為重?fù)诫s源漏區(qū)。
[0050]本發(fā)明首先設(shè)置3層掩膜犧牲層，然后對(duì)所述的犧牲層進(jìn)行蝕刻在襯底的中間形成溝槽，然后在所述的溝槽內(nèi)以及犧牲層的表面沉積納米量子點(diǎn)，而不是在整個(gè)硅襯底的表面沉積，沉積量子點(diǎn)后進(jìn)一步制備浮柵結(jié)構(gòu)，最后去掉柵極兩側(cè)的犧牲層，露出隧穿SiO2層，從而避免了在整個(gè)硅襯底的表面沉積納米量子點(diǎn)和介電質(zhì)，而不容易去除的問題，本發(fā)明通過巧妙構(gòu)思使制備過程更加容易控制，效率也進(jìn)一步提高。
[0051]本發(fā)明已經(jīng)通過上述實(shí)施例進(jìn)行了說明，但應(yīng)當(dāng)理解的是，上述實(shí)施例只是用于舉例和說明的目的，而非意在將本發(fā)明限制于所描述的實(shí)施例范圍內(nèi)。此外本領(lǐng)域技術(shù)人員可以理解的是，本發(fā)明并不局限于上述實(shí)施例，根據(jù)本發(fā)明的教導(dǎo)還可以做出更多種的變型和修改，這些變型和修改均落在本發(fā)明所要求保護(hù)的范圍以內(nèi)。本發(fā)明的保護(hù)范圍由附屬的權(quán)利要求書及其等效范圍所界定。
【權(quán)利要求】
1.一種納米量子點(diǎn)浮柵的制備方法，包括以下步驟: 提供半導(dǎo)體襯底； 在所述半導(dǎo)體襯底上形成隧穿介質(zhì)層； 在所述隧穿介質(zhì)層上形成第一犧牲層、第二犧牲層和第三犧牲層； 蝕刻所述第一犧牲層、第二犧牲層和第三犧牲層以形成溝槽，并露出所述隧穿介質(zhì)層； 在所述溝槽內(nèi)隧穿介質(zhì)層表面和所述第一犧牲層表面上沉積納米量子點(diǎn)； 沉積介電質(zhì)層，以覆蓋所述的納米量子點(diǎn)； 執(zhí)行平坦化步驟，去除所述第一犧牲層以及位于所述第一犧牲層上的所述介電質(zhì)層和所述納米量子點(diǎn)，露出所述的第二犧牲層； 沉積控制柵材料層； 執(zhí)行另一平坦化步驟，去除所述第二犧牲層上的所述控制柵材料層。
2.根據(jù)權(quán)利要求1所述的納米量子點(diǎn)浮柵的制備方法，其特征在于，所述隧穿介質(zhì)層為SiO2層。
3.根據(jù)權(quán)利要求1所述的納米量子點(diǎn)浮柵的制備方法，其特征在于，所述第一犧牲層為不定型碳層，所述第二犧牲層為平坦化阻擋層，所述第三犧牲層為氧化物層。
4.根據(jù)權(quán)利要求1所述的納米量子點(diǎn)浮柵的制備方法，其特征在于，所述第三犧牲層為SiO2層。
5.根據(jù)權(quán)利要求1所述的納米量子點(diǎn)浮柵的制備方法，其特征在于，所述納米量子點(diǎn)為娃量子點(diǎn)或多晶娃量子點(diǎn)。
6.根據(jù)權(quán)利要求1所述的納米量子點(diǎn)浮柵的制備方法，其特征在于，所述介電質(zhì)層為SiN層或氧化物層。
7.根據(jù)權(quán)利要求1所述的納米量子點(diǎn)浮柵的制備方法，其特征在于，所述介電質(zhì)層的沉積方法為低溫磁控濺射法。
8.根據(jù)權(quán)利要求1所述的納米量子點(diǎn)浮柵的制備方法，其特征在于，所述平坦化步驟采用化學(xué)機(jī)械研磨法。
9.根據(jù)權(quán)利要求1所述的納米量子點(diǎn)浮柵的制備方法，其特征在于，所述方法還包括蝕刻去除剩余的所述第二犧牲層和第三犧牲層，形成控制柵堆結(jié)構(gòu)的步驟。
10.根據(jù)權(quán)利要求9所述的納米量子點(diǎn)浮柵的制備方法，其特征在于，所述方法還包括在所述控制柵堆結(jié)構(gòu)的兩側(cè)進(jìn)行源漏注入，形成源漏區(qū)。
【文檔編號(hào)】H01L21/28GK103515206SQ201210203458
【公開日】2014年1月15日 申請(qǐng)日期:2012年6月19日 優(yōu)先權(quán)日:2012年6月19日
【發(fā)明者】隋運(yùn)奇, 何其旸 申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司