專利名稱：鈍化后互連結構的制作方法
技術領域：
本發(fā)明涉及半導體器件，更具體而言，涉及鈍化后互連結構。
背景技術：
現(xiàn)代集成電路由數(shù)百萬個諸如晶體管和電容器的有源器件構成。這些器件最初彼此隔離，但是隨后互連在一起以形成功能電路。典型的互連結構包括諸如金屬線(引線)的橫向互連件以及諸如通孔開口和接觸件的縱向互連件?；ミB件對現(xiàn)代集成電路的性能限制和密度的決定作用日益增強。在互連結構的頂部上，在相應芯片的表面上形成并且暴露出接合焊盤。通過接合焊盤形成電連接，從而將芯片連接至封裝襯底或者另一管芯。接合焊盤可以用于引線接合或者倒裝芯片接合。倒裝芯片封裝利用凸塊在芯片的I/O焊盤和封裝件的襯底或者引線框架之間建立電接觸。在結構上，凸塊實際上包含凸塊本身以及位于該凸塊和I/o焊盤之間的“凸塊下金屬化層”(UBM)。如今，晶圓級芯片尺寸封裝(WLCSP)以其低廉的成本和相對簡單的工藝而得到廣泛應用。在典型的WLCSP中，在鈍化層上形成諸如再分布線(RDL)的鈍化后互連(PPI)線，然后形成聚合物膜和凸塊。然而，據(jù)發(fā)明人所知的PPI形成工藝具有聚合物膜剝離問題，這可能會導致PPI結構中的界面不牢固，并且可能會在器件中造成故障
發(fā)明內容
一方面，本發(fā)明提供了一種半導體器件，所述半導體器件包括半導體襯底，所述半導體襯底具有第一區(qū)域和第二區(qū)域，其中，所述第一區(qū)域是導電焊盤區(qū)域，以及所述第二區(qū)域鄰近所述第一區(qū)域；鈍化層，所述鈍化層位于所述半導體襯底上面；第一保護層，所述第一保護層位于所述鈍化層上面；互連層，所述互連層位于所述第一保護層上面；第二保護層，所述第二保護層位于所述互連層上面并且包括開口，所述開口暴露出所述互連層的一部分；阻擋層，所述阻擋層形成在所述互連層的暴露部分上；以及焊料凸塊，所述焊料凸塊形成在所述阻擋層上，其中，所述鈍化層、所述第一保護層、所述互連層、和所述第二保護層中的至少一層包含形成在所述第二區(qū)域中的至少一個槽狀件。在所述的半導體器件中，所述鈍化層包含位于所述第二區(qū)域中的多個槽狀件，并且所述第一保護層填充所述鈍化層中的所述多個槽狀件。在所述的半導體器件中，所述阻擋層包含鎳(Ni)層、鈀(Pd)層、或者金(Au)層中的至少一層。在所述的半導體器件中，所述互連層包含銅。所述的半導體器件還包括導電焊盤，所述導電焊盤形成在所述第一區(qū)域中的所述半導體襯底上，其中，所述導電焊盤被所述鈍化層和所述第一保護層部分地覆蓋，并且所述導電焊盤與所述互連層電連接。在所述的半導體器件中，所述第一保護層包含位于所述第二區(qū)域中的多個槽狀件，并且所述互連層填充了所述第一保護層的所述多個槽狀件。在所述的半導體器件中，所述互連層包含接合焊盤區(qū)域，所述接合焊盤區(qū)域通過所述第二保護層的所述開口暴露出來；以及偽區(qū)域，所述偽區(qū)域形成在所述第一保護層的所述槽狀件中且與所述接合焊盤區(qū)域電分離。在所述的半導體器件中，所述第一保護層包含聚合物。在所述的半導體器件中，所述互連層包含通過所述第二保護層暴露出來的接合焊盤區(qū)域以及與所述接合焊盤區(qū)域電分離的偽焊盤區(qū)域，并且所述偽焊盤區(qū)域包含位于所述第二區(qū)域中的多個槽狀件。 在所述的半導體器件中，所述第二保護層填充所述互連層的所述偽焊盤區(qū)域中的所述多個槽狀件。在所述的半導體器件中，所述第二保護層包含多個槽狀件，所述多個槽狀件暴露出所述互連層的所述偽焊盤區(qū)域。在所述的半導體器件中，所述阻擋層填充所述第二保護層中的所述多個槽狀件。在所述的半導體器件中，所述第二保護層包含聚合物。另一方面，本發(fā)明提供了一種封裝組件，所述封裝組件包括半導體器件，所述半導體器件具有第一區(qū)域和第二區(qū)域，所述第二區(qū)域鄰近所述第一區(qū)域；襯底，所述襯底包含導電區(qū)域；以及接合點焊料結構，位于所述半導體器件的所述阻擋層和所述襯底的所述導電區(qū)域之間，其中所述半導體器件包括導電焊盤，所述導電焊盤形成在所述第一區(qū)域上；鈍化層，所述鈍化層形成在所述第一區(qū)域和所述第二區(qū)域上，其中，所述鈍化層包含位于所述第一區(qū)域中的第一開口，從而部分地覆蓋所述導電焊盤；第一聚合物層，所述第一聚合物層位于所述鈍化層上面并且包含位于所述第一區(qū)域中的第二開口，從而部分地覆蓋所述第一開口，并且部分地暴露出所述導電焊盤；鈍化后互連(PPI)結構，所述PPI結構位于所述第一聚合物層上面，并且填充所述第一聚合物層的所述第二開口 ；第二聚合物層，所述第二聚合物層位于所述PPI結構上面，并且包含第三開口，所述第三開口暴露出所述PPI結構的接合焊盤區(qū)域；以及阻擋層，位于所述PPI結構的暴露出來的接合焊盤區(qū)域上，其中所述阻擋層包含鎳(Ni)層、鈀(Pd)層或者金(Au)層中的至少一層，其中，所述鈍化層、所述第一聚合物層、所述PPI結構、和所述第二聚合物層中的至少一層包含形成在所述第二區(qū)域中的至少一個槽狀件。在所述的封裝組件中，所述鈍化層包含位于所述第二區(qū)域中的多個槽狀件，并且所述第一聚合物層填充所述鈍化層中的所述多個槽狀件。在所述的封裝組件中，所述第一聚合物層包含位于所述第二區(qū)域中的多個槽狀件，并且所述PPI結構填充所述第一聚合物層中的所述多個槽狀件，以形成與所述接合焊盤區(qū)域電分離的偽區(qū)域。在所述的封裝組件中，所述PPI結構包含與所述接合焊盤區(qū)域電分離的偽焊盤區(qū)域，并且所述偽焊盤區(qū)域包含位于所述第二區(qū)域中的多個槽狀件。在所述的封裝組件中，所述第二聚合物層填充了所述PPI結構的所述偽焊盤區(qū)域中的所述多個槽狀件。在所述的封裝組件中，所述第二聚合物層包含暴露出所述PPI層的所述偽焊盤區(qū)域的多個槽狀件。在所述的封裝組件中，所述阻擋層填充了位于所述第二聚合物層中的所述多個槽狀件。


圖1至圖5是示出了根據(jù)示例性實施例的形成具有PPI結構的半導體器件的方法的各個中間階段的橫截面圖；以及圖6是根據(jù)示例性實施例的封裝組件的橫截面圖。圖7至圖9是示出了根據(jù)示例性實施例的形成具有PPI結構的半導體器件的方法的各個中間階段的橫截面圖；圖10至圖11是示出了根據(jù)示例性實施例的形成PPI結構的方法的橫截面圖；以及圖12至圖13是示出了根據(jù)示例性實施例的形成PPI結構的方法的橫截面圖。
具體實施方式
在下面詳細論述本發(fā)明各實施例的制造和使用。然而，應該理解，實施例提供了許多可以在各種具體環(huán)境中實現(xiàn)的可應用的發(fā)明構思。所論述的具體實施例僅僅是制造和使用實施例的示例性具體方式，而不用于限制本發(fā)明的范圍。在所有各個視圖和示例性實施例中，相似的參考標號用于指示相似元件?，F(xiàn)在，將對所附附圖中示出的示例性實施例進行詳細地論述。只要有可能，在附圖和描述中使用相同的參考標號表示相同或者相似的部件。在附圖中，為了清楚和便利，可以擴大形狀和厚度。本描述尤其涉及形成根據(jù)本發(fā)明的裝置的一部分的元件或者更直接地與根據(jù)本發(fā)明的裝置相結合的元件?？梢岳斫?，沒有具體示出或者描述的元件可以采用各種形式。在整個說明書中，提及的“一個實施例”或者“實施例”的意思是，所述的與該實施例相關的特定部件、結構、或者特征都包括在至少一個實施例中。因此，在整個說明書中的各個位置中出現(xiàn)的短語“在一個實施例中”或者“在實施例中”并不一定全都是指同一個實施例。而且，在一個或者多個實施例中，特定部件、結構、或者特征可以以任何適當?shù)姆绞竭M行組合。應該理解，以下附圖并沒有按比例繪制；而且，這些附圖僅僅旨在進行說明。圖1至圖5示出了根據(jù)實施例的在半導體器件中形成PPI結構的方法的各個中間階段。首先參考圖1，根據(jù)實施例，示出了在其上形成有電路12的襯底10的一部分。襯底10可以包括例如體硅(摻雜的或者未摻雜的)、或者絕緣體上硅(SOI)襯底的有源層。通常，SOI襯底包含形成在絕緣體層上的半導體材料(比如硅)層。絕緣體層可以是例如隱埋氧化物(BOX)層或者氧化硅層。絕緣體層形成在襯底(通常是硅襯底或者玻璃襯底)上。還可以使用其他襯底，比如多層襯底或者梯度襯底。形成在襯底10上的電路12可以是適合于特定應用的任何類型的電路。在實施例中，電路12包括形成在襯底10上的電子器件以及位于該電子器件上面的一層或者多層介電層?？梢栽诮殡妼又g形成金屬層，用來在電子器件之間傳送電信號。電子器件還可以形成在一層或者多層介電層中。例如，電路12可以包括通過互連來執(zhí)行一項或者多項功能的各個N型金屬氧化物半導體(NMOS)器件和/或P型金屬氧化物半導體(PMOS)器件，比如晶體管、電容器、電阻器、二極管、光電二極管、熔絲等等。這些功能可以包括存儲器結構、處理結構、傳感器、放大器、功率分配器、輸入/輸出電路等等。本領域普通技術人員將理解，提供的以上實例僅僅用于說明的目的，以進一步解釋一些示例性實施例的應用，并不意味著以任何方式對本發(fā)明進行限定。可以視具體情況針對給定的應用使用其他電路。圖1中還示出了層間介電(ILD)層I 4。可以由例如低K介電材料(比如磷硅酸鹽玻璃(PSG)、硼磷硅酸鹽玻璃(BPSG)、氟化的硅酸鹽玻璃(FSG)、SiOxCy、旋涂玻璃、旋涂聚合物、硅碳材料、其化合物、其復合物、其組合等等)，通過任何適當?shù)姆椒?諸如旋涂、化學汽相沉積(CVD)、和/或等離子體增強CVD (PECVD))形成ILD層14。還應該注意，ILD層14可以包含多層介電層?？梢源┻^ILD層14形成接觸件(未示出)，從而提供與電路12的電接觸。該接觸件可以由例如一層或者多層的TaN、Ta、TiN, T1、CoW、銅、鎢、鋁、銀等等、或者其組合形成。在ILD層14上方形成一層或者多層金屬間介電(IMD)層16和相關的金屬化層。通常，使用一層或者多層MD層16和相關的金屬化層(包括金屬線18、通孔開口 19和金屬層20)以使電路12彼此互連，并且用于提供外部電連接。MD層16可以通過PECVD技術或者高密度等離子體CVD (HDPCVD)等等，由諸如FSG的低K介電材料形成，并且可以包括中間蝕刻停止層。應該注意，可以在介電層中鄰近的兩層(例如，ILD層14和IMD層16)之間設置一層或者多層蝕刻停止層(未示出)。通常，在形成通孔開口和/或接觸件時，蝕刻停止層提供用于停止蝕刻工藝的機構。形成這些蝕刻停止層的介電材料具有與鄰近層(例如，下面的半導體襯底10、上面的ILD層14、和上面的MD層16)不同的蝕刻選擇性。在實施例中，蝕刻停止層可以由SiN、SiCN、SiCO、CN、其組合等等，通過CVD或者PECVD技術沉積而形成。金屬化層(包括金 屬線18和通孔開口 19)可以由銅或者銅合金形成，然而，這些金屬化層也可以由其他金屬形成。另外，金屬化層包括在最頂部IMD層16T中或者在最頂部MD層16T上形成并且經過圖案化的頂部金屬層20，從而提供外部電連接，并且保護下面各層免受各種環(huán)境污染。最頂部IMD層16T可以由介電材料(比如氮化娃、氧化娃、未摻雜的硅玻璃等等)形成。在隨后的附圖中，未示出半導體襯底10、電路12、ILD層14、MD層16、以及金屬化層18和19。形成頂部金屬層20作為最頂部IMD層16T上的頂部金屬化層的一部分。此后，在第一區(qū)域I中形成導電焊盤22，從而使該導電焊盤22與頂部金屬層20相接觸，或者可選地，通過通孔使該導電焊盤22與頂部金屬層20電連接。導電焊盤22可以由鋁、鋁銅、鋁合金、銅、銅合金等等形成。參考圖1，在導電焊盤22和最頂部MD層16T上方形成一層或者多層鈍化層，比如鈍化層24。鈍化層24可以通過任何適當?shù)姆椒?比如CVD、PVD等等)由介電材料(比如未摻雜的硅酸鹽玻璃(USG)、氮化硅、氧化硅、氮氧化硅、或無孔材料)形成。鈍化層24可以是單層或者層壓層。本領域普通技術人員將理解，所示出的單層導電焊盤和單層鈍化層僅僅用于說明的目的。鑒于此，其他實施例可以包括任何數(shù)量的導電層和/或鈍化層。然后，通過采用掩模方法、光刻技術、蝕刻工藝、或其組合對鈍化層24進行圖案化，從而在第一區(qū)域I中形成開口 25，以及在第二區(qū)域II中形成至少一個槽狀件(slot)24a。在第一區(qū)域I (其為導電焊盤區(qū)域)中，對鈍化層24進行圖案化，以覆蓋導電焊盤22的周邊部分，并且通過開口 25暴露出導電焊盤22的中央部分。在鄰近導電焊盤區(qū)域的第二區(qū)域II中，對鈍化層24進行圖案化，以提供槽狀件24a，該槽狀件24a用于改進鈍化層24和隨后沉積的材料層之間的界面處的粘合性。在一些實施例中，在鈍化層24中形成多于兩個槽狀件24a。還應該注意，提供的槽狀件24a的放置僅僅用于說明的目的，以及槽狀件24a的具體位置和圖案可以改變，并且可以包括例如槽狀件陣列、槽狀件線、交錯槽狀件、網(wǎng)狀槽狀件等等。提供的所示出的槽狀件尺寸僅僅用于參考，并且所示出的槽狀件尺寸預期并非是實際尺寸或者實際相對尺寸。接下來，如圖2中所示，在鈍化層24上形成第一保護層26，該第一保護層26填充了開口 25和槽狀件24a。然后對第一保護層26進行圖案化，以形成開口 27，通過該開口 27再次暴露出導電焊盤22的至少一部分。填充槽狀件24a的第一保護層26形成嵌入在鈍化層24中的腳部(foot portion) 26a。第一保護層26可以是例如聚合物層。聚合物層可以由諸如環(huán)氧樹脂、聚酰亞胺、苯并環(huán)丁烯(BCB)、聚苯并惡唑(PBO)等等的聚合物材料形成，然而，還可以使用其他相對較軟(通常為有機)的介電材料。形成方法包括旋轉涂布或者其他方法。此后，如圖3所示，在第一保護層26上形成PPI結構28，并且對該PPI結構28進行圖案化，該PPI結構28通過開口 27與導電焊盤22電連接。作為互連層的PPI結構28包括互連線區(qū)域281和接合焊盤區(qū)域28P?；ミB線區(qū)域281和接合焊盤區(qū)域28P可以同時形成，并且可以由相同的導電材料形成。在實施例中，互連線區(qū)域281延伸為通過開口 27與導電焊盤22電連接，并且在隨后的工藝中，在接合焊盤區(qū)域28P上方形成凸塊部件，并且該凸塊部件與接合焊盤區(qū)域28P電連接。PPI結構28可以包括但不限于例如銅、鋁、銅合金、或者其他可移動導電材料，采用電鍍、無電鍍、濺射、化學汽相沉積方法等等形成。在一些實施例中，PPI結構28還可以包括位于含銅層頂部上的含鎳層(未示出)。在一些實施例中，PPI結構28還可以作為電源線、再分布線(RDL)、電感器、電容器或者任何無源元件起作用。通過PPI結構28的布線(routing)，可以直接或者可以不直接在導電焊盤22上方形成接合焊盤區(qū)域28P。 然后，參考圖3，在襯底10上形成第二保護層30，從而覆蓋了 PPI結構28以及第一保護層26的暴露部分。采用光刻工藝和/或蝕刻工藝，進一步對第二保護層30進行圖案化，從而形成開口 32，該開口 32暴露出接合焊盤區(qū)域28P的至少一部分。開口 32的形成方法可以包括光刻、濕式蝕刻或者干式蝕刻、激光鉆孔等等。在一些實施例中，第二保護層30由聚合物層(比如環(huán)氧樹脂、聚酰亞胺、苯并環(huán)丁烯(BCB)、聚苯并惡唑(PBO)等等)形成，然而，也可以使用其他相對較軟(通常為有機)的介電材料。在一些實施例中，第二保護層30由選自未摻雜的娃酸鹽玻璃(USG)、氮化娃、氮氧化娃、氧化娃、及其組合的非有機材料形成。為了保護接合焊盤區(qū)域28P的暴露部分，如圖4中所示，工藝進行至在開口 32內形成阻擋層34。阻擋層34形成在開口 32內的接合焊盤區(qū)域28P上，從而防止PPI結構28中的銅擴散至接合材料(比如焊料合金)中，該接合材料用于將襯底10與外部部件相接合。防止銅擴散提高了封裝件的可靠性和接合強度。阻擋層34可以包含鎳(Ni)、錫、錫鉛(SnPb)、金(Au)、銀、鈀(Pd)、因(In)、鎳鈀金(NiPdAu)、鎳金(NiAu) 'Ni基合金、Au基合金、或者Pd基合金、其他類似材料、或者通過無電鍍工藝或者浸鍍工藝形成的合金。阻擋層34的厚度為大約O.1 μ m-10 μ m。在一個實施例中，阻擋層34是包含無電鍍Ni層、無電鍍Pd層、和浸鍍Au層的三層結構，這種三層結構也被稱為ENEPIG結構。例如，ENEPIG結構可以具有厚度為至少2 μ m的無電鍍Ni層、厚度為至少O. 02 μ m的無電鍍Pd層、以及厚度為至少O. 01 μ m的浸鍍Au層。在一個實施例中，阻擋層34是包含無電鍍Ni層和無電鍍Pd層的雙層結構，被稱為ENEP結構。在一個實施例中，阻擋層34是包含無電鍍Ni層的單層結構，該結構也被稱為EN結構。在一個實施例中，阻擋層34是包含無電鍍Ni層和浸鍍Au層的雙層結構，該結構也被稱為ENIG結構。如圖5中所示，在阻擋層34上形成焊料凸塊36。在一個實施例中，通過將焊料球接合在阻擋層34上，然后回流該材料形成焊料凸塊36。焊料凸塊36可以包括不含鉛的預焊料層、SnAg、或者包括錫、鉛、銀、銅、鎳、鉍、或者其組合的合金的焊料材料。因此，在半導體器件上完成凸塊結構。所示出的實施例在鈍化層24中提供槽狀件24a，從而增強了鈍化層24和第一保護層26之間的界面粘合性。這樣可以改進PPI結構中的強度，并且可以減少和/或消除聚合物層的剝離和碎裂。因此，在封裝組件工藝中，可以增強接合點的可靠性，并且可以減少凸塊疲勞。在形成凸塊之后，例如，可以形成封裝件(encapsulant)，可以實施分離工藝將單個管芯單分出來，并且可以實施晶圓級或者管芯級堆疊等等。然而，應該注意，可以在許多不同情況下使用實施例。例如，可以在管芯至管芯接合結構、管芯至晶圓接合結構、晶圓至晶圓接合結構、管芯級封裝、晶圓級封裝等等中使用實施例。圖6是描述了倒裝芯片組件的示例性實施例的橫截面圖。圖5中示出的結構被上下翻轉，并且與圖6底部的另一襯底100相接合。襯底100可以是封裝襯底、板(例如，印刷電路板(PCB))、晶圓、管芯、插件襯底、或者其他適當?shù)囊r底。凸塊結構通過各個導電接合點與襯底100相連接。例如，在襯底100上形成導電區(qū)域102并且對導電區(qū)域102進行圖案化。導電區(qū)域102是通過掩模層104顯示的接觸焊盤或者導電跡線的一部分。在一個實施例中，掩模層104是在襯底100上形成并且經過圖案化的阻焊層，從而暴露出導電區(qū)域102。掩模層104具有掩模開口，該掩模開口提供了用于形成焊料接合點的窗口。例如，可以在導電區(qū)域102上提供包括錫、鉛、銀、銅、鎳、鉍、或者其組合的合金的焊料層。襯底10可以與襯底100相連接，從而在阻擋層34和導電區(qū)域102之間形成接合點焊料結構106。示例性連接工藝包括助焊劑應用、芯片放置、回流熔化的焊料接合點、和/或清除助焊劑殘留物。集成電路襯底10、接合點焊料結構106、和其他襯底100可以被稱為封裝組件200，或者在本實施例中，還可以被稱為倒裝芯片封裝組件。圖7至圖9示出了根據(jù)可選實施例的在半導體器件中形成PPI結構的示例性方法的各個中間階段。除非另有說明，這些實施例中的參考標號表示圖1至圖6中示出的實施例中的類似元件。參考圖7，在鈍化層24上形成第一保護層26來填充開口 25。對第一保護層26進行圖案化，以在第一區(qū)域I內形成開口 27，通過該開口 27，再次暴露出導電焊盤22的至少一部分。還對第一保護層26進行圖案化，從而在第二區(qū)域II中形成另一槽狀件26b，該槽狀件26b暴露出導電焊盤區(qū)域之外的鈍化層24的至少一部分。在一些實施例中，在第一保護層26中形成多于兩個槽狀件26b。還應該注意，提供的槽狀件26b的放置僅僅用于說明的目的，以及槽狀件26b的特定位置和圖案可以改變，并且可以包括例如槽狀件陣列、槽狀件線、交錯槽狀件、網(wǎng)狀槽狀件等等。提供所示出的槽狀件尺寸僅僅用于參考的目的，并且所示出的槽狀件尺寸預期并非是實際尺寸或者實際相對尺寸。此后，如圖8中所示，在第一保護層26上形成PPI結構28來填充開口 27和26b。然后，對PPI結構28進行圖案化，以提供互連線區(qū)域281、接合焊盤區(qū)域28P、和偽區(qū)域28D。在實施例中，在第一保護層26中的至少一個槽狀件26b中形成偽區(qū)域28D，并且使該偽區(qū)域28D與接合焊盤區(qū)域28P和互連線區(qū)域281電分離。在一些實施例中，偽區(qū)域28D包括PPI材料，該PPI材料填充多于兩個槽狀件26b，并且連續(xù)延伸至第一保護層26的表面。然后，參考圖8，在襯底10上形成第二保護層30來覆蓋PPI結構28和第一保護層26的暴露部分。接下來，對第二保護層30進行圖案化，以形成開口 32，該開口 32暴露出接合焊盤區(qū)域28P。如圖9中所示，阻擋層34和焊料凸塊36形成在接合焊盤區(qū)域28P的暴露部分上。所示出的實施例在第一保護層26中提供槽狀件26b，從而增強PPI結構28和第一保護層26之間的界面粘合性。這樣可以改進PPI結構中的強度，并且可以減少和/或消除聚合物層的剝離和碎裂。因此，在封裝組件工藝中，可以增強接合點的可靠性，并且可以減少凸塊疲勞。圖10至圖11示出了根據(jù)可選實施例的在半導體器件中形成PPI結構的方法。除非另有說明，這些實施例中的參考標號表示圖1至圖9中所示出的實施例中的類似元件。如圖10中所示，在第一保護層26上形成PPI結構28來填充開口 27。然后，對PPI結構28進行圖案化，從而提供互連線區(qū)域281、接合焊盤區(qū)域28P、和偽區(qū)域28D。偽區(qū)域28D與接合焊盤區(qū)域28P和互連線區(qū)域281電分離。在實施例中，偽區(qū)域28D包括至少一個槽狀件28a，暴露出下面的第一保護層26的至少一部分。在一些實施例中，在偽區(qū)域28D中形成多于兩個槽狀件28a 。還應該注意，提供的槽狀件28a的放置僅僅用于說明的目的，以及槽狀件28a的具體位置和圖案可以改變，并且可以包括例如槽狀件陣列、槽狀件線、交錯槽狀件、網(wǎng)狀槽狀件等等。提供所示出的槽狀件尺寸僅僅用于參考，并且所示出的槽狀件尺寸預期并非是實際尺寸或者實際相對尺寸。然后，參考圖11，在襯底10上形成第二保護層30來覆蓋PPI結構28和第一保護層26的暴露部分。第二保護層30還填充PPI結構28的槽狀件28a，從而形成嵌入在偽區(qū)域28D中的腳部30a。對第二保護層30進行進一步圖案化，從而形成暴露出接合焊盤區(qū)域28P的開口，該開口用于形成阻擋層34和焊料凸塊36。所示出的實施例在PPI結構28中提供槽狀件28a，從而增強第一保護層26和第二保護層30之間的界面粘合性。這樣可以改進PPI結構中的強度，并且可以減少和/或消除聚合物層的剝離和碎裂。因此，在封裝組件工藝中，可以增強接合點的可靠性，并且可以減少凸塊疲勞。圖12至圖13示出了根據(jù)可選實施例的在半導體器件中形成PPI結構的方法。除非另有說明，這些實施例中的參考標號表示圖10至圖11中示出的實施例中的類似元件。如圖12中所示，在形成帶有如圖10中所示的偽焊盤區(qū)域28D的PPI結構28之后，形成第二保護層30來覆蓋PPI結構28和第一保護層26的暴露部分。第二保護層30還填充槽狀件28a，從而形成了嵌入在偽區(qū)域28D中的腳部30a。還對第二保護層30進行圖案化，從而形成暴露出PPI結構28的接合焊盤區(qū)域28P的開口 32，該開口用于形成阻擋層34和焊料凸塊36。另外，對第二保護層30進行圖案化，從而形成至少一個槽狀件30b，該至少一個槽狀件30b暴露出下面的偽區(qū)域28D的至少一部分。在一些實施例中，第二保護層30包括多于兩個槽狀件30b。還應該注意，提供的槽狀件30b的放置僅僅用于說明的目的，以及槽狀件30b的具體位置和圖案可以改變，并且可以包括例如槽狀件陣列、槽狀件線、交錯槽狀件、網(wǎng)狀槽狀件等等。提供所示出的槽狀件尺寸僅僅用于參考，并且所示出的槽狀件尺寸預期并非是實際尺寸或者實際相對尺寸。參考圖13，工藝進行至在開口 32內形成阻擋層34，在該阻擋層34上形成焊料凸塊36。阻擋層34還形成在第二保護層30的槽狀件30b中，作為與PPI結構28的偽區(qū)域28D物理連接和電連接的偽金屬塞34a。所示出的實施例在第二保護層30中提供槽狀件30b,從而增強了 PPI結構28和第二保護層30之間的界面粘合性。這樣可以改進PPI結構中的強度，并且可以減少和/或消除聚合物層的剝離和碎裂。因此，在封裝組裝工藝中，可以增強接合點的可靠性，并且可以減少凸塊疲勞。根據(jù)示例性實施例的一個方面，一種半導體器件包括半導體襯底、位于半導體襯底上面的鈍化層、以及位于鈍化層上面的互連層。該互連層包括線區(qū)域和接合焊盤區(qū)域。保護層位于互連層上面， 并且暴露出互連層的接合焊盤區(qū)域。在焊盤區(qū)域的暴露部分上形成阻擋層，并且在阻擋層上形成焊料凸塊。阻擋層由鎳(Ni)層、鈀(Pd)層和金(Au)層中的至少一層形成。根據(jù)示例性實施例的另一方面，一種封裝組件包括通過接合點與襯底相連接的半導體器件。該半導體器件包括具有線區(qū)域和接合焊盤區(qū)域的鈍化后互連(PPI)層，覆蓋了PPI層的線區(qū)域并且暴露出PPI層的接合焊盤區(qū)域的聚合物層，以及位于PPI層的暴露出來的接合焊盤區(qū)域上的阻擋層。襯底包括導電區(qū)域。接合點焊料結構形成在半導體器件的阻擋層和襯底的導電區(qū)域之間。阻擋層由鎳(Ni)層、鈀(Pd)層和金(Au)層中的至少一層形成。根據(jù)示例性實施例的另一方面，一種形成半導體器件的方法包括以下步驟在半導體襯底上面形成鈍化層；在鈍化層上面形成互連層，在互連層上面形成保護層；在保護層中形成開口，以暴露出互連層的接合焊盤區(qū)域；通過無電鍍工藝或者浸鍍工藝在保護層的開口內的焊盤區(qū)域上形成阻擋層；以及在阻擋層上形成焊料凸塊。阻擋層由鎳(Ni)層、鈀(Pd)層和金(Au)層中的至少一層形成。在上述詳細描述中，參考本發(fā)明的具體示例性實施例描述了本發(fā)明。然而，很明顯，可以在不背離本發(fā)明的較廣泛的精神和范圍的情況下對其做出各種更改、結構、工藝、以及改變。因此，本說明書和附圖被視為說明性的而非限制性的?？梢岳斫?，本發(fā)明能夠使用各種其他組合和環(huán)境，并且能夠在如本文所表達的發(fā)明構思的范圍內進行各種改變或者更改。
權利要求
1.一種半導體器件,包括 半導體襯底，具有第一區(qū)域和第二區(qū)域，其中，所述第一區(qū)域是導電焊盤區(qū)域，以及所述第二區(qū)域鄰近所述第一區(qū)域； 鈍化層，位于所述半導體襯底上面； 第一保護層，位于所述鈍化層上面； 互連層，位于所述第一保護層上面； 第二保護層，位于所述互連層上面并且包括開口，所述開口暴露出所述互連層的一部分； 阻擋層，形成在所述互連層的暴露部分上；以及 焊料凸塊，形成在所述阻擋層上， 其中，所述鈍化層、所述第一保護層、所述互連層、和所述第二保護層中的至少一層包含形成在所述第二區(qū)域中的至少一個槽狀件。
2.根據(jù)權利要求1所述的半導體器件，其中，所述鈍化層包含位于所述第二區(qū)域中的多個槽狀件，并且所述第一保護層填充所述鈍化層中的所述多個槽狀件。
3.根據(jù)權利要求1所述的半導體器件，其中，所述阻擋層包含鎳(Ni)層、鈀(Pd)層、或者金(Au)層中的至少一層。
4.根據(jù)權利要求1所述的半導體器件，其中，所述互連層包含銅。
5.根據(jù)權利要求1所述的半導體器件，還包括導電焊盤，所述導電焊盤形成在所述第一區(qū)域中的所述半導體襯底上，其中，所述導電焊盤被所述鈍化層和所述第一保護層部分地覆蓋，并且所述導電焊盤與所述互連層電連接。
6.根據(jù)權利要求1所述的半導體器件，其中，所述第一保護層包含位于所述第二區(qū)域中的多個槽狀件，并且所述互連層填充了所述第一保護層的所述多個槽狀件。
7.根據(jù)權利要求1所述的半導體器件，其中，所述第一保護層包含聚合物。
8.根據(jù)權利要求1所述的半導體器件，其中，所述互連層包含通過所述第二保護層暴露出來的接合焊盤區(qū)域以及與所述接合焊盤區(qū)域電分離的偽焊盤區(qū)域，并且所述偽焊盤區(qū)域包含位于所述第二區(qū)域中的多個槽狀件。
9.根據(jù)權利要求1所述的半導體器件，其中，所述第二保護層包含聚合物。
10.一種封裝組件，包括 半導體器件，具有第一區(qū)域和第二區(qū)域，所述第二區(qū)域鄰近所述第一區(qū)域，所述半導體器件包括 導電焊盤，形成在所述第一區(qū)域上； 鈍化層，形成在所述第一區(qū)域和所述第二區(qū)域上，其中，所述鈍化層包含位于所述第一區(qū)域中的第一開口，從而部分地覆蓋所述導電焊盤； 第一聚合物層，位于所述鈍化層上面并且包含位于所述第一區(qū)域中的第二開口，從而部分地覆蓋所述第一開口，并且部分地暴露出所述導電焊盤； 鈍化后互連(PPI)結構，位于所述第一聚合物層上面，并且填充所述第一聚合物層的所述第二開口； 第二聚合物層，位于所述PPI結構上面，并且包含第三開口，所述第三開口暴露出所述PPI結構的接合焊盤區(qū)域；以及阻擋層，位于所述PPI結構的暴露出來的接合焊盤區(qū)域上，其中，所述阻擋層包含鎳(Ni)層、鈀(Pd)層或者金(Au)層中的至少一層； 襯底，包含導電區(qū)域；以及 接合點焊料結構，位于所述半導體器件的所述阻擋層和所述襯底的所述導電區(qū)域之·間， 其中，所述鈍化層、所述第一聚合物層、所述PPI結構、和所述第二聚合物層中的至少一層包含形成在所述第二區(qū)域中的至少一個槽狀件。
全文摘要
一種半導體器件包括依次形成在半導體襯底上的鈍化層、第一保護層、互連層、以及第二保護層?；ミB層具有暴露部分，在該暴露部分上形成有阻擋層和焊料凸塊。鈍化層、第一保護層、互連層和第二保護層中的至少一層包括形成在導電焊盤區(qū)域之外的區(qū)域中的至少一個槽狀件。本發(fā)明提供了鈍化后互連結構。
文檔編號H01L23/31GK103050461SQ20121019214
公開日2013年4月17日 申請日期2012年6月11日 優(yōu)先權日2011年10月13日
發(fā)明者梁世緯, 陳憲偉, 陳英儒, 于宗源, 李明機 申請人:臺灣積體電路制造股份有限公司