專利名稱：減少晶圓電弧放電的方法、晶圓結(jié)構(gòu)和集成電路制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，更具體地說(shuō)，本發(fā)明涉及一種減少晶圓電弧放電的方法、晶圓結(jié)構(gòu)以及采用了該減少晶圓電弧放電的方法的集成電路制造方法。
背景技術(shù)：
晶圓電弧放電(Wafer Arcing)放電是在集成電路制造過(guò)程中出現(xiàn)的ー種不期望出現(xiàn)的現(xiàn)象。電介質(zhì)刻蝕引起的晶圓電弧放電的根本原因是等離子體不穩(wěn)定所引起的晶圓上的水平直流電壓降。晶圓電弧放電會(huì)對(duì)晶圓造成很多缺陷。例如，圖I示意性地示出了晶圓電弧放電，其中標(biāo)號(hào)I標(biāo)示了晶圓電弧放電的區(qū)域。由于晶圓電弧放電所導(dǎo)致的一種缺陷包括由于晶圓電弧放電而損害的隔離的測(cè)試鍵結(jié)構(gòu)。關(guān)于晶圓電弧放電的細(xì)節(jié)可進(jìn)一步參考Shawming Ma、Neil Hanabusa、Brad Mays等人在 IEEE 上發(fā)表的論文“Backend Dielectric Etch Induced Wafer Arcing Mechanismand Solution”(0-7803-7747-8/03 2003，IEEE，178-181 頁(yè))。雖然現(xiàn)有技術(shù)已經(jīng)采用了一些措施來(lái)防止晶圓電弧放電的產(chǎn)生，但是在晶圓的一些區(qū)域中仍然會(huì)出現(xiàn)晶圓電弧放電。由于晶圓電弧放電的副作用，因此希望提供一種能夠減少晶圓電弧放電的方法。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問(wèn)題是針對(duì)現(xiàn)有技術(shù)中存在上述缺陷，提供一種能夠減少晶圓電弧放電的方法、以及采用了該減少晶圓電弧放電的方法的集成電路制造方法。根據(jù)本發(fā)明的第一方面，提供了一種減少晶圓電弧放電的方法，所述晶圓包括環(huán)繞芯片的密封環(huán)，所述密封環(huán)用于保護(hù)晶圓中的芯片內(nèi)部電路、防止劃片損傷；所述密封環(huán)中布置了開ロ，從而不形成密閉的環(huán)，由此通過(guò)密封環(huán)中開ロ的布置來(lái)使得所述密封環(huán)不對(duì)晶圓電弧放電進(jìn)行傳播。優(yōu)選地，在上述減少晶圓電弧放電的方法中，所述密封環(huán)包括通過(guò)填充了金屬的通孔而相互連接的頂層金屬和下層金屬。優(yōu)選地，在上述減少晶圓電弧放電的方法中，所述頂層金屬中布置了開ロ第一開ロ，所述下層金屬中布置了第二開ロ，并且，所述頂層金屬的所述第一開口和所述下層金屬的所述第二開ロ之間沒(méi)有布置填充了金屬的通孔。根據(jù)本發(fā)明的第二方面，提供了ー種晶圓結(jié)構(gòu)，其包括環(huán)繞芯片的密封環(huán)，所述密封環(huán)用于保護(hù)晶圓中的芯片內(nèi)部電路、防止劃片損傷；并且，所述密封環(huán)中布置了開ロ，從而不形成密閉的環(huán)，由此通過(guò)密封環(huán)中開ロ的布置來(lái)使得所述密封環(huán)不對(duì)晶圓電弧放電進(jìn)行傳播。優(yōu)選地，在上述晶圓結(jié)構(gòu)中，所述密封環(huán)包括通過(guò)填充了金屬的通孔而相互連接的頂層金屬和下層金屬。優(yōu)選地，在上述晶圓結(jié)構(gòu)中，所述頂層金屬中布置了開ロ第一開ロ，所述下層金屬中布置了第二開ロ，并且，所述頂層金屬的所述第一開ロ和所述下層金屬的所述第二開ロ之間沒(méi)有布置填充了金屬的通孔。根據(jù)本發(fā)明的第三方面，提供了一種采用了根據(jù)本發(fā)明第一方面所述的減少晶圓電弧放電的方法的集成電路制造方法。根據(jù)本發(fā)明，通過(guò)在密封環(huán)中布置開ロ從而使密封環(huán)不形成密閉的環(huán)，以使所述密封環(huán)不對(duì)晶圓電弧放電進(jìn)行傳播，來(lái)減少晶圓電弧放電傳播所造成的晶圓損害。


結(jié)合附圖，并通過(guò)參考下面的詳細(xì)描述，將會(huì)更容易地對(duì)本發(fā)明有更完整的理解并且更容易地理解其伴隨的優(yōu)點(diǎn)和特征，其中 圖I示意性地示出了晶圓電弧放電。圖2示意性地示出了密封環(huán)(Seal Ring)。圖3示意性地示出了密封環(huán)的截面結(jié)構(gòu)。圖4示意性地示出了現(xiàn)有技術(shù)中的密封環(huán)的結(jié)構(gòu)的示意圖。圖5示意性地示出了現(xiàn)有技術(shù)中的密封環(huán)處發(fā)生的電弧放電的示意圖。圖6示意性地示出了根據(jù)本發(fā)明實(shí)施例的密封環(huán)的示意圖。圖7示意性地示出了根據(jù)本發(fā)明實(shí)施例的密封環(huán)的局部示意圖。需要說(shuō)明的是，附圖用于說(shuō)明本發(fā)明，而非限制本發(fā)明。注意，表示結(jié)構(gòu)的附圖可能并非按比例繪制。并且，附圖中，相同或者類似的元件標(biāo)有相同或者類似的標(biāo)號(hào)。
具體實(shí)施例方式為了使本發(fā)明的內(nèi)容更加清楚和易懂，下面結(jié)合具體實(shí)施例和附圖對(duì)本發(fā)明的內(nèi)容進(jìn)行詳細(xì)描述。圖2示意性地示出了密封環(huán)的結(jié)構(gòu)。一般地說(shuō)，晶圓都包括環(huán)繞芯片MC(Main Chip)的密封環(huán)Rl。并且，在晶圓中，密封環(huán)Rl用于保護(hù)芯片MC內(nèi)部電路、防止劃片損傷。此外，密封環(huán)Rl還可以用于防止對(duì)芯片MC的污染以及防止?jié)駳膺M(jìn)入芯片MC。圖3示意性地示出了密封環(huán)的截面結(jié)構(gòu)。密封環(huán)Rl可能包含兩層金屬頂層金屬M(fèi)TT和下層金屬M(fèi)l。如圖3所不,在襯底L2上布置了層間介質(zhì)層ILD1,頂層金屬M(fèi)TT和下層金屬M(fèi)l布置在層間介質(zhì)層ILDl上,頂層金屬M(fèi)TT和下層金屬M(fèi)l之間布置了金屬層間電介質(zhì)層IMDl。頂層金屬M(fèi)TT上布置了鈍化層LI。頂層金屬M(fèi)TT和下層金屬M(fèi)l通過(guò)通孔(填充了金屬)相互連接。如圖3所示，線Xl和線X2之間的部分是芯片的切割道SLl。圖4示意性地示出了現(xiàn)有技術(shù)中的密封環(huán)的結(jié)構(gòu)的示意圖。如圖4所示，通過(guò)填充了金屬的通孔相互連接的頂層金屬M(fèi)TT和下層金屬M(fèi)l所組成的密封環(huán)Rl總體形成環(huán)狀，所以，頂層金屬M(fèi)TT和下層金屬M(fèi)l是連續(xù)的，沒(méi)有開ロ。圖5示意性地示出了現(xiàn)有技術(shù)中的密封環(huán)處發(fā)生的電弧放電的示意圖。
在現(xiàn)有技術(shù)中，如圖5所示，密封環(huán)Rl是環(huán)狀金屬圈，其形成一個(gè)密閉的環(huán)。密閉的密封環(huán)Rl可對(duì)晶圓電弧放電進(jìn)行傳播，由此，晶圓電弧放電會(huì)沿著密封環(huán)到達(dá)芯片中心。圖6示意性地示出了根據(jù)本發(fā)明實(shí)施例的密封環(huán)的示意圖。如圖6所示，根據(jù)本發(fā)明的優(yōu)選實(shí)施例，修改后的密封環(huán)R2不再形成密閉的環(huán)，而是在修改后的密封環(huán)R2中布置開ロ R21，由此打斷原本的密閉環(huán)狀態(tài)。更具體地說(shuō)，修改后的密封環(huán)R2的頂層金屬M(fèi)TT中布置了開ロ第一開ロ R211，下層金屬M(fèi)l中布置了第二開ロR212。并且，頂層金屬M(fèi)TT的第一開ロ R211和下層金屬M(fèi)l的第二開ロ R212之間沒(méi)有布置填充了金屬的通孔。由此，頂層金屬M(fèi)TT的第一開ロ R211和下層金屬M(fèi)l的第二開ロ R212形成了密封環(huán)R2中的開ロ R21的ー個(gè)具體示例。圖7示意性地示出了根據(jù)本發(fā)明實(shí)施例的密封環(huán)的局部示意圖。基于上述原因，、根據(jù)本發(fā)明的優(yōu)選實(shí)施例，修改后的密封環(huán)R2不再形成密閉的環(huán)，而是在修改后的密封環(huán)R2中布置開ロ R21，由此打斷原本的密閉環(huán)狀態(tài)。由于密封環(huán)中存在打破密封狀態(tài)的開ロ，所以修改后的密封環(huán)R2不再對(duì)晶圓電弧放電進(jìn)行傳播，與此同時(shí)可以看到外面一圈閉合的密封環(huán)依然在對(duì)晶圓電弧放電進(jìn)行傳播，由此，根據(jù)本發(fā)明實(shí)施例的方案能夠有效地防止晶圓中晶圓電弧放電的傳播，從而防止晶圓的很多區(qū)域中的晶圓電弧放電。根據(jù)本發(fā)明第一實(shí)施例，通過(guò)在密封環(huán)中布置開ロ從而使密封環(huán)不形成密閉的環(huán)，以使所述密封環(huán)不對(duì)晶圓電弧放電進(jìn)行傳播，來(lái)減少晶圓電弧放電傳播所造成的晶圓損害。并且，根據(jù)本發(fā)明的另ー實(shí)施例，還提供一種采用了上述減少晶圓電弧放電的方法的集成電路制造方法?？梢岳斫獾氖?，雖然本發(fā)明已以較佳實(shí)施例披露如上，然而上述實(shí)施例并非用以限定本發(fā)明。對(duì)于任何熟悉本領(lǐng)域的技術(shù)人員而言，在不脫離本發(fā)明技術(shù)方案范圍情況下，都可利用上述掲示的技術(shù)內(nèi)容對(duì)本發(fā)明技術(shù)方案作出許多可能的變動(dòng)和修飾，或修改為等同變化的等效實(shí)施例。因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所做的任何簡(jiǎn)單修改、等同變化及修飾，均仍屬于本發(fā)明技術(shù)方案保護(hù)的范圍內(nèi)。
權(quán)利要求
1.一種減少晶圓電弧放電的方法，所述晶圓包括環(huán)繞芯片的密封環(huán)，所述密封環(huán)用于保護(hù)晶圓中的芯片內(nèi)部電路、防止劃片損傷；其特征在于所述密封環(huán)中布置了開口，從而不形成密閉的環(huán)，由此通過(guò)密封環(huán)中開口的布置來(lái)使得所述密封環(huán)不對(duì)晶圓電弧放電進(jìn)行傳播。
2.根據(jù)權(quán)利要求I所述的減少晶圓電弧放電的方法，其特征在于，所述密封環(huán)包括通過(guò)填充了金屬的通孔而相互連接的頂層金屬和下層金屬。
3.根據(jù)權(quán)利要求2所述的減少晶圓電弧放電的方法，其特征在于，所述頂層金屬中布置了開口第一開口，所述下層金屬中布置了第二開口，并且，所述頂層金屬的所述第一開口和所述下層金屬的所述第二開口之間沒(méi)有布置填充了金屬的通孔。
4.一種晶圓結(jié)構(gòu)，其特征在于包括環(huán)繞芯片的密封環(huán)，所述密封環(huán)用于保護(hù)晶圓中的芯片內(nèi)部電路、防止劃片損傷；并且，所述密封環(huán)中布置了開口，從而不形成密閉的環(huán)，由此通過(guò)密封環(huán)中開口的布置來(lái)使得所述密封環(huán)不對(duì)晶圓電弧放電進(jìn)行傳播。
5.根據(jù)權(quán)利要求4所述的晶圓結(jié)構(gòu)，其特征在于，所述密封環(huán)包括通過(guò)填充了金屬的通孔而相互連接的頂層金屬和下層金屬。
6.根據(jù)權(quán)利要求5所述的晶圓結(jié)構(gòu)，其特征在于，所述頂層金屬中布置了開口第一開口，所述下層金屬中布置了第二開口，并且，所述頂層金屬的所述第一開口和所述下層金屬的所述第二開口之間沒(méi)有布置填充了金屬的通孔。
7.一種采用了根據(jù)權(quán)利要求I至3之一所述的減少晶圓電弧放電的方法的集成電路制造方法。
全文摘要
本發(fā)明提供了減少晶圓電弧放電的方法、晶圓結(jié)構(gòu)和集成電路制造方法。晶圓包括環(huán)繞芯片的密封環(huán)，密封環(huán)用于保護(hù)晶圓中的芯片內(nèi)部電路、防止劃片損傷；密封環(huán)中布置了開口，從而不形成密閉的環(huán)，由此通過(guò)密封環(huán)中開口的布置來(lái)使得密封環(huán)不對(duì)晶圓電弧放電進(jìn)行傳播。根據(jù)本發(fā)明，通過(guò)在密封環(huán)中布置開口從而使密封環(huán)不形成密閉的環(huán)，以使密封環(huán)不對(duì)晶圓電弧放電進(jìn)行傳播，來(lái)減少晶圓電弧放電傳播所造成的晶圓損害。
文檔編號(hào)H01L23/00GK102709254SQ20121019144
公開日2012年10月3日 申請(qǐng)日期2012年6月11日 優(yōu)先權(quán)日2012年6月11日
發(fā)明者孔蔚然, 黎坡 申請(qǐng)人:上海宏力半導(dǎo)體制造有限公司