專利名稱：Sonos柵極結(jié)構(gòu)及其制備方法、以及半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體領(lǐng)域，更具體地說(shuō)，本發(fā)明涉及一種SONOS柵極結(jié)構(gòu)及其制備方法、以及采用了所述SONOS柵極結(jié)構(gòu)的半導(dǎo)體器件。
背景技術(shù)：
閃存是非易失存儲(chǔ)器件的一種，傳統(tǒng)的閃存利用浮柵極來(lái)存儲(chǔ)數(shù)據(jù)，由于多晶硅是導(dǎo)體，浮柵極存儲(chǔ)的電荷是連續(xù)分布的。當(dāng)有一個(gè)泄漏通道的時(shí)候，整個(gè)浮柵極上存儲(chǔ)的電荷都會(huì)通過(guò)這個(gè)泄漏通道而丟失。因此限制閃存按比例縮小能力的最大障礙是其隧穿氧化層厚度不能持續(xù)減小。因?yàn)樵诒〉乃泶┭趸瘜忧闆r下，直接隧穿和應(yīng)力引起的泄漏電流等效應(yīng)都會(huì)對(duì)存儲(chǔ)器的漏電控制提出巨大的挑戰(zhàn)。最近發(fā)展的SONOS結(jié)構(gòu)，用具有電荷陷 阱能力的氮化硅層取代原有的多晶硅存儲(chǔ)電荷層，由于其用陷阱電荷存儲(chǔ)電荷，所以存儲(chǔ)的電荷是離散分布的。這樣一個(gè)泄漏通道不會(huì)引起大的泄漏電流，因此可靠性大大提高。典型的SONOS結(jié)構(gòu)是由硅襯底⑶-隧穿氧化層(0)-電荷存儲(chǔ)層氮化硅(N)-阻擋氧化層(0)-多晶硅柵極(S)組成。這種結(jié)構(gòu)利用電子的隧穿來(lái)進(jìn)行編譯，空穴的注入來(lái)進(jìn)行數(shù)據(jù)的擦除。為使編譯和擦除的速度提高，需要較薄的隧穿氧化層(3n m左右)。然而如此薄的厚度使電荷的保持能力和編譯/擦除過(guò)程中的耐久性會(huì)降低。但若采用較厚的隧穿氧化層，編譯和擦除會(huì)需要較大的電場(chǎng)。擦除時(shí)的大電場(chǎng)，會(huì)使柵極的電子通過(guò)阻擋氧化層到達(dá)氮化硅存儲(chǔ)層。這些注入的電子與從襯底注入的空穴達(dá)到動(dòng)態(tài)的平衡，造成擦除態(tài)的飽和，如果更大的電壓，會(huì)使擦除不能進(jìn)行，影響器件的性能。如何在低電場(chǎng)的操作中，增進(jìn)隧穿介電層的效能，實(shí)現(xiàn)快速擦除和保持能力以及耐久能力的同時(shí)實(shí)現(xiàn)是一個(gè)新的挑戰(zhàn)。Lue 等人的美國(guó)專利(公開號(hào) US 2006/0198189A1 號(hào)"Non-Volatile MemoryCells， Memory Arrays Including the Same and Method of Operation Cells andArrays ")公開了一種能帶工程的BE-S0N0S結(jié)構(gòu)的隧穿介電層。Lue等人發(fā)表的關(guān)于 BE-S0N0S 的技術(shù)論文("BE-S0N0S A Bandgap Engineered S0N0S with ExcellentPerformance and Reliability " . IEEE 2005 ； " A BE-S0N0S(Bandgap EngineeredS0N0S)NAN D for Post-Floating Gate Era Flash Memory" IEEE 2007)對(duì)這種結(jié)構(gòu)的性能進(jìn)行了討論。BE-S0N0S技術(shù)已被證實(shí)可以提供好的效能，能夠?qū)崿F(xiàn)擦除速度，保持能力和耐久能力的同時(shí)提升。Hang-Ting Lue利用氧化娃和氮化娃的能隙差異構(gòu)建U型能帶結(jié)構(gòu),用兩層薄氧化層夾一層薄的氮化硅的0N0層取代底部氧化層的結(jié)構(gòu)。超薄的01/N1/02作為一個(gè)沒(méi)有電荷陷阱的隧穿介質(zhì)層，這是因?yàn)椴东@電荷的平均自由程要大于這個(gè)0N0層的厚度，電子還沒(méi)來(lái)得及受限，就已經(jīng)穿過(guò)這個(gè)層。N2是存儲(chǔ)電荷的層，用來(lái)存儲(chǔ)注入的電荷。03是阻擋氧化層，它可以防止門極電荷的注入。超薄的"01/N1/02"提供了一個(gè)"受調(diào)制的隧穿勢(shì)魚"，這個(gè)勢(shì)魚在低電場(chǎng)下會(huì)抑制直接隧穿，在高場(chǎng)下由于能帶的偏移會(huì)有高效的空穴隧穿到存儲(chǔ)電荷的氮化硅層，使擦除的效率增加。
將這個(gè)BE-SONOS結(jié)構(gòu)中的薄ONO層用于阻擋氧化層可以實(shí)現(xiàn)利用柵極的空穴注入來(lái)實(shí)現(xiàn)擦除，由于這個(gè)薄層沒(méi)有陷阱電荷的能力，可以使空穴穿過(guò)而不被捕獲，這些空穴進(jìn)入存儲(chǔ)電荷的氮化硅層，從而達(dá)到擦除的目的。中國(guó)專利CN200610093746. 7與CN200810186701. 3利用這種BE-SONOS結(jié)構(gòu)來(lái)實(shí)現(xiàn)擦除結(jié)構(gòu)的改變。將薄ONO層替換阻擋氧化層，用P型重?fù)诫s的多晶硅柵極來(lái)實(shí)現(xiàn)從柵極注入空穴來(lái)實(shí)現(xiàn)擦除。雖然這種方法提供了新的擦除方法，擦除時(shí)門極加的正電極和P型摻雜的柵極可以防止柵極的電子注入。但是仍需要較大的擦除電壓來(lái)實(shí)現(xiàn)空穴從柵極的注入來(lái)實(shí)現(xiàn)擦除，如果電壓較大，可能會(huì)引起襯底電子的注入，而影響擦除的速度。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問(wèn)題是針對(duì)現(xiàn)有技術(shù)中存在上述缺陷，提供一種能夠有效地抑制由于高擦除正電壓引起的襯底電子的注入、進(jìn)而提高擦除速度的SONOS柵極結(jié)構(gòu)以及采用了所述SONOS柵極結(jié)構(gòu)的半導(dǎo)體器件。根據(jù)本發(fā)明的第一方面，提供了一種SONOS柵極結(jié)構(gòu)，其包括布置在襯底上的第 一隧穿氧化層、布置在所述第一隧穿氧化層上的電荷存儲(chǔ)氮化硅層、布置在所述電荷存儲(chǔ)氮化硅層上的第二氧化硅層、布置在所述第二氧化硅層上的Si/N含量漸變的漸變薄氮化硅層、布置在所述漸變薄氮化硅層上的第三氧化硅層、以及布置在所述第三氧化硅層上的多晶硅控制柵層。優(yōu)選地，在上述SONOS柵極結(jié)構(gòu)中，漸變薄氮化硅層TN中氮化硅的Si/N比例是逐漸增加的，其中越靠近第二氧化硅層，氮化硅的氮含量越高，并且越靠近第三氧化硅層，氮化硅的硅含量越高。優(yōu)選地，在上述SONOS柵極結(jié)構(gòu)中，在第二氧化硅層中，SiH2Cl2與NH3的比例在從第二氧化硅層到鄰近第三氧化硅層的方向上從0. I漸變到2. 07。優(yōu)選地，在上述SONOS柵極結(jié)構(gòu)中，所述襯底是P型襯底。優(yōu)選地，在上述SONOS柵極結(jié)構(gòu)中，所述電荷存儲(chǔ)氮化硅層用于存儲(chǔ)電荷。根據(jù)本發(fā)明的第二方面，提供了一種SONOS柵極結(jié)構(gòu)制備方法，其包括在襯底上布置第一隧穿氧化層，在所述第一隧穿氧化層上布置電荷存儲(chǔ)氮化硅層；在所述電荷存儲(chǔ)氮化硅層上布置第二氧化硅層；在所述第二氧化硅層上布置Si/N含量漸變的漸變薄氮化硅層；在所述漸變薄氮化硅層上布置第三氧化硅層；以及在所述第三氧化硅層上布置多晶硅控制柵層。優(yōu)選地，在上述SONOS柵極結(jié)構(gòu)制備方法中，漸變薄氮化硅層TN中氮化硅的Si/N比例是逐漸增加的，其中越靠近第二氧化硅層，氮化硅的氮含量越高，并且越靠近第三氧化娃層，氮化娃的娃含量越高。優(yōu)選地，在上述SONOS柵極結(jié)構(gòu)制備方法中，在第二氧化硅層中，SiH2Cl2與NH3的比例在從第二氧化硅層到鄰近第三氧化硅層的方向上從0. I漸變到2. 07。優(yōu)選地，在上述SONOS柵極結(jié)構(gòu)制備方法中，所述電荷存儲(chǔ)氮化硅層用于存儲(chǔ)電荷。根據(jù)本發(fā)明的第三方面，提供了一種采用了根據(jù)上述的SONOS柵極結(jié)構(gòu)的半導(dǎo)體器件。
本發(fā)明從能帶工程理論角度考慮，對(duì)阻擋氧化層進(jìn)行能帶工程的改造，提出一種具有快速擦除速度的氮化硅錐形能帶結(jié)構(gòu)器件。通過(guò)用第二氧化硅層02/漸變薄氮化硅層TN/第三氧化硅層03組成的薄疊層取代原有SONOS結(jié)構(gòu)中的阻擋氧化層，使在較低的擦除電壓時(shí)就可以實(shí)現(xiàn)能帶偏移。減小在擦除態(tài)時(shí)，由于高的門極電壓引起的襯底電子的注入對(duì)柵極空穴注入的影響，提高擦除的速度。


結(jié)合附圖，并通過(guò)參考下面的詳細(xì)描述，將會(huì)更容易地對(duì)本發(fā)明有更完整的理解并且更容易地理解其伴隨的優(yōu)點(diǎn)和特征，其中圖I示意性地示出了根據(jù)本發(fā)明實(shí)施例的SONOS柵極結(jié)構(gòu)的截面結(jié)構(gòu)圖。 圖2示意性地示出了根據(jù)本發(fā)明實(shí)施例的SONOS柵極結(jié)構(gòu)的零場(chǎng)下的能帶示意圖。圖3示意性地示出了根據(jù)本發(fā)明實(shí)施例的SONOS柵極結(jié)構(gòu)的擦除時(shí)的能帶示意圖。需要說(shuō)明的是，附圖用于說(shuō)明本發(fā)明，而非限制本發(fā)明。注意，表示結(jié)構(gòu)的附圖可能并非按比例繪制。并且，附圖中，相同或者類似的元件標(biāo)有相同或者類似的標(biāo)號(hào)。
具體實(shí)施例方式為了使本發(fā)明的內(nèi)容更加清楚和易懂，下面結(jié)合具體實(shí)施例和附圖對(duì)本發(fā)明的內(nèi)容進(jìn)行詳細(xì)描述。<第一實(shí)施例>圖I示意性地示出了根據(jù)本發(fā)明實(shí)施例的SONOS柵極結(jié)構(gòu)的截面結(jié)構(gòu)圖。如圖I所示，根據(jù)本發(fā)明實(shí)施例的SONOS柵極結(jié)構(gòu)包括布置在襯底上的第一隧穿氧化層01、布置在所述第一隧穿氧化層01上的電荷存儲(chǔ)氮化硅層CN (用來(lái)存儲(chǔ)電荷)、布置在所述電荷存儲(chǔ)氮化硅層CN上的第二氧化硅層02、布置在所述第二氧化硅層02上的Si/N含量漸變的漸變薄氮化硅層TN、布置在所述漸變薄氮化硅層TN上的第三氧化硅層03、以及布置在所述第三氧化硅層03上的多晶硅控制柵層G1。例如，所述襯底優(yōu)選地是一個(gè)P型襯底，如圖I所示的P型襯底SI。其中，漸變薄氮化硅層TN中氮化硅的Si/N比例是逐漸增加的，其中越靠近第二氧化硅層02，氮化硅的氮含量越高，并且越靠近第三氧化硅層03，氮化硅的硅含量越高。更具體地說(shuō)，優(yōu)選地，例如，在第二氧化硅層02中，SiH2C12與NH3的比例在從第二氧化硅層02到鄰近第三氧化硅層03的方向上從0. I漸變到2. 07。<第二實(shí)施例>下面描述本發(fā)明的第二實(shí)施例的SONOS柵極結(jié)構(gòu)制備方法。在形成SONOS結(jié)構(gòu)柵極(S0N0S柵極結(jié)構(gòu))的過(guò)程中，先在襯底(優(yōu)選地，P型襯底SI)上制備一層底部氧化硅層(第一隧穿氧化層01)，例如第一隧穿氧化層01的厚度可以為3. 5nm。然后，在第一隧穿氧化層01上制備存儲(chǔ)電荷的氮化硅層(電荷存儲(chǔ)氮化硅層CN，用來(lái)存儲(chǔ)電荷)，電荷存儲(chǔ)氮化硅層CN厚度可以為7nm。
然后在所述電荷存儲(chǔ)氮化硅層CN上制備下氧化硅層(第二氧化硅層02)，第二氧化硅層02的厚度例如是2nm。然后，在第二氧化硅層02上制備一層薄的帶有Si/N含量漸變的氮化硅層(漸變薄氮化硅層TN)，漸變薄氮化硅層TN的厚度例如是I. 5nm。漸變薄氮化硅層TN的具體制備方法可以參考Wu K H，Chien H C，Chan C C，et al.發(fā)表的技術(shù)文章"SONOS Device withTapered Bandgap Nitride Layer" . IEEE T Electron Dev, 2005,52 (5) :987-992.和中國(guó)專利200910057131-" SONOS器件的氮化硅陷阱層橄欖形能帶間隙結(jié)構(gòu)及制造方法")。漸變薄氮化硅層TN的Si/N比例是逐漸增加的，靠近下氧化層的為富氮的氮化硅通過(guò)Si/N比例的增加，到上氧化硅層時(shí)為富硅的氮化硅層。然后，在這層薄漸變氮化硅層(漸變薄氮化硅層TN)上制備上氧化硅層(第三氧化硅層03)，第三氧化硅層03的厚度例如是2nm。
然后，在第三氧化硅層03上制備多晶硅控制柵層Gl。其中，漸變薄氮化硅層TN中氮化硅的Si/N比例是逐漸增加的，其中越靠近第二氧化硅層02，氮化硅的氮含量越高，并且越靠近第三氧化硅層03，氮化硅的硅含量越高。更具體地說(shuō)，優(yōu)選地，例如，在第二氧化硅層02中，SiH2Cl2與NH3的比例在從第二氧化硅層02到鄰近第三氧化硅層03的方向上從0. I漸變到2. 07。經(jīng)過(guò)以上過(guò)程，制備出利用空穴注入來(lái)實(shí)現(xiàn)擦除的具有SONOS結(jié)構(gòu)的堆疊柵極結(jié)構(gòu)(S0N0S柵極結(jié)構(gòu))，利用能帶工程的阻擋氧化層SONOS柵極結(jié)構(gòu)如圖2所示。圖2示意地給出這種結(jié)構(gòu)的零場(chǎng)下的能帶示意圖(其中，圖2中用實(shí)心圓圈表示電子，用空心圓圈表示空穴)。零場(chǎng)下，帶有02/TN/03層的SONOS結(jié)構(gòu)器件的能帶示意圖。第一隧穿氧化層01作為底部氧化硅層，可以抑制電荷存儲(chǔ)氮化硅層中的電荷返回到襯底中。第二氧化硅層02/漸變薄氮化硅層TN/第三氧化硅層03組成的ONO層可以防止存儲(chǔ)的電荷漏向多晶硅柵極。從而保持較好的存儲(chǔ)電荷保持能力。圖3示意地給出的帶有第二氧化硅層02/漸變薄氮化硅層TN/第三氧化硅層03的SONOS結(jié)構(gòu)的擦除時(shí)的能帶示意圖(其中，圖3中用實(shí)心圓圈表示電子，用空心圓圈表示空穴)，由于擦除是利用空穴的FN (富勒-諾德罕)隧穿來(lái)實(shí)現(xiàn)的，擦除時(shí)，頂部第二氧化硅層02/漸變薄氮化娃層TN/第三氧化娃層03層中的帶有錐形能帶結(jié)構(gòu)的Si/N漸變氮化娃層TN的能帶結(jié)構(gòu)在正電壓下，會(huì)有一個(gè)向上的偏移，使原來(lái)靠近下氧化硅層(第二氧化硅層02)的價(jià)帶的邊緣向上偏移。當(dāng)錐形能帶的寬帶隙價(jià)帶邊與窄帶隙價(jià)帶邊一致以及漸變氮化娃層的這個(gè)水平的價(jià)帶與襯底娃的價(jià)帶一致時(shí)，漸變氮化娃層(漸變薄氮化娃層TN)對(duì)空穴的隧穿就沒(méi)有影響，這時(shí)的電壓是所需的最低的電壓。同時(shí)下氧化硅(第二氧化硅層02)的能帶也達(dá)到一定的偏移，空穴的隧穿也沒(méi)有影響。從而不需要太大的電壓就可以實(shí)現(xiàn)能帶較大的偏移，而較小的電壓會(huì)降低襯底電子的注入，從而實(shí)現(xiàn)擦除態(tài)的快速實(shí)現(xiàn)。從能帶圖可以看出，為了使空穴只穿過(guò)底部氧化層(第一隧穿氧化層01)，中間薄氮化硅層(漸變薄氮化硅層TN)和上部氧化層必須達(dá)到一定的能帶偏移。使空穴隧穿剛好不通過(guò)中間介質(zhì)層(薄氮化硅)的能帶偏移是由中間層(薄氮化硅層)對(duì)于空穴的勢(shì)壘決定的。上層氧化層(第二氧化硅層02)的能帶偏移也會(huì)影響擦除時(shí)空穴進(jìn)入電荷存儲(chǔ)氮化硅層(電荷存儲(chǔ)氮化硅層CN)。因此，通過(guò)用具有錐形能帶結(jié)構(gòu)的Si/N漸變的氮化硅層取代薄ONO層的中間氮化硅層，利用加電場(chǎng)時(shí)錐形能帶的偏移可以降低擦除時(shí)的操作電壓，提高擦除速度。更具體地說(shuō)，本發(fā)明實(shí)施例從能帶工程理論角度考慮，對(duì)阻擋氧化層進(jìn)行能帶工程的改造，提出一種具有快速擦除速度的氮化硅錐形能帶結(jié)構(gòu)器件。通過(guò)用第二氧化硅層02/漸變薄氮化硅層TN/第三氧化硅層03組成的薄OTNO層取代原有SONOS結(jié)構(gòu)中的阻擋氧化層，使在較低的擦除電壓時(shí)就可以實(shí)現(xiàn)能帶偏移。減小在擦除態(tài)時(shí)，由于高的門極電壓引起的襯底電子的注入對(duì)柵極空穴注入的影響，提高擦除的速度。本發(fā)明通過(guò)利用具有錐形能帶的疊層結(jié)構(gòu)來(lái)取代原SONOS結(jié)構(gòu)中的阻擋氧化層來(lái)改善利用柵極空穴注入方式實(shí)現(xiàn)擦除的SONOS結(jié)構(gòu)器件的擦除操作電壓。通過(guò)利用錐形能帶在較小的正擦除電壓的作用下，可以達(dá)到一定的能帶偏移，從而降低擦除所需的電壓，通過(guò)降低擦除時(shí)的門極電壓，可以抑制由于高的擦除正電壓引起的襯底電子的注入，進(jìn)而提高擦除的速度。
本改進(jìn)方案可以應(yīng)用在SONOS結(jié)構(gòu)的器件中，利用具有錐形能帶的疊層結(jié)構(gòu)來(lái)取代原SONOS結(jié)構(gòu)中的阻擋氧化硅，利用錐形結(jié)構(gòu)自身的特點(diǎn)，從而不需要太大的電壓就可以實(shí)現(xiàn)能帶較大的偏移，而較小的電壓會(huì)降低襯底電子的注入，從而實(shí)現(xiàn)擦除態(tài)的快速實(shí)現(xiàn)。根據(jù)本發(fā)明的另一優(yōu)選實(shí)施例，本發(fā)明還提供了一種采用了上述SONOS柵極結(jié)構(gòu)的半導(dǎo)體器件?？梢岳斫獾氖?，雖然本發(fā)明已以較佳實(shí)施例披露如上，然而上述實(shí)施例并非用以限定本發(fā)明。對(duì)于任何熟悉本領(lǐng)域的技術(shù)人員而言，在不脫離本發(fā)明技術(shù)方案范圍情況下，都可利用上述揭示的技術(shù)內(nèi)容對(duì)本發(fā)明技術(shù)方案作出許多可能的變動(dòng)和修飾，或修改為等同變化的等效實(shí)施例。因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所做的任何簡(jiǎn)單修改、等同變化及修飾，均仍屬于本發(fā)明技術(shù)方案保護(hù)的范圍內(nèi)。
權(quán)利要求
1.一種SONOS柵極結(jié)構(gòu)，其特征在于包括布置在襯底上的第一隧穿氧化層、布置在所述第一隧穿氧化層上的電荷存儲(chǔ)氮化硅層、布置在所述電荷存儲(chǔ)氮化硅層上的第二氧化硅層、布置在所述第二氧化硅層上的Si/N含量漸變的漸變薄氮化硅層、布置在所述漸變薄氮化硅層上的第三氧化硅層、以及布置在所述第三氧化硅層上的多晶硅控制柵層。
2.根據(jù)權(quán)利要求I所述的SONOS柵極結(jié)構(gòu)，其特征在于，漸變薄氮化硅層TN中氮化硅的Si/N比例是逐漸增加的，其中越靠近第二氧化硅層，氮化硅的氮含量越高，并且越靠近第三氧化硅層，氮化硅的硅含量越高。
3.根據(jù)權(quán)利要求I或2所述的SONOS柵極結(jié)構(gòu)，其特征在于，在第二氧化硅層中，SiH2Cl2與NH3的比例在從第二氧化硅層到鄰近第三氧化硅層的方向上從O. I漸變到2. 07。
4.根據(jù)權(quán)利要求I或2所述的SONOS柵極結(jié)構(gòu)，其特征在于，所述襯底是P型襯底。
5.根據(jù)權(quán)利要求I或2所述的SONOS柵極結(jié)構(gòu)，其特征在于，所述電荷存儲(chǔ)氮化硅層用于存儲(chǔ)電荷。
6.一種SONOS柵極結(jié)構(gòu)制備方法，其特征在于包括 在襯底上布置第一隧穿氧化層 在所述第一隧穿氧化層上布置電荷存儲(chǔ)氮化硅層； 在所述電荷存儲(chǔ)氮化硅層上布置第二氧化硅層； 在所述第二氧化硅層上布置Si/N含量漸變的漸變薄氮化硅層； 在所述漸變薄氮化硅層上布置第三氧化硅層；以及 在所述第三氧化硅層上布置多晶硅控制柵層。
7.根據(jù)權(quán)利要求6所述的SONOS柵極結(jié)構(gòu)制備方法，其特征在于，漸變薄氮化硅層TN中氮化硅的Si/N比例是逐漸增加的，其中越靠近第二氧化硅層，氮化硅的氮含量越高，并且越靠近第三氧化硅層，氮化硅的硅含量越高。
8.根據(jù)權(quán)利要求6或7所述的SONOS柵極結(jié)構(gòu)制備方法，其特征在于，在第二氧化硅層中，SiH2Cl2與NH3的比例在從第二氧化硅層到鄰近第三氧化硅層的方向上從O. I漸變到2.07。
9.根據(jù)權(quán)利要求6或7所述的SONOS柵極結(jié)構(gòu)制備方法，其特征在于，所述電荷存儲(chǔ)氮化硅層用于存儲(chǔ)電荷。
10.一種采用了根據(jù)權(quán)利要求I至5之一所述的SONOS柵極結(jié)構(gòu)的半導(dǎo)體器件。
全文摘要
本發(fā)明提供了SONOS柵極結(jié)構(gòu)及其制備方法、以及半導(dǎo)體器件。根據(jù)本發(fā)明的SONOS柵極結(jié)構(gòu)包括布置在襯底上的第一隧穿氧化層、布置在所述第一隧穿氧化層上的電荷存儲(chǔ)氮化硅層、布置在所述電荷存儲(chǔ)氮化硅層上的第二氧化硅層、布置在所述第二氧化硅層上的Si/N含量漸變的漸變薄氮化硅層、布置在所述漸變薄氮化硅層上的第三氧化硅層、以及布置在所述第三氧化硅層上的多晶硅控制柵層。漸變薄氮化硅層TN中氮化硅的Si/N比例是逐漸增加的，其中越靠近第二氧化硅層，氮化硅的氮含量越高，并且越靠近第三氧化硅層，氮化硅的硅含量越高。
文檔編號(hào)H01L21/28GK102683398SQ201210170390
公開日2012年9月19日 申請(qǐng)日期2012年5月28日 優(yōu)先權(quán)日2012年5月28日
發(fā)明者田志 申請(qǐng)人:上海華力微電子有限公司