專利名稱：碳化硅半導(dǎo)體裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及具備溫度檢測(cè)元件的碳化硅半導(dǎo)體裝置。
背景技術(shù)：
作為能夠?qū)崿F(xiàn)高耐壓、低損失以及高耐熱的下一代的開關(guān)元件，使用了碳化硅(SiC)的半導(dǎo)體元件被認(rèn)為是有前途的，期待對(duì)變換器(inverter)等的功率半導(dǎo)體裝置的應(yīng)用。但是，在使用碳化硅形成的半導(dǎo)體裝置(碳化硅半導(dǎo)體裝置)中，留有很多應(yīng)該解決的問題。已知例如具備在保護(hù)電路的工作控制中使用的溫度檢測(cè)元件的半導(dǎo)體裝置，但是，在使用硅形成的以往的半導(dǎo)體裝置(硅半導(dǎo)體裝置)中，常常使用以多晶硅形成的二極 管(多晶硅二極管)作為溫度檢測(cè)元件。多晶硅二極管是在多晶硅膜中離子注入雜質(zhì)(摻雜齊U)而形成的，但是，在硅半導(dǎo)體裝置上形成多晶硅二極管的情況下，如果同時(shí)進(jìn)行用于在硅基板上形成半導(dǎo)體元件的離子注入和用于形成多晶硅二極管的離子注入，則制造工序數(shù)的增加為最小限度即可。另一方面，在碳化硅半導(dǎo)體裝置的制造中，在進(jìn)行了用于形成半導(dǎo)體元件的離子注入之后，需要實(shí)施1500°C以上的熱處理。因此，在碳化硅半導(dǎo)體裝置上形成溫度檢測(cè)用的多晶硅二極管的情況下，需要在不同的工序中進(jìn)行用于形成半導(dǎo)體元件的離子注入和用于形成多晶硅二極管的離子注入。即，與以往的硅半導(dǎo)體裝置的情況相比，工序數(shù)較大地增加。此外，在下述的專利文獻(xiàn)I中，公開了如下結(jié)構(gòu)的半導(dǎo)體裝置在功率用晶體管的源極電極上設(shè)置具有導(dǎo)熱性的絕緣層，在其上配設(shè)鉬或多晶硅的薄膜電阻體作為溫度檢測(cè)電阻。專利文獻(xiàn)I :日本特開昭63-213370號(hào)公報(bào)。如先前所述那樣，在碳化硅半導(dǎo)體裝置中內(nèi)置多晶硅二極管作為溫度檢測(cè)元件的情況下，導(dǎo)致制造工序數(shù)的增多，所以，制造成本的上升成為問題。此外，期待碳化硅半導(dǎo)體裝置在高溫下的工作，但是，多晶硅二極管難以在200°C以上的溫度中工作，所以，在假定在200°C以上工作的碳化硅半導(dǎo)體裝置中不能夠使用多晶硅二極管。

發(fā)明內(nèi)容
本發(fā)明是為了解決以上的課題而提出的，其目的在于提供一種能夠以少的工序數(shù)形成并且具備耐熱性優(yōu)良的溫度檢測(cè)元件的碳化硅半導(dǎo)體裝置。本發(fā)明的碳化硅半導(dǎo)體裝置具備半導(dǎo)體元件，形成于碳化硅基板；布線層，配設(shè)在所述碳化硅基板上，并且在底面具備勢(shì)壘金屬；測(cè)溫電阻體，使用所述布線層的所述勢(shì)壘金屬的一部分形成。在本發(fā)明中，作為溫度檢測(cè)元件，不具備多晶硅二極管而具備使用勢(shì)壘金屬的一部分形成的測(cè)溫電阻體。測(cè)溫電阻體與多晶硅二極管相比能夠在高的溫度下使用，因此也能夠應(yīng)用于假定在高溫下(200°C以上)工作的碳化硅半導(dǎo)體裝置。此外，測(cè)溫電阻體與多晶硅二極管不同，在其形成工序中不需要進(jìn)行離子注入。并且，測(cè)溫電阻體是利用在源極電極或柵極焊盤的底面設(shè)置的勢(shì)壘金屬14的一部分形成的。因此，在本實(shí)施方式中，制造工序數(shù)的增加被抑制到最小限度。


圖I是示出實(shí)施方式I的碳化硅半導(dǎo)體裝置的結(jié)構(gòu)的剖面圖。圖2是實(shí)施方式I的碳化硅半導(dǎo)體裝置的制造工序圖。圖3是實(shí)施方式I的碳化硅半導(dǎo)體裝置的制造工序圖。圖4是實(shí)施方式I的碳化硅半導(dǎo)體裝置的制造工序圖。
圖5是實(shí)施方式I的碳化硅半導(dǎo)體裝置的制造工序圖。圖6是實(shí)施方式I的碳化硅半導(dǎo)體裝置的制造工序圖。圖7是實(shí)施方式I的碳化硅半導(dǎo)體裝置的制造工序圖。圖8是實(shí)施方式I的碳化硅半導(dǎo)體裝置的制造工序圖。圖9是實(shí)施方式I的碳化硅半導(dǎo)體裝置的制造工序圖。圖10是示出在實(shí)施方式2的碳化硅半導(dǎo)體裝置中的測(cè)溫電阻體的布局的俯視圖。圖11是示出在實(shí)施方式3的半導(dǎo)體裝置中的測(cè)溫電阻體的布局的俯視圖。圖12是示出在實(shí)施方式3的半導(dǎo)體裝置中的測(cè)溫電阻體的布局的剖面圖。圖13是示出在實(shí)施方式4的半導(dǎo)體裝置中的測(cè)溫電阻體的布局的剖面圖。
具體實(shí)施例方式<實(shí)施方式1>
圖I是示出實(shí)施方式I的碳化硅半導(dǎo)體裝置(以下記作“Sic半導(dǎo)體裝置”)的結(jié)構(gòu)的剖面圖。此處不出 SiC 半導(dǎo)體裝置具備 M0SFET(Metal_0xide Semiconductor Field-EffectTransistor :金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)作為半導(dǎo)體元件的例子。該SiC半導(dǎo)體裝置具有多個(gè)MOSFET單元，并且，具有以包圍配設(shè)有這些多個(gè)MOSFET單元的區(qū)域的方式設(shè)置有用于對(duì)電場(chǎng)集中進(jìn)行緩和的終端結(jié)構(gòu)的結(jié)構(gòu)。在圖I中示出活性區(qū)域的最外周的MOSFET單元以及其外側(cè)的終端結(jié)構(gòu)的結(jié)構(gòu)。以下，將配設(shè)有MOSFET單元的區(qū)域(圖I的左側(cè)部分)稱為“活性區(qū)域”、將配設(shè)有終端結(jié)構(gòu)的區(qū)域(圖I的右側(cè)部分)稱為“終端區(qū)域”。如圖I所示，本實(shí)施方式的SiC半導(dǎo)體裝置使用由n+型的SiC基板I和在其上生長(zhǎng)的rT型的外延層2構(gòu)成的外延基板形成。在外延層2的上表面部選擇性地形成有P型的阱區(qū)域(P阱區(qū)域)3。在P阱區(qū)域3表面部分形成有η型的源極區(qū)域5。另一方面，在包圍配置有MOSFET單元的活性區(qū)域的終端區(qū)域，在外延層2的上表面部形成有作為終端結(jié)構(gòu)的一部分而工作的P型的阱區(qū)域(終端P阱區(qū)域)4。在終端P阱區(qū)域4的外周部形成有雜質(zhì)濃度比終端P阱區(qū)域4低的P型區(qū)域即JTE (JunctionTermination Extension :結(jié)終端擴(kuò)展)區(qū)域 7。在外延層2上，形成有覆蓋活性區(qū)域的柵極氧化膜8和覆蓋終端區(qū)域的場(chǎng)氧化膜9。在柵極氧化膜8上，以跨越相鄰的P阱區(qū)域3的方式配設(shè)有柵極電極10。
此處，將位于柵極電極10的下方的與P阱區(qū)域3相鄰的外延層2的部分(由相鄰的P講區(qū)域3夾著的區(qū)域)稱為“JFET (Junction Field Effect Transistor :結(jié)型場(chǎng)效應(yīng)晶體管)區(qū)域”。此外，位于柵極電極10的下方的被源極區(qū)域5和JFET區(qū)域夾著的區(qū)域?yàn)樵贛OSFET導(dǎo)通時(shí)形成溝道的“溝道區(qū)域”。在場(chǎng)氧化膜9上配設(shè)有柵極布線11。柵極布線11以與柵極電極10相同的布線層形成，兩者在未圖示的區(qū)域連接。在柵極電極10以及柵極布線11上形成有層間絕緣膜12。在層間絕緣膜12上，配設(shè)有成為外部連接用的電極的源極電極(源極焊盤)15以及柵極焊盤16。源極電極15和柵極焊盤16使用同一布線層形成，在其底面設(shè)置有勢(shì)壘金屬(barrier metal) 14。此外,在SiC基板I的背面(下表面)配設(shè)有漏極電極17。源極電極15通過形成于層間絕緣膜12的接觸孔而與MOSFET單元的源極區(qū)域5、 P阱區(qū)域3以及終端P阱區(qū)域4電連接。在P阱區(qū)域3以及終端P阱區(qū)域4的與源極電極15的連接部分分別形成有P+型的接觸區(qū)域6。此外，在露出于各接觸孔的外延層2的部分(源極區(qū)域5、接觸區(qū)域6的上表面)形成有硅化物13，源極電極15與源極區(qū)域5以及接觸區(qū)域6之間的連接經(jīng)由該硅化物13而成。此外，柵極焊盤16通過形成于層間絕緣膜12的接觸孔而與柵極布線11連接。在本實(shí)施方式的SiC半導(dǎo)體裝置中，作為溫度檢測(cè)元件，具備使用勢(shì)壘金屬14的一部分形成的測(cè)溫電阻體20。此外，與測(cè)溫電阻體20連接并且用于取出其輸出電壓的溫度感測(cè)焊盤21使用與源極電極15以及柵極焊盤16相同的在底面具有勢(shì)壘金屬14的布線層形成。由于測(cè)溫電阻體20的電阻值依賴于溫度而發(fā)生變化，所以，使用在溫度感測(cè)焊盤21所顯現(xiàn)的測(cè)溫電阻體20的輸出電壓對(duì)測(cè)溫電阻體20的電阻值進(jìn)行測(cè)定，由此，能夠檢測(cè)該SiC半導(dǎo)體裝置的溫度。圖2 圖9是實(shí)施方式I的SiC半導(dǎo)體裝置的制造工序圖。以下，參照它們對(duì)本實(shí)施方式的SiC半導(dǎo)體裝置的制造方法進(jìn)行說明。首先，準(zhǔn)備在n+型的SiC基板I上具備η型的外延層2的外延基板。并且，利用使用了由光刻技術(shù)構(gòu)圖后的掩模的選擇性離子注入，在外延層2的上表面部分分別形成P阱區(qū)域3、終端P阱區(qū)域4、η型的源極區(qū)域5、ρ+型的接觸區(qū)域6以及JTE區(qū)域7 (圖2)。關(guān)于離子注入的雜質(zhì)，作為η型雜質(zhì)，能夠使用氮或磷，作為P型雜質(zhì)，能夠使用鋁或硼等。之后，進(jìn)行1500°C以上的溫度的熱處理，由此，使離子注入的雜質(zhì)電活性化，并且，使由離子注入所生成的結(jié)晶缺陷恢復(fù)。并且,在外延層2上以例如CVD (Chemical Vapor Deposition :化學(xué)氣相沉積)法等堆積硅氧化膜并進(jìn)行構(gòu)圖，由此，形成覆蓋終端區(qū)域的外延層2的場(chǎng)氧化膜9。并且，利用例如熱氧化法或堆積法，在活性區(qū)域的外延層2的表面形成硅氧化膜，由此，形成柵極氧化膜8 (圖3)。接著，在柵極氧化膜8和場(chǎng)氧化膜9上，以CVD法等堆積多晶硅膜并利用使用了光刻技術(shù)的選擇性刻蝕對(duì)其進(jìn)行構(gòu)圖，由此，形成柵極電極10和柵極布線11 (圖4)。之后，利用CVD法等堆積層間絕緣膜12 (圖5)。并且，利用選擇性刻蝕，在層間絕緣膜12形成到達(dá)源極區(qū)域5的上表面、P阱區(qū)域3以及終端P阱區(qū)域4各自的接觸區(qū)域6的上表面的接觸孔。
在露出于各接觸孔的底部的外延層2 (源極區(qū)域5、接觸區(qū)域6)的表面形成硅化物13。與此同時(shí)或在其前后，形成漏極電極17的硅化物。之后，形成到達(dá)柵極布線11的上表面的接觸孔(圖6)。作為硅化物13的形成方法的代表例，舉出如下方法在包含接觸孔內(nèi)的整個(gè)面對(duì)金屬膜(例如鎳)進(jìn)行成膜，施加熱處理使金屬膜和碳化硅發(fā)生反應(yīng)而形成硅化物13之后，除去未反應(yīng)的金屬膜。之后，在接觸孔的內(nèi)部和層間絕緣膜12上形成勢(shì)壘金屬14 (圖7)。并且，利用選擇性刻蝕，根據(jù)之后形成的源極電極15以及柵極焊盤16的圖案對(duì)勢(shì)壘金屬14進(jìn)行構(gòu)圖。此時(shí)，使用勢(shì)壘金屬14的一部分形成作為溫度檢測(cè)元件的測(cè)溫電阻體20 (圖8)。作為勢(shì)壘金屬14 (測(cè)溫電阻體20)，能夠使用Ti膜、TiN膜、TiSi膜、TiSi/TiN膜(TiSi和TiN的層疊結(jié)構(gòu))、TiSi/Ti膜(TiSi和Ti的層疊結(jié)構(gòu))、TiN/Ti膜(TiN和Ti的層疊結(jié)構(gòu))、TiSi/TiN/Ti膜(TiSi、TiN、Ti的層疊結(jié)構(gòu))、Pt膜等。接著，在包含接觸孔內(nèi)的層間絕緣膜12上形成鋁膜18(圖9)。并且，對(duì)鋁膜18進(jìn) 行構(gòu)圖，形成源極電極15、柵極焊盤16以及溫度感測(cè)焊盤21。根據(jù)以上的工序，圖I所示的SiC半導(dǎo)體裝置的結(jié)構(gòu)完成。并且，在圖I中進(jìn)行了省略，但是，該SiC半導(dǎo)體裝置的上表面被保護(hù)膜(聚酰亞胺等)覆蓋。但是，由于源極電極
15、柵極焊盤16以及溫度感測(cè)焊盤21分別被用作外部連接用的焊盤，所以，在保護(hù)膜上設(shè)置使源極電極15、柵極焊盤16以及溫度感測(cè)焊盤21的上表面露出的開口。如上所述，在本實(shí)施方式的SiC半導(dǎo)體裝置中，作為溫度檢測(cè)元件，不是多晶硅二極管而具備使用勢(shì)壘金屬14的一部分形成的測(cè)溫電阻體20。測(cè)溫電阻體20與多晶硅二極管相比能夠在高的溫度下使用，因此也能夠應(yīng)用于假定在高溫下(200°C以上)工作的SiC半導(dǎo)體裝置。此外，測(cè)溫電阻體20與多晶硅二極管不同，在其形成工序中不需要進(jìn)行離子注入。并且，測(cè)溫電阻體20是利用設(shè)置于源極電極15或柵極焊盤16的底面的勢(shì)壘金屬14的一部分形成的。因此，在本實(shí)施方式中，制造工序數(shù)的增加被抑制到最小限度。例如，在不具有測(cè)溫電阻體20的以往的半導(dǎo)體裝置中，勢(shì)壘金屬僅殘存在源極電極或柵極焊盤的底面即可，所以，通常將勢(shì)壘金屬與其上的布線層(相當(dāng)于鋁膜18)同時(shí)進(jìn)行構(gòu)圖。另一方面，在本發(fā)明中，需要在由勢(shì)壘金屬14構(gòu)成的測(cè)溫電阻體20上的一部分(兩端)形成溫度感測(cè)焊盤21，所以，需要在不同的工序中進(jìn)行鋁膜18的構(gòu)圖和勢(shì)壘金屬14的構(gòu)圖。即，需要圖8所示的構(gòu)圖工序。因此，與以往的半導(dǎo)體裝置的制造進(jìn)行比較，僅增加一次構(gòu)圖工序，但是，不需要追加除此以外的工序。并且，在使用多晶硅二極管作為溫度檢測(cè)元件的情況下，為了形成多晶硅二極管，分別需要多晶硅膜的堆積工序或、離子注入工序、構(gòu)圖工序等(如上述那樣，在SiC半導(dǎo)體裝置的制造中，不能夠同時(shí)進(jìn)行用于形成半導(dǎo)體元件的離子注入和用于形成多晶硅二極管的離子注入)。因此，在本發(fā)明的基礎(chǔ)上伴隨著工序數(shù)的增加。在本實(shí)施方式中示出了半導(dǎo)體元件為MOSFET且在終端區(qū)域設(shè)置有JTE區(qū)域的結(jié)構(gòu)，但是，本發(fā)明的SiC半導(dǎo)體裝置的半導(dǎo)體元件以及終端區(qū)域的結(jié)構(gòu)不限定于此。例如，半導(dǎo)體元件也可以是IGBT (Insulated Gate Bipolar Transistor :絕緣柵雙極晶體管)或Pn結(jié)二極管、肖特基勢(shì)壘二極管、晶閘管等，在終端區(qū)域，代替JTE區(qū)域7而設(shè)置FLR(FieldLimiting Ring :場(chǎng)限環(huán))也可以。這在以下所示的各實(shí)施方式中也是相同的。
<實(shí)施方式2>
圖10是實(shí)施方式2的SiC半導(dǎo)體裝置的芯片30的俯視圖，示出測(cè)溫電阻體20的布局。在圖10中，對(duì)與圖I所示的要素對(duì)應(yīng)的要素標(biāo)注與其相同的附圖標(biāo)記。如圖10所示，在芯片30的上表面配設(shè)有源極電極15、柵極焊盤16、測(cè)溫電阻體20以及溫度感測(cè)焊盤21 (保護(hù)膜未圖示)。在本實(shí)施方式中，將測(cè)溫電阻體20配置在SiC半導(dǎo)體裝置的芯片30的中央部。并且，從溫度感測(cè)焊盤21向測(cè)溫電阻體20延伸的布線是使用與溫度檢測(cè)焊盤21相同的布線層形成的。通常，半導(dǎo)體裝置的芯片中央部是溫度最高的部分。將測(cè)溫電阻體20配置在該部分，由此，能夠迅速地檢測(cè)過電流等的異常引起的SiC半導(dǎo)體裝置的溫度上升，能夠可靠地保護(hù)半導(dǎo)體裝置。圖10所示的源極電極15、柵極焊盤16以及溫度感測(cè)焊盤21的位置或形狀、個(gè)數(shù)僅是一個(gè)例子，按各產(chǎn)品存在多種多樣的情況。此外，也可以根據(jù)需要增加測(cè)溫電阻體20·以及溫度感測(cè)焊盤21的數(shù)量。這在以下所示的各實(shí)施方式中也是相同的。<實(shí)施方式3>
圖11是實(shí)施方式3的SiC半導(dǎo)體裝置的芯片30的俯視圖，示出測(cè)溫電阻體20的布局。在圖11中，對(duì)與圖I所示的要素對(duì)應(yīng)的要素標(biāo)注與其相同的附圖標(biāo)記。在本實(shí)施方式中，將測(cè)溫電阻體20配設(shè)在SiC半導(dǎo)體裝置的芯片30外周部的無效區(qū)域(不流過電流的區(qū)域)，并且，以包圍芯片30的活性區(qū)域的方式使其延伸(無效區(qū)域也包含終端區(qū)域)。圖12是示出實(shí)施方式3中的測(cè)溫電阻體20的布局的剖面圖，與沿著圖11的A-A線的剖面對(duì)應(yīng)。如圖12所示，測(cè)溫電阻體20配設(shè)在終端結(jié)構(gòu)的一部分即終端P阱區(qū)域4的上方。場(chǎng)氧化膜9以及層間絕緣膜12介于終端P阱區(qū)域4和測(cè)溫電阻體20之間。如圖11那樣，使測(cè)溫電阻體20以包圍芯片30的活性區(qū)域的方式延伸，從而能夠使測(cè)溫電阻體20變長(zhǎng)。由于測(cè)溫電阻體20的電阻值與其長(zhǎng)度成比例，所以得到如下效果若使測(cè)溫電阻體20變長(zhǎng)，則為了從測(cè)溫電阻體20得到特定的大小的輸出電壓而流過測(cè)溫電阻體20的電流較小即可。但是，存在如下問題為了使測(cè)溫電阻體20變長(zhǎng)而需要確保配設(shè)測(cè)溫電阻體20的面積較大，所以，相應(yīng)地限制了芯片30的通電區(qū)域(活性區(qū)域)的面積即有效面積。在本實(shí)施方式中，在芯片30外周部的無效區(qū)域確保測(cè)溫電阻體20的配設(shè)區(qū)域，所以，不需要縮小芯片30的有效面積。由此，能夠謀求芯片30整體的面積的縮小化。特別是，由于SiC基板的單價(jià)高，所以，對(duì)于削減SiC半導(dǎo)體裝置的制造成本是有效的。<實(shí)施方式4>
在實(shí)施方式4中，使測(cè)溫電阻體20具有作為終端結(jié)構(gòu)的一部分的場(chǎng)板的作用。本實(shí)施方式中的測(cè)溫電阻體20的布局與圖11相同，以包圍芯片30的活性區(qū)域的方式將測(cè)溫電阻體20配設(shè)在無效區(qū)域。圖13是示出實(shí)施方式4中的測(cè)溫電阻體20的布局的剖面圖。與沿著圖11的A-A線的剖面對(duì)應(yīng)。如圖13那樣，測(cè)溫電阻體20以跨越終端結(jié)構(gòu)的終端P阱區(qū)域4的外周部(形成有JTE區(qū)域7的部分)的上方的方式配設(shè)。即，測(cè)溫電阻體20配設(shè)在終端P阱區(qū)域4和JTE區(qū)域7所形成的pn結(jié)的終端部(pn結(jié)到達(dá)外延層2的上表面的部分)的上方。場(chǎng)氧化膜9以及層間絕緣膜12介于形成有終端P阱區(qū)域4以及JTE區(qū)域7的外延層2和測(cè)溫電阻體20之間。此外，測(cè)溫電阻體20的電位被設(shè)定為相對(duì)于芯片30獨(dú)立的電位，只要該值能夠使測(cè)溫電阻體20作為場(chǎng)板而發(fā)揮作用，則可以是任意的，例如，可以是浮置電位。嚴(yán)謹(jǐn)?shù)卣f，為了得到測(cè)溫電阻體20的輸出電壓而在測(cè)溫電阻體20中流過電流，所以，在其兩端產(chǎn)生數(shù)V左右的電位差，但是，假定在功率半導(dǎo)體裝置中對(duì)芯片30施加高電壓(數(shù)百V以上)，所以，能夠忽略測(cè)溫電阻體20的電位差(對(duì)場(chǎng)板的作用幾乎沒有影響)。根據(jù)本實(shí)施方式，測(cè)溫電阻體20作為場(chǎng)板而工作，利用其場(chǎng)效應(yīng)來緩和終端P阱區(qū)域4的外周部的電場(chǎng)集中。由此，SiC半導(dǎo)體裝置的耐壓性能穩(wěn)定并且其可靠性提高。并且，在實(shí)施方式4中，測(cè)溫電阻體20包圍芯片30的活性區(qū)域并且在無效區(qū)域上延伸，所以，能夠得到與實(shí)施方式3相同的效果。
附圖標(biāo)記說明
I SiC基板
2外延層 3 P阱區(qū)域 4終端P阱區(qū)域 5源極區(qū)域 6接觸區(qū)域 7 JTE區(qū)域 8柵極氧化膜 9場(chǎng)氧化膜 10柵極電極 11柵極布線 12層間絕緣膜 13硅化物 14勢(shì)壘金屬 15源極電極 16柵極焊盤 17漏極電極 18鋁膜 20測(cè)溫電阻體 21溫度感測(cè)焊盤 30 芯片。
權(quán)利要求
1.一種碳化硅半導(dǎo)體裝置，其特征在于，具備 半導(dǎo)體元件，形成于碳化硅基板； 布線層，配設(shè)在所述碳化硅基板上，在底面具備勢(shì)壘金屬；以及 測(cè)溫電阻體，使用所述布線層的所述勢(shì)壘金屬的一部分形成。
2.根據(jù)權(quán)利要求I所述的碳化硅半導(dǎo)體裝置，其特征在于， 所述測(cè)溫電阻體在平面視圖中配設(shè)在該碳化硅半導(dǎo)體裝置的芯片中央部。
3.根據(jù)權(quán)利要求I所述的碳化硅半導(dǎo)體裝置，其特征在于， 所述測(cè)溫電阻體在平面視圖中配設(shè)在該碳化硅半導(dǎo)體裝置的芯片外周部的不流過電流的區(qū)域。
4.根據(jù)權(quán)利要求I所述的碳化硅半導(dǎo)體裝置，其特征在于， 所述測(cè)溫電阻體在平面視圖中以包圍形成有所述半導(dǎo)體元件的活性區(qū)域的方式配設(shè)。
5.根據(jù)權(quán)利要求4所述的碳化硅半導(dǎo)體裝置，其特征在于， 所述測(cè)溫電阻體配設(shè)在所述半導(dǎo)體元件的外側(cè)的終端區(qū)域，還起到場(chǎng)板的作用。
6.根據(jù)權(quán)利要求I至5的任意一項(xiàng)所述的碳化硅半導(dǎo)體裝置，其特征在于， 用于取出所述測(cè)溫電阻體的輸出電壓的焊盤使用所述布線層形成。
7.根據(jù)權(quán)利要求I至5的任意一項(xiàng)所述的碳化硅半導(dǎo)體裝置，其特征在于， 所述勢(shì)壘金屬是 Ti 膜、TiN 膜、TiSi 膜、TiSi/TiN 膜、TiSi/Ti 膜、TiN/Ti 膜、TiSi/TiN/Ti膜、Pt膜的任意一種。
全文摘要
本發(fā)明提供一種能夠以少的工序數(shù)形成并且具備耐熱性優(yōu)良的溫度檢測(cè)元件的碳化硅(SiC)半導(dǎo)體裝置。SiC半導(dǎo)體裝置具備半導(dǎo)體元件，形成在SiC基板(1)上；源極電極(15)以及柵極焊盤(16)，使用在底面具備勢(shì)壘金屬(14)的布線層形成；測(cè)溫電阻體(20)，使用該布線層的勢(shì)壘金屬(14)的一部分形成。
文檔編號(hào)H01L29/78GK102903702SQ20121011726
公開日2013年1月30日 申請(qǐng)日期2012年4月20日 優(yōu)先權(quán)日2011年7月25日
發(fā)明者折附泰典, 油谷直毅, 樽井陽一郎 申請(qǐng)人:三菱電機(jī)株式會(huì)社