專利名稱：一種形成雙應(yīng)力層氮化硅薄膜的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體集成電路制造領(lǐng)域，且特別涉及一種形成雙應(yīng)力層氮化硅薄膜的方法。
背景技術(shù)：
隨著集成電路特征線寬縮小到90nm以下，人們逐漸引入了高應(yīng)力氮化硅技術(shù)來提高載流子的電遷移率。通過在N/PM0S上面沉積高拉和高壓應(yīng)力氮化硅作為通孔刻蝕停止層(Contact Etch Stop Layer, CESL)。尤其是在65nm制程以下，為了同時(shí)提高N/PMOS的電遷移率，有時(shí)需要同時(shí)沉積高拉和高壓應(yīng)力氮化硅于不同的MOS上，而若NMOS之上有壓應(yīng)力層薄膜或者PMOS之上有拉應(yīng)力薄膜時(shí)，都會對N/PM0S的電遷移率產(chǎn)生不利的影響。因此需要對N/PM0S進(jìn)行選擇性的蝕刻，通常，為了蝕刻徹底，需要分別在兩次高應(yīng)力氮化硅沉積之前預(yù)先沉積二氧化硅緩沖層做為高應(yīng)力氮化硅的蝕刻阻擋層，并且會最終保留在半導(dǎo)體的結(jié)構(gòu)之中。雖然這兩層二氧化硅緩沖層薄膜厚度較薄，并且應(yīng)力也相對較小，但是由于這兩層薄膜離柵極最近，對于N/PM0S的電遷移率也是有一定的影響的。因此，需要對該方法進(jìn)行改善，盡可能的去除這兩層薄膜對N/PM0S不利的影響。

發(fā)明內(nèi)容
本發(fā)明提出一種形成雙應(yīng)力層氮化硅薄膜的方法，采用本方法所制備的N/PM0S，與現(xiàn)有技術(shù)相比，能夠更加進(jìn)一步的提高N/PM0S的性能。為了達(dá)到上述目的，本發(fā)明提出一種形成雙應(yīng)力層氮化硅薄膜的方法，所述方法包括下列步驟提供具有N/PM0S晶體管的襯底；在所述結(jié)構(gòu)上沉積具有壓應(yīng)力的第一氧化硅緩沖層；在所述結(jié)構(gòu)上沉積具有高壓應(yīng)力的第一氮化硅應(yīng)力層；對PMOS區(qū)域進(jìn)行光刻以及蝕刻，去除該區(qū)域的第一氮化硅應(yīng)力層和第一氧化硅緩沖層；在所述結(jié)構(gòu)上沉積具有拉應(yīng)力的第二氧化硅緩沖層；在所述結(jié)構(gòu)上沉積具有高拉應(yīng)力的第二氮化硅應(yīng)力層；對NMOS區(qū)域進(jìn)行光刻以及蝕刻，去除該區(qū)域的第二氮化硅應(yīng)力層和第二氧化硅緩沖層。進(jìn)一步的，所述沉積第一氧化硅緩沖層和第二氧化硅緩沖層的厚度為50-300A。進(jìn)一步的，所述沉積第一氮化硅應(yīng)力層和第二氮化硅應(yīng)力層的厚度為100-800A。進(jìn)一步的，所述沉積第一氧化硅緩沖層和第二氧化硅緩沖層的應(yīng)力范圍在50-500MPa 之間。
進(jìn)一步的，所述沉積第一氮化硅應(yīng)力層和第二氮化硅應(yīng)力層的應(yīng)力范圍在500-5000MPa 之間。
本發(fā)明提出一種形成雙應(yīng)力層氮化硅薄膜的方法，在沉積高壓和高拉應(yīng)力氮化硅應(yīng)力層之前，預(yù)先沉積壓和拉應(yīng)力的二氧化硅緩沖層，并分別對N/PM0S進(jìn)行選擇性的蝕亥IJ。采用該方法制備的雙應(yīng)力層，能夠提高N/PM0S的電遷移率，從而改善器件性能。


圖I所示為本發(fā)明 較佳實(shí)施例的形成雙應(yīng)力層氮化硅薄膜的方法流程圖。圖2 圖6所示為本發(fā)明較佳實(shí)施例的形成雙應(yīng)力層氮化硅薄膜的結(jié)構(gòu)示意圖。
具體實(shí)施例方式為了更了解本發(fā)明的技術(shù)內(nèi)容，特舉具體實(shí)施例并配合所附圖式說明如下。請參考圖1，圖I所示為本發(fā)明較佳實(shí)施例的形成雙應(yīng)力層氮化硅薄膜的方法流程圖。本發(fā)明提出一種形成雙應(yīng)力層氮化硅薄膜的方法，所述方法包括下列步驟步驟SlOO :提供具有N/PM0S晶體管的襯底；步驟S200 :在所述結(jié)構(gòu)上沉積具有壓應(yīng)力的第一氧化硅緩沖層；步驟S300 :在所述結(jié)構(gòu)上沉積具有高壓應(yīng)力的第一氮化硅應(yīng)力層；步驟S400 :對PMOS區(qū)域進(jìn)行光刻以及蝕刻，去除該區(qū)域的第一氮化硅應(yīng)力層和第一氧化硅緩沖層；步驟S500 :在所述結(jié)構(gòu)上沉積具有拉應(yīng)力的第二氧化硅緩沖層；步驟S600 :在所述結(jié)構(gòu)上沉積具有高拉應(yīng)力的第二氮化硅應(yīng)力層；步驟S700 :對NMOS區(qū)域進(jìn)行光刻以及蝕刻，去除該區(qū)域的第二氮化硅應(yīng)力層和第
二氧化硅緩沖層。再請參考圖2 圖6，圖2 圖6所示為本發(fā)明較佳實(shí)施例的形成雙應(yīng)力層氮化硅薄膜的結(jié)構(gòu)示意圖。如圖2所示，本發(fā)明提供具有NMOS和PMOS晶體管的襯底，并在所述結(jié)構(gòu)上沉積具有壓應(yīng)力的第一氧化硅緩沖層100和具有高壓應(yīng)力的第一氮化硅應(yīng)力層200，所述沉積第一氧化硅緩沖層100的厚度為50-300A，所述沉積第一氮化硅應(yīng)力層200的厚度為100-800A，所述沉積第一氧化硅緩沖層100的應(yīng)力范圍在50-500MPa之間，所述沉積第一氮化硅應(yīng)力層200的應(yīng)力范圍在500-5000MPa之間。再請參考圖3，在NMOS區(qū)域上方的結(jié)構(gòu)上設(shè)置第一掩模300，并對PMOS區(qū)域進(jìn)行光刻以及蝕刻，依次去除該區(qū)域的第一氮化硅應(yīng)力層200和第一氧化硅緩沖層100。請參考圖4，接著在所述結(jié)構(gòu)上沉積具有拉應(yīng)力的第二氧化硅緩沖層400和具有高拉應(yīng)力的第二氮化硅應(yīng)力層500，所述沉積第二氧化硅緩沖層400的厚度為50-300A，所述沉積第二氮化硅應(yīng)力層500的厚度為100-800A，所述沉積第二氧化硅緩沖層400的應(yīng)力范圍在50-500MPa之間，所述沉積第二氮化硅應(yīng)力層500的應(yīng)力范圍在500_5000MPa之間。請參考圖5，在PMOS區(qū)域上方的結(jié)構(gòu)上設(shè)置第二掩模600，并對NMOS區(qū)域進(jìn)行光刻以及蝕刻，依次去除該區(qū)域的第二氮化硅應(yīng)力層400和第二氧化硅緩沖層500，最終形成如圖6所示的雙應(yīng)力層氮化硅薄膜結(jié)構(gòu)。綜上所述，本發(fā)明提出一種形成雙應(yīng)力層氮化硅薄膜的方法，在沉積高壓和高拉應(yīng)力氮化硅應(yīng)力層之前，預(yù)先沉積壓和拉應(yīng)力的二氧化硅緩沖層，并分別對N/PM0S進(jìn)行選擇性的蝕刻。采用該方法制備的雙應(yīng)力層，能夠提高N/PM0S的電遷移率，從而改善器件性倉泛。
雖然本發(fā)明已以較佳實(shí)施例揭露如上，然其并非用以限定本發(fā)明。本發(fā)明所屬技術(shù)領(lǐng)域中具有通常知識者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作各種的更動(dòng)與潤飾。因此，本發(fā)明的保護(hù)范圍當(dāng)視權(quán)利要求書所界定者為準(zhǔn)。
權(quán)利要求
1.一種形成雙應(yīng)力層氮化硅薄膜的方法，其特征在于，所述方法包括下列步驟 提供具有N/PMOS晶體管的襯底； 在所述結(jié)構(gòu)上沉積具有壓應(yīng)力的第一氧化硅緩沖層； 在所述結(jié)構(gòu)上沉積具有高壓應(yīng)力的第一氮化硅應(yīng)力層； 對PMOS區(qū)域進(jìn)行光刻以及蝕刻，去除該區(qū)域的第一氮化硅應(yīng)力層和第一氧化硅緩沖層； 在所述結(jié)構(gòu)上沉積具有拉應(yīng)力的第二氧化硅緩沖層； 在所述結(jié)構(gòu)上沉積具有高拉應(yīng)力的第二氮化硅應(yīng)力層； 對NMOS區(qū)域進(jìn)行光刻以及蝕刻，去除該區(qū)域的第二氮化硅應(yīng)力層和第二氧化硅緩沖層。
2.根據(jù)權(quán)利要求I所述的形成雙應(yīng)力層氮化硅薄膜的方法，其特征在于，所述沉積第一氧化硅緩沖層和第二氧化硅緩沖層的厚度為50-300A。
3.根據(jù)權(quán)利要求I所述的形成雙應(yīng)力層氮化硅薄膜的方法，其特征在于，所述沉積第一氮化硅應(yīng)力層和第二氮化硅應(yīng)力層的厚度為100-800A。
4.根據(jù)權(quán)利要求I所述的形成雙應(yīng)力層氮化硅薄膜的方法，其特征在于，所述沉積第一氧化硅緩沖層和第二氧化硅緩沖層的應(yīng)力范圍在50-500MPa之間。
5.根據(jù)權(quán)利要求I所述的形成雙應(yīng)力層氮化硅薄膜的方法，其特征在于，所述沉積第一氮化硅應(yīng)力層和第二氮化硅應(yīng)力層的應(yīng)力范圍在500-5000MPa之間。
全文摘要
本發(fā)明提出一種形成雙應(yīng)力層氮化硅薄膜的方法，在沉積高壓和高拉應(yīng)力氮化硅應(yīng)力層之前，預(yù)先沉積壓和拉應(yīng)力的二氧化硅緩沖層，并分別對N/PMOS進(jìn)行選擇性的蝕刻。采用該方法制備的雙應(yīng)力層，能夠提高N/PMOS的電遷移率，從而改善器件性能。
文檔編號H01L21/8238GK102623407SQ20121009393
公開日2012年8月1日 申請日期2012年3月31日 優(yōu)先權(quán)日2012年3月31日
發(fā)明者徐強(qiáng) 申請人:上海華力微電子有限公司