專利名稱：減小半導(dǎo)體器件柵誘導(dǎo)漏極泄漏的方法、mos器件制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，更具體地說，本發(fā)明涉及一種減小半導(dǎo)體器件柵誘導(dǎo)漏極泄漏的方法、采用了該減小半導(dǎo)體器件柵誘導(dǎo)漏極泄漏的方法的MOS器件制造方法、以及由該MOS器件制造方法制成的MOS器件。
背景技術(shù)：
柵致漏極泄漏(GIDL, Gate-Induced Drain Leakage)是指，當(dāng)器件在關(guān)斷 (off-state)的情況下，(即Vg = O)，若漏極與Vdd相連，(即Vd = Vdd),由于柵極和漏極之間的交疊，在柵極和漏極之間的交疊區(qū)域會(huì)存在強(qiáng)電場，載流子會(huì)在強(qiáng)電場作用下發(fā)生帶帶隧穿效應(yīng)(band to band tunneling),從而引起漏極到柵極之間的漏電流。柵致漏極泄漏電流已經(jīng)成為影響小尺寸MOS (金屬-氧化物-半導(dǎo)體)器件可靠性、功耗等方面的主要原因之一，它同時(shí)也對(duì)EEPROM等存儲(chǔ)器件的擦寫操作有重要影響。 當(dāng)工藝進(jìn)入超深亞微米時(shí)代后，由于器件尺寸日益縮小，GIDL電流引發(fā)的眾多可靠性問題變得愈加嚴(yán)重。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是針對(duì)現(xiàn)有技術(shù)中存在上述缺陷，提供一種能夠有效地減小了半導(dǎo)體器件的柵致漏極泄漏的減小半導(dǎo)體器件柵誘導(dǎo)漏極泄漏的方法、采用了該減小半導(dǎo)體器件柵誘導(dǎo)漏極泄漏的方法的MOS器件制造方法、以及由該MOS器件制造方法制成的MOS器件。根據(jù)本發(fā)明的第一方面，提供了一種柵極側(cè)墻刻蝕方法，其包括柵極側(cè)墻薄膜形成步驟，用于在柵極側(cè)壁上形成柵極側(cè)墻薄膜；光刻膠涂覆步驟，用于將光刻膠涂覆在柵極上以覆蓋柵極的一個(gè)側(cè)壁并露出柵極的另一側(cè)壁；第一側(cè)壁刻蝕步驟，用于利用所述光刻膠對(duì)露出的柵極側(cè)墻薄膜的所述另一側(cè)壁進(jìn)行刻蝕；光刻膠去除步驟，用于去除所述光刻膠；以及第二側(cè)壁刻蝕步驟，用于在去除光刻膠之后對(duì)柵極側(cè)墻薄膜進(jìn)行刻蝕，其中除了柵極側(cè)壁上的柵極側(cè)墻薄膜之外的其它的柵極側(cè)墻薄膜被去除。優(yōu)選地，在所述第一側(cè)壁刻蝕步驟中，橫向刻蝕速度與縱向刻蝕速度的比值高于現(xiàn)有技術(shù)。優(yōu)選地，在所述第二側(cè)壁刻蝕步驟中，橫向刻蝕速度與縱向刻蝕速度的比值低于現(xiàn)有技術(shù)。S卩，優(yōu)選地，所述第一側(cè)壁刻蝕步驟中的橫向刻蝕速度與縱向刻蝕速度的比值高于所述第二側(cè)壁刻蝕步驟中的橫向刻蝕速度與縱向刻蝕速度的比值。優(yōu)選地，所述柵極側(cè)墻刻蝕方法還包括控制所述第一側(cè)壁刻蝕步驟的橫向刻蝕速度和縱向刻蝕速度、以及所述第二側(cè)壁刻蝕步驟的橫向刻蝕速度和縱向刻蝕速度，以使得所述第二側(cè)壁刻蝕步驟之后得到柵極兩側(cè)的側(cè)墻的寬度之和等于預(yù)定值。
根據(jù)本發(fā)明的第二方面，提供了一種MOS器件制造方法，其包括柵極側(cè)墻薄膜形成步驟，用于在柵極側(cè)壁上形成柵極側(cè)墻薄膜；光刻膠涂覆步驟，用于將光刻膠涂覆在柵極上以覆蓋漏極側(cè)的柵極側(cè)壁并露出源極側(cè)的柵極側(cè)壁；第一側(cè)壁刻蝕步驟，用于利用所述光刻膠對(duì)源極側(cè)的柵極側(cè)墻薄膜進(jìn)行刻蝕；光刻膠去除步驟，用于去除所述光刻膠;第二側(cè)壁刻蝕步驟，用于在去除光刻膠之后對(duì)柵極側(cè)墻薄膜進(jìn)行刻蝕，其中除了柵極側(cè)壁上的柵極側(cè)墻薄膜之外的其它的柵極側(cè)墻薄膜被去除；源漏摻雜步驟，用于在所述第二側(cè)壁刻蝕步驟之后對(duì)漏極和源極執(zhí)行摻雜。優(yōu)選地，在所述第一側(cè)壁刻蝕步驟中，橫向刻蝕速度與縱向刻蝕速度的比值高于現(xiàn)有技術(shù)。優(yōu)選地，在所述第二側(cè)壁刻蝕步驟中，橫向刻蝕速度與縱向刻蝕速度的比值低于現(xiàn)有技術(shù)。S卩，優(yōu)選地，所述第一側(cè)壁刻蝕步驟中的橫向刻蝕速度與縱向刻蝕速度的比值高于所述第二側(cè)壁刻蝕步驟中的橫向刻蝕速度與縱向刻蝕速度的比值。優(yōu)選地，控制所述第一側(cè)壁刻蝕步驟的橫向刻蝕速度和縱向刻蝕速度、以及所述第二側(cè)壁刻蝕步驟的橫向刻蝕速度和縱向刻蝕速度，以使得所述第二側(cè)壁刻蝕步驟之后得到柵極兩側(cè)的側(cè)墻的寬度之和等于預(yù)定值。優(yōu)選地，所述MOS器件制造方法還包括退火步驟。根據(jù)本發(fā)明的第三方面，提供了一種根據(jù)本發(fā)明第二方面所述的MOS器件制造方法制成的MOS器件。根據(jù)本發(fā)明，針對(duì)現(xiàn)有技術(shù)中MOS器件的柵致漏極泄漏的問題，本發(fā)明在柵極側(cè)墻薄膜沉積過程中，在MOS器件(例如CMOS器件)的源漏端形成不同形貌的側(cè)墻，使得刻蝕后漏端的側(cè)墻寬度增大，而源端的側(cè)墻寬度減小，在接下來的源漏高摻雜注入和退火工藝后，漏端的摻雜離子離溝道距離被拉遠(yuǎn)，源端的摻雜離子與溝道和襯底的距離被拉近，在保持溝道有效長度(Effective Channel Length)不變的情況下，降低了漏端的縱向電場強(qiáng)度，從而減小了半導(dǎo)體器件柵誘導(dǎo)漏極泄漏(GIDL)電流。


結(jié)合附圖，并通過參考下面的詳細(xì)描述，將會(huì)更容易地對(duì)本發(fā)明有更完整的理解并且更容易地理解其伴隨的優(yōu)點(diǎn)和特征，其中圖I至圖3示意性地示出了根據(jù)現(xiàn)有技術(shù)的MOS器件制造方法。圖4至圖6示意性地示出了根據(jù)本發(fā)明實(shí)施例的MOS器件制造方法。需要說明的是，附圖用于說明本發(fā)明，而非限制本發(fā)明。注意，表示結(jié)構(gòu)的附圖可能并非按比例繪制。并且，附圖中，相同或者類似的元件標(biāo)有相同或者類似的標(biāo)號(hào)。
具體實(shí)施例方式為了使本發(fā)明的內(nèi)容更加清楚和易懂，下面結(jié)合具體實(shí)施例和附圖對(duì)本發(fā)明的內(nèi)容進(jìn)行詳細(xì)描述?，F(xiàn)有技術(shù)的MOS器件制造方法中，如圖I至圖3所示，首先在形成有淺溝槽隔離 (如斜線部分所示)的半導(dǎo)體襯底2上的柵極I的側(cè)墻上執(zhí)行沉積。沉積后器件的截面如圖I所示，其中柵極I兩側(cè)形成了沉積的側(cè)墻薄膜10。接下來執(zhí)行各向異性的干法刻蝕，刻蝕后源漏的柵極側(cè)墻成對(duì)稱結(jié)構(gòu)，如圖2所示。然后，執(zhí)行源漏重?fù)诫s以及退火工藝，漏極3及源極4處形成的摻雜離子分布如圖3所示，漏極3及源極4兩側(cè)的摻雜離子距離器件溝道的距離均由柵極側(cè)墻的寬度所決定。與圖I至圖3的現(xiàn)有技術(shù)對(duì)照，現(xiàn)在參考圖4至圖6來描述根據(jù)本發(fā)明實(shí)施例的減小半導(dǎo)體器件柵誘導(dǎo)漏極泄漏的方法以及MOS器件制造方法。首先在形成有淺溝槽隔離的半導(dǎo)體襯底2上的柵極I的側(cè)墻上執(zhí)行沉積。沉積后器件的截面如圖I所示，其中柵極I兩側(cè)形成了沉積的柵極側(cè)墻薄膜10，該柵極側(cè)墻薄膜 10實(shí)際上覆蓋了整個(gè)MOS器件的整個(gè)表面。其次，在柵極側(cè)墻薄膜10沉積后，用光刻膠5覆蓋器件的漏極3 —側(cè)(稱為漏端)， 采用"高橫向刻蝕，低縱向刻蝕"的刻蝕方法，對(duì)源極4 一側(cè)(稱為源端)的墻薄膜進(jìn)行刻蝕(第一次刻蝕)，刻蝕深度由刻蝕時(shí)間控制?？涛g后的MOS器件截面如圖4所示，此時(shí)源極4一側(cè)(即源端)的柵極側(cè)墻形貌已經(jīng)比漏端的柵極側(cè)墻形貌窄很多。需要說明的是，說明書中的術(shù)語"橫向"指的是源漏方向，而說明書中的術(shù)語" 縱向"指的是與硅片表面平行的平面上與源漏方向垂直的方向；并且術(shù)語"高橫向刻蝕， 低縱向刻蝕"指的是橫向刻蝕速度與縱向刻蝕速度的比值高于現(xiàn)有技術(shù)。接下來去掉光刻膠5，對(duì)柵極側(cè)墻薄膜進(jìn)行第二次刻蝕，采用"低橫向刻蝕，高縱向刻蝕"的方法，對(duì)源漏兩端的柵極側(cè)墻薄膜同時(shí)進(jìn)行刻蝕，刻蝕后MOS器件的截面如圖 5所示，此時(shí)，除了柵極側(cè)壁之外的其它的柵極側(cè)墻薄膜10已經(jīng)被去除。需要說明的是， 術(shù)語"低橫向刻蝕，高縱向刻蝕"指的是橫向刻蝕速度與縱向刻蝕速度的比值低于現(xiàn)有技術(shù)。由此，對(duì)源極4 一側(cè)的墻薄膜進(jìn)行刻蝕(第一次刻蝕)的"橫向刻蝕速度與縱向刻蝕速度的比值"高于對(duì)柵極側(cè)墻薄膜進(jìn)行第二次刻蝕時(shí)"橫向刻蝕速度與縱向刻蝕速度的比值"。最終柵極側(cè)墻形貌，在漏端的寬度會(huì)增大，在源端會(huì)減小。適當(dāng)調(diào)節(jié)第一次刻蝕的刻蝕速度以及第二次刻蝕的刻蝕速度，可以實(shí)現(xiàn)漏端柵極側(cè)墻增大的寬度等于源端柵極側(cè)墻減小的寬度，總的源漏端的柵極側(cè)墻的寬度之和仍然保持不變(即，使得源漏端的柵極側(cè)墻的寬度之和等于預(yù)定值)。接下來進(jìn)行的源漏重?fù)诫s以及退火工藝，由于重?fù)诫s離子與器件溝道的距離由柵極側(cè)墻的寬度所決定，因此摻雜后，漏端的重?fù)诫s離子與器件溝道的距離被拉遠(yuǎn)，源端的重?fù)诫s離子與器件溝道的距離被拉近(如圖6所示)。但由于源漏端的柵極側(cè)墻的寬度之和保持不變，所以源漏重?fù)诫s離子之間的距離保持不變。在漏端，由于重?fù)诫s離子與溝道間的距離被拉遠(yuǎn)，當(dāng)柵極關(guān)斷而漏極接Vdd時(shí)，在柵極與漏端交疊區(qū)域的電場強(qiáng)度減弱，從而降低了載流子的帶帶隧穿效應(yīng)，減小了半導(dǎo)體器件柵致漏極泄漏電流。此外，由于在漏端的重?fù)诫s離子與溝道的距離被拉遠(yuǎn)的同時(shí)，源端的重?fù)诫s離子與溝道的距離被拉近，總的源漏重?fù)诫s離子之間的距離保持不變，因此器件的有效溝道長度基本保持不變，器件的其他性能得以保持。I.通過改進(jìn)柵極側(cè)墻刻蝕工藝，增加了刻蝕后漏端的柵極側(cè)墻寬度，減小了刻蝕后源端的柵極側(cè)墻寬度，而源漏兩端的柵極側(cè)墻總寬度保持不變。2.在漏端，由于重?fù)诫s離子與溝道間的距離被拉遠(yuǎn)，當(dāng)柵極關(guān)斷而漏極接Vdd時(shí)， 在柵極與漏端交疊區(qū)域的電場強(qiáng)度減弱，從而降低了載流子的帶帶隧穿效應(yīng)，減小了半導(dǎo)體器件柵致漏極泄漏電流。3.在漏端的摻雜離子與溝道的距離被拉遠(yuǎn)的同時(shí)，源端的摻雜離子與溝道的距離被拉近，因此器件的有效溝道長度基本保持不變，器件的其他性能得以保持。需要說明的是，例如，雖然以形成有淺溝槽隔離的半導(dǎo)體結(jié)構(gòu)示出本發(fā)明的原理， 但是本發(fā)明并不限于此，而是可以在不形成有淺溝槽隔離的半導(dǎo)體結(jié)構(gòu)上執(zhí)行本發(fā)明的 MOS器件制造方法。在本發(fā)明的另一實(shí)施例中，提供了一種由該MOS器件制造方法制成的半導(dǎo)體器件，例如MOS器件，或者CMOS器件。可以理解的是，雖然本發(fā)明已以較佳實(shí)施例披露如上，然而上述實(shí)施例并非用以限定本發(fā)明。對(duì)于任何熟悉本領(lǐng)域的技術(shù)人員而言，在不脫離本發(fā)明技術(shù)方案范圍情況下， 都可利用上述揭示的技術(shù)內(nèi)容對(duì)本發(fā)明技術(shù)方案作出許多可能的變動(dòng)和修飾，或修改為等同變化的等效實(shí)施例。因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發(fā)明技術(shù)方案保護(hù)的范圍內(nèi)。
權(quán)利要求
1.一種減小半導(dǎo)體器件柵誘導(dǎo)漏極泄漏的方法，其特征在于包括柵極側(cè)墻薄膜形成步驟，用于在柵極側(cè)壁上形成柵極側(cè)墻薄膜；光刻膠涂覆步驟，用于將光刻膠涂覆在柵極上以覆蓋柵極的一個(gè)側(cè)壁并露出柵極的另一側(cè)壁；第一側(cè)壁刻蝕步驟，用于利用所述光刻膠對(duì)露出的柵極的所述另一柵極側(cè)墻薄膜進(jìn)行刻蝕；光刻膠去除步驟，用于去除所述光刻膠；以及第二側(cè)壁刻蝕步驟，用于在去除光刻膠之后對(duì)柵極側(cè)墻薄膜進(jìn)行刻蝕，其中除了柵極側(cè)壁上的柵極側(cè)墻薄膜之外的其它的柵極側(cè)墻薄膜被去除。
2.根據(jù)權(quán)利要求I所述的減小半導(dǎo)體器件柵誘導(dǎo)漏極泄漏的方法，其特征在于，在所述第一側(cè)壁刻蝕步驟中的橫向刻蝕速度與縱向刻蝕速度的比值高于所述第二側(cè)壁刻蝕步驟中的橫向刻蝕速度與縱向刻蝕速度的比值。
3.根據(jù)權(quán)利要求2所述的減小半導(dǎo)體器件柵誘導(dǎo)漏極泄漏的方法，其特征在于還包括控制所述第一側(cè)壁刻蝕步驟的橫向刻蝕速度和縱向刻蝕速度、以及所述第二側(cè)壁刻蝕步驟的橫向刻蝕速度和縱向刻蝕速度，以使得所述第二側(cè)壁刻蝕步驟之后得到柵極兩側(cè)的側(cè)墻的寬度之和等于預(yù)定值。
4.一種MOS器件制造方法，其特征在于包括柵極側(cè)墻薄膜形成步驟，用于在柵極側(cè)壁上形成柵極側(cè)墻薄膜；光刻膠涂覆步驟，用于將光刻膠涂覆在柵極上以覆蓋漏極側(cè)的柵極側(cè)壁并露出源極側(cè)的柵極側(cè)壁；第一側(cè)壁刻蝕步驟，用于利用所述光刻膠對(duì)源極側(cè)的柵極側(cè)墻薄膜進(jìn)行刻蝕；光刻膠去除步驟，用于去除所述光刻膠；第二側(cè)壁刻蝕步驟，用于在去除光刻膠之后對(duì)柵極側(cè)墻薄膜進(jìn)行刻蝕，其中除了柵極側(cè)壁上的柵極側(cè)墻薄膜之外的其它的柵極側(cè)墻薄膜被去除；源漏摻雜步驟，用于在所述第二側(cè)壁刻蝕步驟之后對(duì)漏極和源極執(zhí)行摻雜。
5.根據(jù)權(quán)利要求5所述的MOS器件制造方法，其特征在于，所述第一側(cè)壁刻蝕步驟中的橫向刻蝕速度與縱向刻蝕速度的比值高于所述第二側(cè)壁刻蝕步驟中的橫向刻蝕速度與縱向刻蝕速度的比值。
6.根據(jù)權(quán)利要求5所述的MOS器件制造方法，其特征在于，控制所述第一側(cè)壁刻蝕步驟的橫向刻蝕速度和縱向刻蝕速度、以及所述第二側(cè)壁刻蝕步驟的橫向刻蝕速度和縱向刻蝕速度，以使得所述第二側(cè)壁刻蝕步驟之后得到柵極兩側(cè)的側(cè)墻的寬度之和等于預(yù)定值。
7.根據(jù)權(quán)利要求4至6之一所述的MOS器件制造方法，其特征在于還包括退火步驟。
8.一種根據(jù)權(quán)利要求4至7之一所述的MOS器件制造方法制成的MOS器件。
全文摘要
本發(fā)明提供了減小半導(dǎo)體器件柵誘導(dǎo)漏極泄漏的方法、MOS器件制造方法以及MOS器件。本發(fā)明的柵極側(cè)墻刻蝕形成包括柵極側(cè)墻薄膜形成步驟，用于在柵極側(cè)壁上形成柵極側(cè)墻薄膜；光刻膠涂覆步驟，用于將光刻膠涂覆在柵極上以覆蓋柵極的一個(gè)側(cè)壁并露出柵極的另一側(cè)壁；第一側(cè)壁刻蝕步驟，用于利用光刻膠對(duì)露出的柵極的另一側(cè)壁進(jìn)行刻蝕；光刻膠去除步驟，用于去除光刻膠；以及第二側(cè)壁刻蝕步驟，用于在去除光刻膠之后對(duì)柵極側(cè)墻薄膜進(jìn)行刻蝕，其中除了柵極側(cè)壁上的柵極側(cè)墻薄膜之外的其它的柵極側(cè)墻薄膜被去除。
文檔編號(hào)H01L29/78GK102610528SQ20121009090
公開日2012年7月25日 申請(qǐng)日期2012年3月30日 優(yōu)先權(quán)日2012年3月30日
發(fā)明者俞柳江 申請(qǐng)人:上海華力微電子有限公司