專利名稱：引入了局部應(yīng)力的ldmos器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件，特別涉及一種橫向雙擴(kuò)散金屬氧化物半導(dǎo)體(LDMOS)器件。
背景技術(shù)：
LDMOS 器件是基于 SOI (Semiconductor On Insulator)技術(shù)和 MOSFET (Metal Oxide Semiconductor Field Effect Transistor)技術(shù)發(fā)展起來的一種半導(dǎo)體器件，LDMOS 器件通常作為功率器件。一個理想的功率器件，應(yīng)當(dāng)具有下列理想的靜態(tài)和動態(tài)特性在截止?fàn)顟B(tài)時能承受高電壓；在導(dǎo)通狀態(tài)時，具有大電流和很低的壓降；在開關(guān)轉(zhuǎn)換時，具有短的開、關(guān)時間，能承受電流和電壓的快速變化，以及具有全控功能等。LDMOS器件的電極位于芯片表面，易于通過內(nèi)部連接實(shí)現(xiàn)與低壓信號電路及其它器件的相互集成。由于這些優(yōu)點(diǎn)的存在，LDMOS器件得到了很快的發(fā)展。
與普通的MOSFET (金屬氧化物半導(dǎo)體場效應(yīng)晶體管)相比，傳統(tǒng)的LDMOS器件在溝道與漏極之間增加了一個較長的低濃度漂移區(qū)。該漂移區(qū)的存在提高了擊穿電壓，并減小了漏、源兩極之間的寄生電容，有利于提高頻率特性。其中漂移區(qū)的長度和濃度是影響 LDMOS擊穿電壓和源漏導(dǎo)通電阻1 的兩個重要因素，漂移區(qū)長度越長，濃度越小，擊穿電壓越高，而源漏導(dǎo)通電阻R。n卻越大，這對于提高器件的驅(qū)動能力是不利的。因而，在提高擊穿電壓的同時獲得較小的源漏導(dǎo)通電阻R。n是本領(lǐng)域技術(shù)人員不懈追求的目標(biāo)。
在現(xiàn)代半導(dǎo)體技術(shù)中，通過在MOS晶體管溝道中引入應(yīng)力提高載流子的遷移率， 降低器件的源漏導(dǎo)通電阻是一個有效地措施。如對P型絕緣柵型場效應(yīng)晶體管(PM0SFET)， 在溝道中引入壓應(yīng)力可以提高空穴的遷移率。對N型絕緣柵型場效應(yīng)晶體管(NM0SFET)，在溝道中引入張應(yīng)力可以提高電子的遷移率。同樣的，對于LDMOS器件，在P型LDMOS溝道中引入壓應(yīng)力可以提高空穴的遷移率；在N型LDMOS溝道中引入張應(yīng)力可以提高電子的遷移率，從而降低LDMOS器件的源漏導(dǎo)通電阻。但是引入應(yīng)力后使得材料的帶隙&減小，對于突變結(jié)和緩變結(jié)擊穿電壓VB的公式分別是 。S2x1o13EiIa^, Vb ^lOw Ela^引入應(yīng)力后，由于帶隙&減小，器件的擊穿電壓也會降低。對于LDMOS器件，擊穿電壓主要受漂移區(qū)影響，因而需要在溝道中引入有效應(yīng)力的同時，盡量避免在漂移區(qū)引入應(yīng)力，從而達(dá)到在保證擊穿電壓幾乎不變的同時，降低器件的源漏導(dǎo)通電阻R。n的目的。發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題，就是提供一種利用應(yīng)力提高器件性能，并降低其不良影響的引入了局部應(yīng)力的LDMOS器件。
本發(fā)明解決所述技術(shù)問題，采用的技術(shù)方案是，引入了局部應(yīng)力的LDMOS器件，包括體襯底，在襯底上形成相互鄰接的阱區(qū)和漂移區(qū)，在阱區(qū)和漂移區(qū)中分別形成源區(qū)和漏區(qū)，在源區(qū)和漂移區(qū)之間的阱區(qū)表面生長柵氧化層，在柵氧化層上生長多晶硅柵極，其特征在于，在源區(qū)和/或柵極表面覆蓋薄膜，利用所述薄膜具有的本征應(yīng)力，在LDMOS器件的溝道中引入應(yīng)力。
本發(fā)明的LDMOS器件，只在器件的源區(qū)和/或柵極表面覆蓋薄膜，利用薄膜具有的本征應(yīng)力，在溝道中引入有效應(yīng)力。由于漂移區(qū)和漏區(qū)表面沒有覆蓋薄膜，源區(qū)和/或柵極表面覆蓋的薄膜，在距離較遠(yuǎn)的漂移區(qū)中幾乎不引入應(yīng)力或只引入很小的應(yīng)力，從而削弱或避免由于應(yīng)力對帶隙&的影響而降低器件的擊穿電壓。
具體的，所述襯底為P或N型材料；相應(yīng)的阱區(qū)為P或N型材料，漂移區(qū)為N或P 型材料，源區(qū)為N或P型材料，多晶硅為N或P型材料。
本發(fā)明的技術(shù)方案，可以適用于P型材料襯底或N型材料襯底材料。根據(jù)LDMOS 器件的制造工藝，不同襯底材料類型(P型或N型)，相應(yīng)的阱區(qū)、漂移區(qū)、源區(qū)及其多晶硅柵電極材料也具有不同的導(dǎo)電類型。
優(yōu)選的，所述薄膜為氮化硅薄膜。
采用氮化硅薄膜作為覆蓋源區(qū)和/或柵極的薄膜，其生成工藝與硅基半導(dǎo)體材料工藝兼容性高，生成的薄膜具有合適的本征應(yīng)力。
進(jìn)一步的，所述薄膜的生成工藝是先在源區(qū)和/或柵極表面生長一層二氧化硅薄膜，再在二氧化硅薄膜上生長氮化硅薄膜；或不生長二氧化硅薄膜，直接生長氮化硅薄膜。
對于硅基半導(dǎo)體材料，本發(fā)明的氮化硅薄膜可以采用兩種生成工藝，一種工藝是先生長一層二氧化硅薄膜，再在二氧化硅薄膜上生長氮化硅薄膜。另一種工藝是不生長二氧化硅薄膜，直接在源區(qū)和/或柵極表面接生長氮化硅薄膜。二氧化硅薄膜主要起應(yīng)力緩沖作用，所以又稱為緩沖膜(區(qū)別于應(yīng)力膜——氮化硅)，可以調(diào)節(jié)氮化硅薄膜施加的應(yīng)力。由于柵極表面距離溝道較遠(yuǎn)，柵極表面氮化硅施加的應(yīng)力傳遞到溝道已經(jīng)比較弱，沒有必要再采用緩沖膜，所以一般只在源區(qū)采用二氧化硅薄膜加氮化硅薄膜的工藝。
具體的，所述二氧化硅膜的厚度為5 lOOnm。
更具體的，采用低壓化學(xué)汽相淀積法或等離子體增強(qiáng)化學(xué)汽相沉積法生長氮化硅薄膜。
采用上述兩種不同工藝，可以根據(jù)需要通過調(diào)整工藝參數(shù)改變應(yīng)力大小和種類， 滿足不同導(dǎo)電類型的器件需要。
進(jìn)一步的，采用低壓化學(xué)汽相淀積法生長的氮化硅薄膜的應(yīng)力范圍為0. 1 lOGPa，采用等離子體增強(qiáng)化學(xué)汽相沉積法生長的氮化硅薄膜的應(yīng)力范圍為-8 +8GPa。
上述應(yīng)力范圍容易達(dá)到，工藝也不復(fù)雜，器件性能提升也比較明顯。
具體的，所述氮化硅薄膜厚度為20nm 2 μ m。
通常氮化硅薄膜越厚應(yīng)力越大，20nm 2 μ m的氮化硅薄膜厚度，可以滿足大多數(shù)器件要求，工藝上也容易實(shí)現(xiàn)，又不會產(chǎn)生破壞作用。
本發(fā)明的有益效果是，局部應(yīng)力引入可以顯著改善LDMOS器件性能，降低源漏導(dǎo)通電阻R。n，提高器件驅(qū)動能力，并能夠有效降低應(yīng)力對漂移區(qū)帶隙&的不良影響，確保器件的高耐壓特性，本發(fā)明的技術(shù)方案非常適合用于制造功率LDMOS器件。


圖1是實(shí)施例1的器件結(jié)構(gòu)示意圖2是實(shí)施例1的另一種器件結(jié)構(gòu)示意圖3是實(shí)施例2的器件結(jié)構(gòu)示意圖4是實(shí)施例3的器件結(jié)構(gòu)示意圖5是溝道區(qū)應(yīng)力仿真示意圖6是器件應(yīng)力仿真結(jié)果示意圖。
10——襯底；12——阱區(qū)；14——漂移區(qū)；16——源區(qū)；17——漏區(qū)；18——柵氧化層；20——多晶硅柵；22——氮化硅薄膜；對氧化硅層。
具體實(shí)施方式
下面結(jié)合附圖及實(shí)施例，詳細(xì)描述本發(fā)明的技術(shù)方案。
下面的實(shí)施例中，襯底10材料類型為P型，相應(yīng)的阱區(qū)12為P型材料，漂移區(qū)14 為N型材料，源區(qū)16為N型材料，多晶硅20為N型材料，引入應(yīng)力為張應(yīng)力。對于N型材料襯底，除了相應(yīng)區(qū)域材料類型、引入應(yīng)力類型有所不同外，器件結(jié)構(gòu)是相同的。
實(shí)施例1
本例LDMOS器件剖面結(jié)構(gòu)如圖1所示。包括體襯底10，在襯底10上形成相互鄰接的阱區(qū)12和漂移區(qū)14，在阱區(qū)12和漂移區(qū)14中分別形成源區(qū)16和漏區(qū)17，在源區(qū)16和漂移區(qū)14之間的阱區(qū)12表面生長柵氧化層18，在柵氧化層18上生長多晶硅柵極20。本例器件只在源區(qū)16表面覆蓋氮化硅(Si3N4)薄膜22，利用氮化硅薄膜22具有的本征應(yīng)力， 在LDMOS器件的溝道中引入應(yīng)力。由于氮化硅薄膜22只存在于源區(qū)16表面，其引入應(yīng)力只對附近的溝道產(chǎn)生作用，基本上不會影響到較遠(yuǎn)的漂移區(qū)14。本例按照傳統(tǒng)的CMOS器件制造工藝完成器件主體制作，包括襯底10的制備、阱區(qū)12的形成、生長柵氧化層18、生長多晶硅柵20、溝道離子注入、漂移區(qū)14離子注入、源區(qū)16和漏區(qū)17離子注入等。然后采用化學(xué)汽相淀積(CVD)工藝，如LPCVD (低壓化學(xué)汽相淀積)法或PECVD (等離子體增強(qiáng)化學(xué)汽相淀積)法，在源區(qū)16表面淀積厚度為120nm，具有張應(yīng)力的氮化硅薄膜22。接下來通過局部互連等傳統(tǒng)工藝步驟完成整個器件的制作。本例器件應(yīng)力分布如附圖5中曲線A 所示，在1 1. 5μπι的溝道區(qū)平均應(yīng)力約為232. 6MPa，在1. 5 5 μ m的漂移區(qū)應(yīng)力很小， 平均應(yīng)力約為43. 09Mpa。本例LDMOS器件，氮化硅薄膜22也可以覆蓋在多晶硅柵極20表面，如圖2所示，其產(chǎn)生的效果與圖1所示器件相當(dāng)，當(dāng)由于多晶硅柵20和柵氧化層18的緩沖作用，氮化硅薄膜22引入溝道的應(yīng)力相對較低。
實(shí)施例2
圖3是在源區(qū)16和柵極20表面覆蓋氮化硅膜22的LDMOS器件結(jié)構(gòu)示意圖。本例器件制造工藝與實(shí)施例1相同，也是按照傳統(tǒng)的CMOS器件制造工藝完成器件主體的制作， 包括襯底10的制備、阱區(qū)12的形成、生長柵氧化層18、生長多晶硅柵20、溝道離子注入、漂移區(qū)14離子注入、源區(qū)16和漏區(qū)17離子注入，然后采用化學(xué)汽相淀積工藝，在源區(qū)16和柵極20表面淀積厚度為120nm具有2GPa張應(yīng)力的氮化硅薄膜02)。接下來通過局部互連等傳統(tǒng)工藝步驟完成整個器件的制作。本例的器件應(yīng)力分布如圖5中曲線B所示，溝道區(qū)(1 1.5 μ m)的平均應(yīng)力約為230MPa，在漂移區(qū)(1.5 5μπι)應(yīng)力很小，平均應(yīng)力約為 45.94MPa0
實(shí)施例3
圖4是本例器件橫截面示意圖。本例器件源區(qū)16和柵極20表面覆蓋有氮化硅膜22，并且在源區(qū)16和氮化硅膜22之間有一層二氧化硅(SiO2)薄膜24。二氧化硅薄膜M的主要作用，是對覆蓋在其表面的氮化硅引入應(yīng)力進(jìn)行緩沖，使溝道區(qū)(1 1.5μπι)應(yīng)力分布比較均勻。本例器件主體制造工藝參見上述實(shí)施例的描述，本例氮化硅膜22的制造工藝是先在源區(qū)16表面生長一層20nm厚的二氧化硅薄膜(M)，然后采用化學(xué)汽相淀積(CVD) 工藝，在二氧化硅薄膜04)表面淀積厚度為120nm，具有張應(yīng)力的氮化硅薄膜(22)。 接下來通過局部互連等傳統(tǒng)的工藝步驟完成整個器件的制作。本例器件應(yīng)力分布如附圖5 中曲線C所示，溝道區(qū)(1 1. 5 μ m)的平均應(yīng)力約為187. 17MPa，在漂移區(qū)(1. 5 5μπι) 應(yīng)力很小，平均應(yīng)力約為43. 99MPa。
本發(fā)明的引入了局部應(yīng)力的LDMOS器件，由于局部覆蓋了應(yīng)力膜，器件溝道區(qū) (1 1.5μπι)平均應(yīng)力較器件漂移區(qū)(1.5 5μπι)的平均應(yīng)力增加了 ΔΡ(見圖6所示的器件應(yīng)力仿真結(jié)果)。該應(yīng)力的增加基本上不會影響器件漂移區(qū)(1.5 5μπι)的帶隙&， 而對器件的源漏導(dǎo)通電阻1 的降低卻有比較明顯的作用。本發(fā)明的技術(shù)方案，充分發(fā)揮了應(yīng)力對器件性能的積極作用，降低了應(yīng)力對器件性能的消極影響。
權(quán)利要求
1.引入了局部應(yīng)力的LDMOS器件，包括體襯底，在襯底上形成相互鄰接的阱區(qū)和漂移區(qū)，在阱區(qū)和漂移區(qū)中分別形成源區(qū)和漏區(qū)，在源區(qū)和漂移區(qū)之間的阱區(qū)表面生長柵氧化層，在柵氧化層上生長多晶硅柵極，其特征在于，在源區(qū)和/或柵極表面覆蓋薄膜，利用所述薄膜具有的本征應(yīng)力，在LDMOS器件的溝道中引入應(yīng)力。
2.根據(jù)權(quán)利要求1所述的引入了局部應(yīng)力的LDMOS器件，其特征在于，所述襯底為P或 N型材料；相應(yīng)的阱區(qū)為P或N型材料，漂移區(qū)為N或P型材料，源區(qū)為N或P型材料，多晶硅為N或P型材料。
3.根據(jù)權(quán)利要求1所述的引入了局部應(yīng)力的LDMOS器件，其特征在于，所述薄膜為氮化硅薄膜。
4.根據(jù)權(quán)利要求1所述的引入了局部應(yīng)力的LDMOS器件，其特征在于，所述薄膜的生成工藝是先在源區(qū)和/或柵極表面生長一層二氧化硅薄膜，再在二氧化硅薄膜上生長氮化硅薄膜；或不生長二氧化硅薄膜，直接生長氮化硅薄膜。
5.根據(jù)權(quán)利要求5中所述的局部應(yīng)變LDMOS晶體管，其特征在于，所述二氧化硅膜的厚度為5 lOOnm。
6.根據(jù)權(quán)利要求3 5任意一項(xiàng)所述的引入了局部應(yīng)力的LDMOS器件，其特征在于，采用低壓化學(xué)汽相淀積法或等離子體增強(qiáng)化學(xué)汽相沉積法生長氮化硅薄膜。
7.根據(jù)權(quán)利要求6所述的引入了局部應(yīng)力的LDMOS器件，其特征在于，采用低壓化學(xué)汽相淀積法生長的氮化硅薄膜的應(yīng)力范圍為0. 1 lOGPa，采用等離子體增強(qiáng)化學(xué)汽相沉積法生長的氮化硅薄膜的應(yīng)力范圍為-8 +8GPa。
8.根據(jù)權(quán)利要求6所述的引入了局部應(yīng)力的LDMOS器件，其特征在于，所述氮化硅薄膜厚度為20nm 2 μ m。
全文摘要
本發(fā)明涉及LDMOS器件。本發(fā)明公開了一種利用應(yīng)力提高器件性能，并降低其不良影響的引入了局部應(yīng)力的LDMOS器件。本發(fā)明的技術(shù)方案是，引入了局部應(yīng)力的LDMOS器件，包括體襯底，在襯底上形成相互鄰接的阱區(qū)和漂移區(qū)，在阱區(qū)和漂移區(qū)中分別形成源區(qū)和漏區(qū)，在源區(qū)和漂移區(qū)之間的阱區(qū)表面生長柵氧化層，在柵氧化層上生長多晶硅柵極，在源區(qū)和/或柵極表面覆蓋薄膜，利用所述薄膜具有的本征應(yīng)力，在LDMOS器件的溝道中引入應(yīng)力。本發(fā)明基本上不會影響器件漂移區(qū)的帶隙EG，而對器件的源漏導(dǎo)通電阻Ron的降低卻有比較明顯的作用。本發(fā)明充分發(fā)揮了應(yīng)力對器件性能的積極作用，降低了應(yīng)力對器件性能的消極影響，特別適合制造功率器件。
文檔編號H01L29/78GK102544106SQ20121003804
公開日2012年7月4日 申請日期2012年2月20日 優(yōu)先權(quán)日2012年2月20日
發(fā)明者于奇, 曾慶平, 王向展, 鄭良晨 申請人:電子科技大學(xué)