專利名稱：用于超薄界面介電層的多層清除金屬柵極堆疊件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體領(lǐng)域，具體而言，本發(fā)明涉及多層清除金屬柵極堆疊件。
背景技術(shù)：
半導(dǎo)體集成電路(IC)行業(yè)經(jīng)歷了迅速的發(fā)展。IC材料和設(shè)計(jì)的技術(shù)發(fā)展產(chǎn)生出多代1C，每個(gè)新一代IC都具有比前一代更小但更復(fù)雜的電路。這些發(fā)展增加了 IC的處理及制造的復(fù)雜性，并且為了這些待實(shí)現(xiàn)的發(fā)展，IC的處理及制造也需要類似的發(fā)展。在IC 的發(fā)展過(guò)程中，通常增大了功能密度(即，每個(gè)芯片區(qū)域的互連器件數(shù)量)，而減小了幾何尺寸(即，使用制造工藝可以產(chǎn)生的最小部件(或線))。這種按比例縮小的工藝的優(yōu)點(diǎn)在于提高了生產(chǎn)效率并且降低了相關(guān)費(fèi)用。這種按比例縮小還對(duì)具有柵極堆疊件的IC器件的制造及處理提出了決定性的挑戰(zhàn)。例如，由于通過(guò)各種技術(shù)節(jié)點(diǎn)對(duì)金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)進(jìn)行按比例縮小而實(shí)現(xiàn)了高k/金屬柵極堆疊件。高k介電材料的電容等效厚度(CET)的按比例縮放可以改進(jìn)高k/金屬柵極器件的性能。然而，已經(jīng)得出，高k 材料的CET值會(huì)隨著處理過(guò)程中(諸如，在熱工藝過(guò)程中)的高k/金屬柵極堆疊件的界面層生長(zhǎng)而增大。因此，盡管高k/金屬柵極堆疊件的存在以及制造這種高k/金屬柵極堆疊件的方法已經(jīng)大體上能夠滿足其預(yù)期的目的，但由于器件的按比例縮小仍在繼續(xù)，所以該高/ k金屬柵極堆疊件及其制造方法仍然無(wú)法完全滿足所有方面的需求。發(fā)明內(nèi)容
為了解決現(xiàn)有技術(shù)中存在的問(wèn)題，根據(jù)本發(fā)明的一個(gè)方面，提供了一種集成電路器件，包括半導(dǎo)體襯底 ；以及柵極堆疊件，設(shè)置在所述半導(dǎo)體襯底上方。其中，所述柵極堆疊件包括界面介電層，設(shè)置在所述半導(dǎo)體襯底上方；高k介電層，設(shè)置在所述界面介電層上方；第一導(dǎo)電層，設(shè)置在所述高k介電層上方；第二導(dǎo)電層,設(shè)置在所述第一導(dǎo)電層上方。 其中，所述第一導(dǎo)電層包括第一金屬層，設(shè)置在所述高k介電層上方，其中，所述第一金屬層包括從所述界面介電層中清除氧雜質(zhì)的材料；第二金屬層，設(shè)置在所述第一金屬層上方； 以及第三金屬層，設(shè)置在所述第二金屬層上方，其中，所述第二金屬層包括吸收所述第三金屬層中的氧雜質(zhì)并且阻止氧雜質(zhì)擴(kuò)散到所述第一金屬層中的材料。
在上述集成電路器件中，其中，所述界面介電層具有小于或等于大約6人的厚度。
在上述集成電路器件中，其中，所述界面介電層包括含氧化物的材料。
在上述集成電路器件中，其中所述第一金屬層的材料是富鈦材料和富鉭材料之一；而所述第二金屬層的材料是反應(yīng)金屬材料。
在上述集成電路器件中，其中所述第一金屬層的材料是富鈦材料和富鉭材料之一；而所述第二金屬層的材料是反應(yīng)金屬材料，并且其中，所述富鈦材料包括Ti N的比例為大約1. 05 I至大約2 I的氮化鈦。
在上述集成電路器件中，其中所述第一金屬層的材料是富鈦材料和富鉭材料之一；而所述第二金屬層的材料是反應(yīng)金屬材料，并且其中，所述富鉭材料包括Ta C的比例為大約1. 05 I至大約2 I的碳化鉭。
在上述集成電路器件中，其中所述第一金屬層的材料是富鈦材料和富鉭材料之一；而所述第二金屬層的材料是反應(yīng)金屬材料，并且其中，所述反應(yīng)金屬材料是鉿(Hf)、鈦 (Ti)、鈷(Co)、鋁(Al)、錯(cuò)(Zr)、鑭(La)以及鎂(Mg)之一。
在上述集成電路器件中，其中，所述第一金屬層的材料是反應(yīng)金屬材料；而所述第二金屬層的材料是富鈦材料和富鉭材料之一。
在上述集成電路器件中，其中，所述第一金屬層的材料是反應(yīng)金屬材料；而所述第二金屬層的材料是富鈦材料和富鉭材料之一，并且其中，所述富鈦材料包括Ti N的比例為大約1. 05 I至大約2 I的氮化鈦。
在上述集成電路器件中，其中，所述第一金屬層的材料是反應(yīng)金屬材料；而所述第二金屬層的材料是富鈦材料和富鉭材料之一，并且其中，所述富鉭材料包括Ta C的比例為大約1. 05 :1至大約2 I的碳化鉭。
在上述集成電路器件中，其中，所述第一金屬層的材料是反應(yīng)金屬材料；而所述第二金屬層的材料是富鈦材料和富鉭材料之一，并且其中，所述反應(yīng)金屬材料是鉿(Hf)、鈦 (Ti)、鈷(Co)、鋁(Al)、錯(cuò)(Zr)、鑭(La)以及鎂(Mg)之一。
在上述集成電路器件中，其中，所述第三金屬層包括富氮材料和富碳材料之一。
在上述集成電路器件中，其中，所述第三金屬層包括富氮材料和富碳材料之一，并且其中，所述富氮材料包括Ti N的比例為大約O. 9 I至大約1:1的氮化鈦。
在上述集成電路器件中，其中，所述第三金屬層包括富氮材料和富碳材料之一，并且其中，所述富碳材料包括Ta C的比例為大約O. 9 I至大約1:1的碳化鉭。
在上述集成電路器件中，其中，所述第二導(dǎo)電層包括多晶硅。
在上述集成電路器件中，進(jìn)一步包括一組隔離件，沿著所述柵極堆疊件的側(cè)壁設(shè)置；以及源極部件和漏極部件，設(shè)置在所述半導(dǎo)體襯底中，其中，所述柵極堆疊件插入到所述源極部件和所述漏極部件中。
根據(jù)本發(fā)明的另一方面，還提供了一種集成電路器件，包括柵極堆疊件，設(shè)置在所述半導(dǎo)體襯底上方，其中，所述柵極堆疊件包括設(shè)置在所述半導(dǎo)體襯底上方的界面介電層、設(shè)置在所述界面介電層上方的高k介電層、設(shè)置在所述高k介電層上方的第一導(dǎo)電層以及設(shè)置在所述第一導(dǎo)電層上方的第二導(dǎo)電層。其中，所述第一導(dǎo)電層包括第一金屬層，設(shè)置在所述高k介電層上方；第二金屬層，設(shè)置在所述第一金屬層上方；第三金屬層，設(shè)置在所述第二金屬層上方；其中，所述第一金屬層包括富鈦材料或富鉭材料，以及反應(yīng)金屬材料中的一種，并且其中，所述第二金屬層包括所述富鈦材料或所述富鉭材料以及所述反應(yīng)金屬材料中的另一種。
在上述集成電路器件中，其中所述第一金屬層包括所述富鈦材料；并且所述第二金屬層包括所述反應(yīng)金屬材料。
在上述集成電路器件中，其中所述第一金屬層包括所述富鈦材料；并且所述第二金屬層包括所述反應(yīng)金屬材料，并且其中，所述第三金屬層包括富氮材料。
在上述集成電路器件中，其中所述第一金屬層包括所述富鈦材料；并且所述第二金屬層包括所述反應(yīng)金屬材料，并且其中，所述第三金屬層包括富氮材料，并且其中，所述富鈦材料包括Ti N的比例為大約1. 05 I至大約2 I的氮化鈦；所述反應(yīng)金屬材料包括鉿(Hf);并且所述富氮材料包括Ti N的比例為大約O. 9 I至大約1:1的氮化鈦。


當(dāng)結(jié)合附圖進(jìn)行閱讀時(shí)，根據(jù)下面詳細(xì)的描述可以更好地理解本發(fā)明。應(yīng)該強(qiáng)調(diào)的是，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實(shí)踐，各種部件沒(méi)有被按比例繪制并且僅僅用于說(shuō)明的目的。實(shí)際上，為了清楚的討論，各種部件的尺寸可以被任意增加或減少。
圖1是根據(jù)本發(fā)明的各個(gè)方面的集成電路器件的概括性截面圖2是根據(jù)本發(fā)明的各個(gè)方面制造集成電路器件(諸如，圖1的集成電路器件) 的方法的流程圖。
具體實(shí)施方式
以下公開(kāi)提供了多種不同實(shí)施例或?qū)嵗?，用于?shí)現(xiàn)本發(fā)明的不同特征。以下將描述組件和布置的特定實(shí)例以簡(jiǎn)化本發(fā)明。當(dāng)然，這些僅是實(shí)例并且不旨在限制本發(fā)明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接觸的實(shí)施例，也可以包括其他部件可以形成在第一部件和第二部件之間使得第一部件和第二部件不直接接觸的實(shí)施例。另外，本發(fā)明可以在多個(gè)實(shí)例中重復(fù)參考符號(hào)和/或字符。 這種重復(fù)的目的在于簡(jiǎn)化和清楚，其本身不表示多個(gè)實(shí)施例和/或配置之間的關(guān)系。
圖1是根據(jù)本發(fā)明的各個(gè)方面的集成電路器件200的概括性截面圖。為了清楚地更好地理解本公開(kāi)的發(fā)明理念，已經(jīng)對(duì)圖1進(jìn)行了簡(jiǎn)化。在所述實(shí)施例中，集成電路器件200包括場(chǎng)效應(yīng)晶體管器件，諸如，η溝道場(chǎng)效應(yīng)晶體管(NFET)或P溝道場(chǎng)效應(yīng)晶體管 (PFET)。該集成電路器件200可以進(jìn)一步包括存儲(chǔ)單元和/或邏輯電路；無(wú)源部件，諸如，電阻器、電容器、電感器和/或熔絲；有源部件，諸如，金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管 (MOSFET)、互補(bǔ)金屬氧化物半導(dǎo)體晶體管(CMOS)、高壓晶體管和/或高頻晶體管；其他適當(dāng)?shù)牟考?；或其組合。可以將額外的部件添 加到集成電路器件200中，并且對(duì)于集成電路器件 200的額外的實(shí)施例而言，下面所述的部件中的一些可以被替換或刪除。
集成電路器件200包括襯底210。在所述實(shí)施例中，襯底210是包括了硅的半導(dǎo)體襯底?？蛇x地或額外地，襯底210包括其他的元素半導(dǎo)體，諸如，鍺；化合物半導(dǎo)體，包括碳化硅、砷化鎵、磷化鎵、磷化銦、砷化銦和/或銻化銦；合金半導(dǎo)體，包括SiGe、GaAsP, AlInAs>AlGaAs>GaInAs>GaInP和/或GaInAsP ;或其組合。在又一個(gè)可選方式中，襯底210 是絕緣體上硅(SOI)。在其他可選方式中，半導(dǎo)體襯底210可以包括摻雜的外延層、漸變的半導(dǎo)體層和/或在另一種不同種類的半導(dǎo)體層上的半導(dǎo)體層，諸如，硅鍺層上的硅層。取決于集成電路器件200的設(shè)計(jì)要求，襯底210包括各種摻雜結(jié)構(gòu)。例如，襯底210可以包括摻雜有P型摻雜物(諸如，硼或BF2) ;11型摻雜物(諸如，磷或砷)或其組合的各種摻雜區(qū)域。 這些摻雜區(qū)域可以形成在半導(dǎo)體襯底上、P阱結(jié)構(gòu)中、N阱結(jié)構(gòu)中、雙阱結(jié)構(gòu)中或使用上升的結(jié)構(gòu)。
隔離部件212被設(shè)置在襯底210中，從而隔離襯底210的各個(gè)區(qū)域和/或器件。隔離部件212使用了隔離技術(shù)(諸如，硅的局部氧化(LOCOS)和/或淺溝道隔離(STI))來(lái)限定和電隔離各個(gè)區(qū)域。隔離部件212包括氧化硅、氮化硅、氮氧化硅、其他適當(dāng)?shù)牟牧匣蚱浣M合。通過(guò)適當(dāng)?shù)墓に噥?lái)形成隔離部件212。如一個(gè)實(shí)例，形成STI包括使用光刻工藝暴露出部分襯底，在暴露的襯底部分中蝕刻溝槽(例如，通過(guò)使用干式蝕刻和/或濕式蝕刻) 以及利用一種或多種介電材料填充該溝槽(例如，通過(guò)使用化學(xué)汽相沉積工藝)。例如，被填充的溝槽可以具有多層結(jié)構(gòu)，諸如，填充了氮化硅或氧化硅的熱氧化物襯墊層。
柵極結(jié)構(gòu)220設(shè)置在襯底210上方。在所述實(shí)施例中，柵極結(jié)構(gòu)220包括柵極堆疊件，該柵極堆疊件具有界面層222、高k介電層224、導(dǎo)電層230 (該導(dǎo)電層包括金屬層232、 金屬層234以及金屬層236)以及導(dǎo)電層240。界面層222和高k介電層224可以被整體地稱為柵極結(jié)構(gòu)220的柵極介電層，而導(dǎo)電層230和240可以被整體地稱為柵極結(jié)構(gòu)220的柵電極。該柵極堆疊件可以包括額外的層，諸如，硬掩模層、保護(hù)層、擴(kuò)散/阻擋層、介電層、金屬層、其他適當(dāng)?shù)膶踊蚱浣M合。在先柵極工藝、后柵極工藝或先柵極/后柵極工藝組合中形成柵極結(jié)構(gòu)220的柵極堆疊件。該先柵極工藝、后柵極工藝或先柵極/后柵極工藝組合包括沉積工藝、光刻圖案化工藝、蝕刻工藝或其組合。該沉積工藝包括物理汽相沉積(PVD)、化學(xué)汽相沉積(CVD)、原子層沉積(ALD)、等離子增強(qiáng)CVD (PECVD)、遠(yuǎn)程等離子體CVD (RPCVD)、 分子有機(jī)物CVD (MOCVD)、濺射、電鍍、其他適當(dāng)?shù)姆椒ɑ蚱浣M合。光刻圖案化工藝包括光刻膠涂布(例如，旋轉(zhuǎn)涂布)、軟烘、掩模對(duì)齊、曝光、后曝光烘烤、光刻膠顯影、清洗、烘干(例如，硬烘)、其他適當(dāng)?shù)墓に嚮蚱浣M合?？梢酝ㄟ^(guò)其他適合的方法(諸如，無(wú)掩模光刻、電子束寫(xiě)入、離子束寫(xiě)入以及分子壓印)來(lái)實(shí)施或代替該光刻曝光工藝。蝕刻工藝包括干式蝕刻、濕式蝕刻或其組合。
界面介電層222設(shè)置在襯底210上方。在所述實(shí)施例中，界面介電層222是超薄的界面 介電層，也就是說(shuō)，界面介電層222具有小于或等于大約6人的厚度。界面介電層222 是含氧化物的層，諸如，氧化硅(SiO2)層或氮氧化硅(SiON)層。通過(guò)化學(xué)氧化物技術(shù)、熱氧化物技術(shù)、原子層沉積(ALD)、化學(xué)汽相沉積(CVD)或其他適當(dāng)?shù)募夹g(shù)來(lái)形成該界面介電層 222?？梢栽趯⒔缑娼殡妼?22形成在襯底210上方之前執(zhí)行清潔工藝，諸如，HF后柵極前清潔工藝(例如，使用含氟化氫(HF)的酸溶液)。
高k介電層224被設(shè)置在界面介電層222上方。高k介電層224具有大約5A至大約50人的厚度。在所述實(shí)施例中，高k介電層224包括氧化鉿(HfO2)?？蛇x地或額外地， 高k介電層224包括Hf-X-O材料，其中，X是硅或金屬，諸如，氧化硅鉿(HfSiO)、氮氧化硅鉿(HfSiON)、氧化鉭鉿(HfTaO)、氧化鈦鉿(HfTiO)或氧化鋯鉿(HfZrO) ;二氧化鉿氧化鋁合金(HfO2-Al2O3);氧化鋯(ZrO2) ;Zr-X_0材料，其中，X是硅或金屬，諸如，硅酸鋯(ZrSiO4) 或鋁酸鋯(ZrAlO);氧化鈦(TiO2) ;T1-X-0，其中，X是硅或金屬；氧化鑭(La2O3) ；La-X-O ^ 料，其中，X是硅或金屬；稀土氧化物；其他適當(dāng)?shù)母遦介電材料；或其組合。通過(guò)適當(dāng)?shù)墓に?諸如，原子層沉積(ALD)、化學(xué)汽相沉積(CVD)、物理汽相沉積(PVD)、遠(yuǎn)程等離子體 CVD(RPCVD)、等離子體增強(qiáng)CVD(PECVD)、金屬有機(jī)物CVD(MOCVD)、濺射、其他適當(dāng)?shù)墓に嚮蚱浣M合來(lái)形成高k介電層224。
導(dǎo)電層230設(shè)置在高k介電層224上方。導(dǎo)電層230可以被稱作柵極結(jié)構(gòu)220的柵極堆疊件的保護(hù)層(capping layer)。在實(shí)例中，導(dǎo)電層230具有大約9A至大約85A的厚度。如上所述，在所述實(shí)施例中，導(dǎo)電層230包括金屬層232、金屬層234以及金屬層236。 在實(shí)例中，金屬層232和金屬層234的組合厚度為大約4A至大約35A。導(dǎo)電層230的金屬層232、金屬層234以及金屬層236被配置為最小化或阻止界面介電層222在后續(xù)處理過(guò)程中生長(zhǎng)，諸如，在退火工藝過(guò)程中。該退火工藝可以被用于釋放柵極結(jié)構(gòu)220的柵極堆疊件中的壓力和/或修復(fù)其中的缺陷，或被用于激活集成電路器件200的源極/漏極區(qū)域的摻雜物。在后續(xù)的處理中該退火工藝可以被用于其它目的。在實(shí)例中，導(dǎo)電層230在具有大于或等于大約1050°C的溫度的退火工藝中，最小化或防止界面介電層222生長(zhǎng)。
圖1中的柵極堆疊件部分的分解視圖示出的是導(dǎo)電層230如何通過(guò)阻止雜質(zhì)原子 (諸如，氧雜質(zhì)原子)遷移到界面介電層222中來(lái)最小化或阻止界面介電層222在后續(xù)處理過(guò)程中的生長(zhǎng)。例如，金屬層236包括各種具有晶界的顆粒，并且在處理過(guò)程中(諸如， 在退火工藝過(guò)程中)氧雜質(zhì)可能滲透到金屬層236中，處于金屬層236的顆粒之間，并且朝向界面介電層222遷移。這種氧雜質(zhì)可能是從處理集成電路器件200時(shí)集成電路器件200 所處的環(huán)境大氣中吸收而來(lái)。金屬層234包括從金屬層236中吸收這種氧雜質(zhì)并且阻止或阻滯該氧雜質(zhì)擴(kuò)散到金屬層232中的材料。由于金屬層234可以在阻止該氧雜質(zhì)擴(kuò)散到金屬層232中的同時(shí)從金屬層236中吸收該氧雜質(zhì)，所以在金屬層232、高k介電層224以及界面層222之間存在有封閉的系統(tǒng)238。該封閉系統(tǒng)238將不會(huì)包含來(lái)自金屬層236的如果被引入到界面介電層222中將導(dǎo)致界面介電層222生長(zhǎng)的氧雜質(zhì)。另外，在所述實(shí)施例中，金屬層232包括清除界面介電層222中的氧雜質(zhì)的材料。因此導(dǎo)電層230通過(guò)阻止氧雜質(zhì)到達(dá)界面介電層222以及將氧雜質(zhì)從界面介電層222中清除來(lái)阻止或最小化界面介電層222在后續(xù)的處理過(guò)程中的生長(zhǎng)，這使得界面介電層222仍舊是超薄的，例如，具有小于或等于大約6A的厚度。通過(guò)阻止或最小化界面介電層222在后續(xù)處理過(guò)程中的生長(zhǎng)可以改進(jìn)高k介電層224的電容等效厚度(CET)，這種改進(jìn)轉(zhuǎn)而可以改進(jìn)集成電路器件200的總體性能 。不同的實(shí)施例可以具有不同的優(yōu)點(diǎn)，并且沒(méi)有任何特定的優(yōu)點(diǎn)是任何實(shí)施例所必需的。
金屬層232設(shè)置在高k介電層224上方。在實(shí)例中，金屬層232具有大約2A至大約15人的厚度。如上所述，金屬層232包括被配置成從界面介電層222中清除雜質(zhì)原子(諸如，氧雜質(zhì))的材料。在所述實(shí)施例中，金屬層232包括富鈦材料或富鉭材料，從而易于將雜質(zhì)原子(諸如，氧雜質(zhì))從界面介電層222中清除。例如，金屬層232包括過(guò)渡金屬氮化物，諸如，氮化鈦(TiN)或過(guò)渡金屬碳化物，諸如，碳化鉭(TaC)。如果金屬與氮或碳的比例大于1(換言之，M/N> I或M/C> I)的話，那么金屬層232是富含金屬的(換言之，富含鈦或富含鉭)。在金屬層232是富含鈦的TiN層的實(shí)例中，金屬層232的Ti N比例為大約1. 05 I至大約2 I。在另一個(gè)金屬層232是富含鉭的TaC層的實(shí)例中，金屬層232 的Ta C比例為大約1. 05 I至大約2 I?？蛇x地，金屬層232包括易于將雜質(zhì)原子從界面介電層222中清除的反應(yīng)金屬材料，諸如，鉿(Hf)、鈦(Ti)、鈷(Co)、鋁(Al)、鋯(Zr)、 鑭(La)、鎂(Mg)、其他反應(yīng)金屬或其組合。在實(shí)例中，該反應(yīng)金屬材料是能夠與氧反應(yīng)的材料。
金屬層234設(shè)置在金屬層232上方。在實(shí)例中，金屬層234具有大約2A至大約 20人的厚度。如上所述，金屬層234包括從金屬層236中吸收雜質(zhì)原子(諸如，氧雜質(zhì))并且阻止或阻滯該雜質(zhì)擴(kuò)散到金屬層232中的材料。在所述實(shí)施例中，由于金屬層232包括富鈦材料或富鉭材料，所以該金屬層234包括了易于從金屬層236中吸收雜質(zhì)原子，同時(shí)阻止該雜質(zhì)原子擴(kuò)散到金屬層232中的反應(yīng)金屬材料。例如，金屬層234包括鉿(Hf)。在其他實(shí)例中，金屬層234可以包括鈦(Ti)、鈷(Co)、鋁(Al)、錯(cuò)(Zr)、鑭(La) M (Mg)、其他反應(yīng)金屬或其組合?？蛇x地，在包括反應(yīng)金屬材料的金屬層232中，金屬層234包括富鈦材料或富鉭材料，該材料易于從金屬層236中吸收雜質(zhì)原子，同時(shí)阻止該雜質(zhì)原子擴(kuò)散到金屬層232中。例如，金屬層234包括過(guò)渡金屬氮化物或過(guò)渡金屬碳化物，諸如，氮化鈦(TiN) 或碳化鉭(TaC)。如果金屬與氮或碳的比例大于1(換言之，M/N>1或M/C>1)的話，那么金屬層234是富含金屬的(換言之，富含鈦或富含鉭。在金屬層234是富含鈦的TiN層的實(shí)例中，金屬層234的Ti N比例為大約1. 05 I至大約2 I。在另一個(gè)金屬層234 是富含鉭的TaC層的實(shí)例中，金屬層234的Ta C比例為大約1. 05 I至大約2 I。如上所述，可以注意到，當(dāng)金屬層232和金屬層234中的一個(gè)包括富含鈦或富鉭材料時(shí)，金屬層232和金屬層234中的另一個(gè)則包括反應(yīng)金屬材料。這確保了金屬層234能夠有效地阻止雜質(zhì)原子擴(kuò)散到金屬層232中。
金屬層236設(shè)置在金屬層234上方。在實(shí)例中，金屬層236具有大約5 A至大約5θΑ 的厚度。在所述實(shí)施例中，金屬層236包括富含氮或富碳材料。如果金屬與氮或碳的比例小于1(換言之，M/N< I或M/C< I)的話，那么金屬層236是富含氮的或富含碳的。例如， 金屬層236包括過(guò)渡金屬氮化物或過(guò)渡金屬碳化物，諸如，氮化鈦(TiN)或碳化鉭(TaC)。 在金屬層236是富含氮的TiN層的實(shí)例中，金屬層236的Ti N比例為大約O. 9 I至大約1:1。在另一個(gè)金屬層236是富含碳的TaC層的實(shí)例中，金屬層236的Ta C比例為大約O. 9 :1至大約1:1。可選地,金屬層236包括另一種富含氮的過(guò)渡金屬氮化物,諸如，氮化鉿(HfN)或富含碳的過(guò)渡金屬碳化物，諸如，碳化鈦(TiC)或碳化釩(VnC)。
導(dǎo)電層240設(shè)置在導(dǎo)電層230上方,在所述實(shí)施例中，導(dǎo)電層240設(shè)置在金屬層 236上方。在實(shí)例中 ，導(dǎo)電層240具有大約IOA至大約800A的厚度。在所述實(shí)施例中，導(dǎo)電層240包括多晶的硅(多晶硅)。為了適當(dāng)?shù)膶?dǎo)電性，可以對(duì)該多晶硅進(jìn)行摻雜?？蛇x地，導(dǎo)電層240包括另一種具有適當(dāng)?shù)墓膶?dǎo)電材料，因此，導(dǎo)電層240也可以被稱為功函層。該功函層包括任意適當(dāng)?shù)牟牧?，以使該層可以被調(diào)整成具有使相關(guān)器件的性能增強(qiáng)的適當(dāng)?shù)墓?。例如，如果需要用于P型場(chǎng)效應(yīng)晶體管器件(PFET)的P型功函金屬(P金屬)的話，那么可以使用TiN或TaN。另外，如果需要用于η型FET (NFET)的η型功函金屬 (η金屬)的話,那么可以使用Ta、TiAl、TiAlN或TaCN。該功函層可以包括摻雜的導(dǎo)電氧化物材料。其他的導(dǎo)電材料包括鋁、銅、鎢、金屬合金、金屬硅化物、其他適當(dāng)?shù)膶?dǎo)電材料或其組合。
柵極結(jié)構(gòu)220進(jìn)一步包括通過(guò)適當(dāng)?shù)墓に囆纬傻母綦x件250。例如，在集成電路器件200上方均厚沉積介電層，諸如，氮化硅層；并且隨后各向異性地蝕刻該氮化硅層來(lái)將其去除，從而形成圖1中示出的隔離件250。隔離件250與柵極結(jié)構(gòu)220的柵極堆疊件(界面層222、高k介電層224、導(dǎo)電層230以及導(dǎo)電層240)的側(cè)壁相鄰地設(shè)置?？蛇x地或額外地，隔離件250包括另一種介電材料，諸如，氧化硅、碳氮化硅或其組合。
集成電路器件200可以包括其他部件。例如，在所述實(shí)施例中，集成電路器件200 包括設(shè)置在襯底210中的源極/漏極部件260。該源極/漏極部件260被柵極結(jié)構(gòu)220插入。源極/漏極部件260可以包括輕摻雜的源極和漏極(LDD)區(qū)域和/或重?fù)诫s的源極和漏極(HDD)區(qū)域?？梢酝ㄟ^(guò)離子注入或η型的(諸如，磷或砷)或P型的(諸如，硼)的摻雜物擴(kuò)散來(lái)形成該LDD和/或HDD區(qū)域。在所述實(shí)施例中，可以在任何時(shí)候形成該LDD和 /或HDD區(qū)域。源極/漏極部件260可以包括上升的源極/漏極部件。例如，可以將硅化物部件形成在源極/漏極部件260上方來(lái)減小接觸電阻?？梢酝ㄟ^(guò)自對(duì)準(zhǔn)硅化物工藝將該硅化物部件形成在源極和漏極部件上方，該自對(duì)準(zhǔn)硅化物工藝包括沉積金屬層、退火金屬層，使得該金屬層能夠與硅反應(yīng)從而形成硅化物，并且隨后去除未反應(yīng)的金屬層。
在實(shí)例中，層間介電(ILD)層形成在襯底上并且進(jìn)一步向該襯底應(yīng)用化學(xué)機(jī)械拋光(CMP)工藝來(lái)平坦化該襯底。在形成ILD層之前，可以將接觸蝕刻停止層(CESL)形成在柵極結(jié)構(gòu)220的頂部上。在實(shí)例中，導(dǎo)電層240在集成電路器件200的柵極結(jié)構(gòu)220中保留了多晶硅。在另一個(gè)實(shí)例中，該多晶硅被去除并且在后柵極工藝或柵極替換工藝中被金屬替代。另外，在實(shí)例中，包括金屬層和金屬間介電(MD)層的多層互連(MLI)形成在襯底210上方(諸如，在ILD層上方)，從而將集成電路器件200的各個(gè)部件或結(jié)構(gòu)相互電連接。該多層互連包括垂直互連(諸如，通孔或接觸件)和水平互連，諸如，金屬線。各種互連部件可以使用各種導(dǎo)電材料，包括鋁、銅、鈦、鎢、其合金、硅化物材料、其他適當(dāng)材料或其組合。在實(shí)例中，使用單鑲嵌工藝或雙鑲嵌工藝來(lái)形成銅或鋁多層互連結(jié)構(gòu)。
圖2是根據(jù)本發(fā)明的各個(gè)方面制造集成電路器件(部分或整體)的方法300的流程圖。例如，方法300制造了集成電路器件(諸如，如上所述的圖1中的集成電路器件200) 的柵極堆疊件?？梢栽谙葨艠O工藝、后柵極工藝或先柵極和后柵極工藝組合中形成該柵極堆疊件。方法300以框310開(kāi)始，在其中將界面介電層形成在半導(dǎo)體襯底上方。該界面層可以與上述界面介電層222類似。在框320中，將高k介電層形成在界面介電層上方。該高k 介電層可以與上述高k介電層224類似。在框330中，將第一金屬層形成在高k介電層上方。該第一金屬層包括從界面介電層中清除氧雜質(zhì)的材料。該第一金屬層可以與上述金屬層232類似。在框340中，將第二金屬層形成在第一金屬層上方。該第二金屬層包括從上面的任意層中吸收氧雜質(zhì)并且阻止氧雜質(zhì)擴(kuò)散到第一金屬層中的材料。該第二金屬層可以與上述金屬層234類似。在框350和框360中，分別是將第三金屬層形成在第二金屬層上方以及將第四金屬層形成在第三金屬層上方。第三金屬層可以與上述金屬層236類似，而第四金屬層可以與上述導(dǎo)電層240類似。在實(shí)例中，第二金屬層從第三金屬層中吸收氧雜質(zhì)。在另一個(gè)實(shí)例中，第二金屬層從第三金屬層和第四金屬層中吸收氧雜質(zhì)?？梢岳^續(xù)進(jìn)行方法300來(lái)制造集成電路器件的其他部件。例如，隔離件(諸如，上述的隔離件250)可以沿著柵極堆疊件和/或源極/漏極部件(諸如，上述源極/漏極部件260)的側(cè)壁形成， 可以·形成在半導(dǎo)體襯底中，使得柵極堆疊件插入到源極/漏極部件中。可以在方法300之前、期間和之后設(shè)置額外的步驟，并且對(duì)于方法300的額外的實(shí)施例而言，所述步驟中的一些可以被替代或刪除。
本發(fā)明提供了多種不同的實(shí)施例。在實(shí)例中，集成電路器件包括設(shè)置在半導(dǎo)體襯底上方的柵極堆疊件，該柵極堆疊件包括設(shè)置在半導(dǎo)體襯底上方的界面介電層、設(shè)置在界面介電層上方的高k介電層、設(shè)置在高k介電層上方的第一導(dǎo)電層以及設(shè)置在第一導(dǎo)電層上方的第二導(dǎo)電層。該第一導(dǎo)電層包括設(shè)置在高k介電層上方的第一金屬層、設(shè)置在第一金屬層上方的第二金屬層以及設(shè)置在第二金屬層上方的第三金屬層。該第一金屬層包括將來(lái)自界面介電層的氧雜質(zhì)清除的材料，而第二金屬層包括吸收來(lái)自第三金屬層的氧雜質(zhì)并且阻止氧雜質(zhì)擴(kuò)散到第一金屬層中的材料。該集成電路器件可以進(jìn)一步包括一組沿著柵極堆疊件的側(cè)壁設(shè)置的隔離件。集成電路器件可以進(jìn)一步包括設(shè)置在半導(dǎo)體襯底中的源極部件和漏極部件，其中，柵極堆疊件插入源極部件和漏極部件中。
界面介電層是厚度，例如，小于或等于大約6人的超薄界面介電層。該界面介電層包括含氧化物的材料。在實(shí)例中，第一金屬層的材料是富鈦材料和富鉭材料之一；而第二金屬層的材料是反應(yīng)金屬材料。在另一個(gè)實(shí)例中，第一金屬層的材料是反應(yīng)金屬材料；而第二金屬層的材料是富鈦材料和富鉭材料之一。富鈦材料可以包括Ti N的比例為大約 1.05 I至大約2 I的氮化鈦。富鉭材料可以包括Ta C的比例為大約1. 05 I至大約2 :1的碳化鉭。該反應(yīng)金屬材料可以是鉿(Hf)、鈦(Ti)、鈷(Co)、鋁(Al)、鋯(Zr)、 鑭(La)和鎂(Mg)之一。第三金屬層包括富氮材料和富碳材料之一。富氮材料可以包括 Ti N的比例為大約O. 9 I至大約1:1的氮化鈦。富碳材料可以包括Ta C的比例為大約O. 9 I至大約1:1的碳化鉭。第二導(dǎo)電層可以包括多晶硅。
在另一個(gè)實(shí)例中，設(shè)置在半導(dǎo)體襯底上方的柵極堆疊件包括設(shè)置在半導(dǎo)體襯底上方的界面介電層、設(shè)置在界面介電層上方的高k介電層、設(shè)置在高k介電層上方的第一導(dǎo)電層以及設(shè)置在第一導(dǎo)電層上方的第二導(dǎo)電層。該第一導(dǎo)電層包括設(shè)置在高k介電層上方的第一金屬層、設(shè)置在第一金屬層上方的第二金屬層以及設(shè)置在第二金屬層上方的第三金屬層。第一金屬層包括富鈦材料或富鉭材料以及反應(yīng)金屬材料中的一種。第二金屬層包括富鈦材料或富鉭材料以及反應(yīng)金屬材料中的另一種。在實(shí)例中，第一金屬層包括富鈦材料、 第二金屬層包括反應(yīng)金屬材料，而第三金屬層包括富氮材料。富鈦材料可以包括Ti N的比例為大約1. 05 I至大約2 I的氮化鈦，反應(yīng)金屬材料可以包括鉿(Hf)，而富氮材料可以包括Ti N的比例為大約O. 9 I至大約1:1的氮化鈦。
在又一個(gè)實(shí)例中，一種方法包括在半導(dǎo)體襯底上方形成柵極堆疊件。形成柵極堆疊件包括在半導(dǎo)體襯底上方形成界面介電層；在界面介電層上方形成高k介電層；在高k 介電層上方形成第一導(dǎo)電層；以及在第一導(dǎo)電層上方形成第二導(dǎo)電層。形成第一導(dǎo)電層包括在高k介電層上方形成第一金屬層；在第一金屬層上方形成第二金屬層；以及在第二金屬層上方形成第三金屬層。形成第一金屬層包括形成將氧雜質(zhì)從界面介電層中清除的材料，而形成第二金屬層包括形成吸收第三金屬層中的氧雜質(zhì)并且阻止氧雜質(zhì)擴(kuò)散到第一金屬層中的材料。形成將氧雜質(zhì)從界面介電層中清除的材料可以包括形成Ti N的比例為大約1. 05 I至大約2 I的氮化鈦層。形成吸收第三金屬層中的氧雜質(zhì)并且阻止氧雜質(zhì)擴(kuò)散到第一金屬層中的材料可以包括形成鉿(Hf)層。形成第三金屬層可以包括形成 Ti N的比例為大約O. 9 I至大約1:1的氮化鈦層。形成第二導(dǎo)電層可以包括形成多晶娃層 。
上面論述了若干實(shí)施例的部件，使得本領(lǐng)域普通技術(shù)人員可以更好地理解本發(fā)明的各個(gè)方面。本領(lǐng)域普通技術(shù)人員應(yīng)該理解，可以很容易地使用本發(fā)明作為基礎(chǔ)來(lái)設(shè)計(jì)或更改其他用于達(dá)到與這里所介紹實(shí)施例相同的目的和/或?qū)崿F(xiàn)相同優(yōu)點(diǎn)的處理和結(jié)構(gòu)。本領(lǐng)域普通技術(shù)人員也應(yīng)該意識(shí)到，這種等效構(gòu)造并不背離本發(fā)明的精神和范圍，并且在不背離本發(fā)明的精神和范圍的情況下，可以進(jìn)行多種變化、替換以及改變。
權(quán)利要求
1.一種集成電路器件，包括 半導(dǎo)體襯底；以及柵極堆疊件，設(shè)置在所述半導(dǎo)體襯底上方，其中，所述柵極堆疊件包括 界面介電層，設(shè)置在所述半導(dǎo)體襯底上方，高k介電層，設(shè)置在所述界面介電層上方，第一導(dǎo)電層，設(shè)置在所述高k介電層上方，其中， 所述第一導(dǎo)電層包括 第一金屬層，設(shè)置在所述高k介電層上方,其中，所述第一金屬層包括從所述界面介電層中清除氧雜質(zhì)的材料，第二金屬層，設(shè)置在所述第一金屬層上方，以及第三金屬層，設(shè)置在所述第二金屬層上方，其中，所述第二金屬層包括吸收所述第三金屬層中的氧雜質(zhì)并且阻止氧雜質(zhì)擴(kuò)散到所述第一金屬層中的材料；以及第二導(dǎo)電層，設(shè)置在所述第一導(dǎo)電層上方。
2.根據(jù)權(quán)利要求1所述的集成電路器件，其中，所述界面介電層包括含氧化物的材料。
3.根據(jù)權(quán)利要求1所述的集成電路器件，其中 所述第一金屬層的材料是富鈦材料和富鉭材料之一； 而所述第二金屬層的材料是反應(yīng)金屬材料。
4.根據(jù)權(quán)利要求1所述的集成電路器件，其中， 所述第一金屬層的材料是反應(yīng)金屬材料； 而所述第二金屬層的材料是富鈦材料和富鉭材料之一。
5.根據(jù)權(quán)利要求1所述的集成電路器件，其中，所述第三金屬層包括富氮材料和富碳材料之一。
6.根據(jù)權(quán)利要求1所述的集成電路器件，其中，所述第二導(dǎo)電層包括多晶硅。
7.根據(jù)權(quán)利要求1所述的集成電路器件，進(jìn)一步包括 一組隔離件，沿著所述柵極堆疊件的側(cè)壁設(shè)置；以及 源極部件和漏極部件，設(shè)置在所述半導(dǎo)體襯底中，其中，所述柵極堆疊件插入到所述源極部件和所述漏極部件中。
8.一種集成電路器件，包括 柵極堆疊件，設(shè)置在所述半導(dǎo)體襯底上方，其中，所述柵極堆疊件包括設(shè)置在所述半導(dǎo)體襯底上方的界面介電層、設(shè)置在所述界面介電層上方的高k介電層、設(shè)置在所述高k介電層上方的第一導(dǎo)電層以及設(shè)置在所述第一導(dǎo)電層上方的第二導(dǎo)電層，其中，所述第一導(dǎo)電層包括 第一金屬層，設(shè)置在所述高k介電層上方； 第二金屬層，設(shè)置在所述第一金屬層上方； 第三金屬層，設(shè)置在所述第二金屬層上方； 其中，所述第一金屬層包括富鈦材料或富鉭材料，以及反應(yīng)金屬材料中的一種，并且其中，所述第二金屬層包括所述富鈦材料或所述富鉭材料以及所述反應(yīng)金屬材料中的另一種。
9.根據(jù)權(quán)利要求8所述的集成電路器件，其中 所述第一金屬層包括所述富鈦材料；并且 所述第二金屬層包括所述反應(yīng)金屬材料。
10.根據(jù)權(quán)利要求9所述的集成電路器件，其中，所述第三金屬層包括富氮材料。
全文摘要
本發(fā)明公開(kāi)的是多層清除金屬柵極堆疊件及其制造方法。在一個(gè)實(shí)例中，設(shè)置在半導(dǎo)體襯底上方的柵極堆疊件包括設(shè)置在半導(dǎo)體襯底上方的界面介電層、設(shè)置在界面介電層上方的高k介電層、設(shè)置在高k介電層上方的第一導(dǎo)電層以及設(shè)置在第一導(dǎo)電層上方的第二導(dǎo)電層。該第一導(dǎo)電層包括設(shè)置在高k介電層上方的第一金屬層、設(shè)置在第一金屬層上方的第二金屬層以及設(shè)置在第二金屬層上方的第三金屬層。第一金屬層包括將氧雜質(zhì)從界面介電層中清除的材料，而第二金屬層包括吸收第三金屬層中的氧雜質(zhì)并且阻止氧雜質(zhì)擴(kuò)散到第一金屬層中的材料。本發(fā)明提供用于超薄界面介電層的多層清除金屬柵極堆疊件。
文檔編號(hào)H01L29/49GK103022102SQ20121002440
公開(kāi)日2013年4月3日 申請(qǐng)日期2012年2月3日 優(yōu)先權(quán)日2011年9月22日
發(fā)明者劉冠廷, 姚亮吉, 奧野泰利, 萬(wàn)幸仁 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司