專利名稱：制造隔離電容器的方法及其結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體結(jié)構(gòu)和制造方法，更特別地涉及制造隔離電容器的方法和所得到的結(jié)構(gòu)。
背景技術(shù)：
通過(guò)使用SOI (絕緣體上硅)襯底已經(jīng)大大改善CMOS邏輯器件的性能。而且，通過(guò)在邏輯芯片內(nèi)集成DRAM隔間(compartment)(例如，在SOI上的嵌入式DRAM)實(shí)現(xiàn)了 SOI 邏輯芯片的進(jìn)一步改善。動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)是一種隨機(jī)存取存儲(chǔ)器，其在集成電路內(nèi)的分開(kāi)電容器中存儲(chǔ)每個(gè)數(shù)據(jù)比特。與SRAM中的六個(gè)晶體管相比，DRAM的優(yōu)勢(shì)在于它的結(jié)構(gòu)簡(jiǎn)單性，即，每個(gè)比特僅需要一個(gè)晶體管和電容器。這允許DRAM達(dá)到非常高的密度。數(shù)十年來(lái)，DRAM單元結(jié)構(gòu)已經(jīng)成功縮減到日益變小的尺寸，這允許降低制造成本和增加DRAM單元結(jié)構(gòu)內(nèi)的集成度。
盡管數(shù)十年來(lái)已經(jīng)成功縮減DRAM單元結(jié)構(gòu)，但是DRAM單元結(jié)構(gòu)的縮減并不是完全沒(méi)有問(wèn)題。具體而言，這樣的縮減盡管對(duì)于動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器單元結(jié)構(gòu)內(nèi)的場(chǎng)效應(yīng)晶體管和存儲(chǔ)電容器二者在物理上可實(shí)現(xiàn)，但是就當(dāng)強(qiáng)有力地縮減時(shí)的存儲(chǔ)器電容器可能不具有足夠用于動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器單元結(jié)構(gòu)的正常操作的存儲(chǔ)電容而言，這樣的縮減對(duì)于存儲(chǔ)電容器是有問(wèn)題的。
然而，變得越來(lái)越難以在減小的尺寸下維持增強(qiáng)的性能。尤其是形成掩埋極板電極變得極其有挑戰(zhàn)性。例如，在SOI中的深溝槽電容器的情況下，常規(guī)擴(kuò)散摻雜或注入工藝變得非常難以通過(guò)越來(lái)越小的深溝槽開(kāi)口。也就是，隨著深溝槽的開(kāi)口變得更小，變得越來(lái)越難以將摻雜劑注入到開(kāi)口中，以便從襯底材料形成極板之一。而且，在摻雜工藝期間， 不希望的注入物被注入到SOI中。附加地，由于深溝槽之間的小的間隔，所以DT陣列之間的泄漏成為問(wèn)題。該泄漏(即，深溝槽之間缺乏隔離)導(dǎo)致相鄰的電容器同時(shí)接通和關(guān)斷。 而且已經(jīng)發(fā)現(xiàn)，在SOI鍵合/退火工藝之后，諸如磷之類的摻雜劑往往從外延層擴(kuò)散到下覆 (underlying)襯底中,這會(huì)引起隔離問(wèn)題。
因此，本領(lǐng)域中存在對(duì)于克服以上描述的缺陷和限制的需求。發(fā)明內(nèi)容
在本發(fā)明的第一方面中，一種方法包括同時(shí)形成穿過(guò)SOI和摻雜多晶層而到達(dá)下覆絕緣體層的多個(gè)深溝槽和圍繞多個(gè)深溝槽的群組或陣列的一個(gè)或更多個(gè)隔離溝槽。該方法還包括利用絕緣體材料對(duì)多個(gè)深溝槽和一個(gè)或更多個(gè)隔離溝槽進(jìn)行加襯。該方法還包括利用在絕緣體材料上的傳導(dǎo)材料填充多個(gè)深溝槽和一個(gè)或更多個(gè)隔離溝槽。該深溝槽形成深溝槽電容器并且一個(gè)或更多個(gè)隔離溝槽形成一個(gè)或更多個(gè)隔離極板，該一個(gè)或更多個(gè)隔離極板將深溝槽電容器的至少一個(gè)群組或陣列與深溝槽電容器的另一個(gè)群組或陣列隔離。
在本發(fā)明的另一方面中，一種方法包括在襯底上形成絕緣體層。該方法還包括在絕緣體層上形成摻雜多晶層。該方法還包括將絕緣體上硅(SOI)結(jié)構(gòu)鍵合到摻雜多晶層。該方法還包括在摻雜的多晶層和SOI結(jié)構(gòu)中形成多個(gè)深溝槽和圍繞多個(gè)深溝槽的陣列或群組的一個(gè)或更多個(gè)隔離溝槽。該方法還包括在深溝槽和一個(gè)或更多個(gè)隔離溝槽的側(cè)壁上形成絕緣體層。該方法還包括在絕緣體層上方形成傳導(dǎo)金屬。
在本發(fā)明的又一方面中，一種結(jié)構(gòu)包括形成在SOI和η+摻雜多晶層中的深溝槽電容器的一個(gè)或更多個(gè)群組。深溝槽電容器包括絕緣體材料，該絕緣體材料在η+摻雜多晶層與形成在溝槽中的傳導(dǎo)極板之間并且與η+摻雜多晶層和傳導(dǎo)極板直接接觸。該結(jié)構(gòu)還包括形成在SOI和η+摻雜多晶層中的一個(gè)或更多個(gè)深溝槽隔離結(jié)構(gòu)，該深溝槽隔離結(jié)構(gòu)將深溝槽電容器的一個(gè)或更多個(gè)群組中的至少一個(gè)群組與另一群組隔離。
在本發(fā)明的另一方面中，提供一種在機(jī)器可讀存儲(chǔ)介質(zhì)中有形地實(shí)現(xiàn)用于設(shè)計(jì)、 制造或測(cè)試集成電路的設(shè)計(jì)結(jié)構(gòu)。該設(shè)計(jì)結(jié)構(gòu)包括本發(fā)明的結(jié)構(gòu)。在另一實(shí)施例中，一種編碼在機(jī)器可讀數(shù)據(jù)存儲(chǔ)介質(zhì)上的硬件描述語(yǔ)言(HDL)設(shè)計(jì)結(jié)構(gòu)包括當(dāng)在計(jì)算機(jī)輔助設(shè)計(jì)系統(tǒng)中處理時(shí)生成包括本發(fā)明的結(jié)構(gòu)的隔離電容器結(jié)構(gòu)(ISC)的機(jī)器可執(zhí)行表示的元件。 在又一實(shí)施例中，提供一種在計(jì)算機(jī)輔助設(shè)計(jì)系統(tǒng)中的方法以用于生成ISC的功能設(shè)計(jì)模型。該方法包括生成ISC的結(jié)構(gòu)元件的功能表示。


通過(guò)本發(fā)明示例性實(shí)施例的非限制性示例的方式，參照所標(biāo)示的多個(gè)附圖在以下的詳細(xì)描述中描述本發(fā)明。
圖I示出了根據(jù)本發(fā)明各方面的起始結(jié)構(gòu)；
圖2至圖9示出了根據(jù)本發(fā)明各方面的附加結(jié)構(gòu)和相應(yīng)的處理步驟；
圖10示出了圖9的結(jié)構(gòu)的頂視圖；以及
圖11是用在半導(dǎo)體設(shè)計(jì)、制造和/或測(cè)試中的設(shè)計(jì)過(guò)程的流程圖。
具體實(shí)施方式
本發(fā)明涉及半導(dǎo)體結(jié)構(gòu)和制造方法，并且更特別地涉及制造隔離電容器的方法和所得到的結(jié)構(gòu)。更具體而言，本發(fā)明針對(duì)使用掩埋隔離極板在SOI上制造eDRAM的方法。在一些實(shí)施例中，掩埋隔離極板是多晶硅極板。有利地，掩埋隔離極板提供電容器的每個(gè)陣列或群組之間的隔離，同時(shí)消除η帶之間的泄漏。本發(fā)明還消除在SOI中的不希望的注入物， 以及相比常規(guī)方法而言改善縮減能力。例如，通過(guò)使用本發(fā)明，可以縮減器件，而無(wú)需考慮通過(guò)小的深溝槽開(kāi)口的注入。
圖I示出了根據(jù)本發(fā)明的起始結(jié)構(gòu)。起始結(jié)構(gòu)例如包括具有氧化物層12的施主襯底10。在一些實(shí)施例中，施主襯底10是硅(SOI)。氧化物12可以使用本領(lǐng)域技術(shù)人員已知的熱氧化工藝來(lái)沉積。氧化物12可以具有大約150nm的厚度；但本發(fā)明也設(shè)想其它尺寸。
圖2示出了離子注入工藝。例如，離子注入工藝是形成層14的H+離子注入工藝。 圖I和圖2的結(jié)構(gòu)是本領(lǐng)域技術(shù)人員熟知的傳統(tǒng)結(jié)構(gòu)，并且因而這里無(wú)需進(jìn)一步說(shuō)明。
圖3示出了根據(jù)本發(fā)明的另一結(jié)構(gòu)和處理步驟。在圖3中，在襯底16上沉積絕緣體層18。絕緣體層18可以具有大約IOOGA的厚度；但本發(fā)明也設(shè)想其它尺寸。在一些實(shí)施例中，絕緣體層18例如可以是氧化物、氮化物、氧化鉿、高k材料或其它介電材料。在一些實(shí)施例中，絕緣體層18充當(dāng)擴(kuò)散阻擋層以阻止摻雜劑擴(kuò)散到下覆層中。摻雜多晶層20 沉積在絕緣體層18上。在一些實(shí)施例中，摻雜多晶層20是N+多晶層，這可以使用常規(guī)化學(xué)氣相沉積工藝來(lái)沉積。摻雜多晶層20為約4微米厚。該厚度有利地提供足夠形成深溝槽的材料，同時(shí)確保摻雜多晶層20可以充當(dāng)電容器的極板。
摻雜多晶層20的使用消除了如在常規(guī)制造工藝中那樣的對(duì)溝槽結(jié)構(gòu)進(jìn)行摻雜的需要。而且，通過(guò)使用摻雜多晶層20，容易將結(jié)構(gòu)縮減到較小的節(jié)點(diǎn)，因?yàn)椴淮嬖谟糜谠谏顪喜劢Y(jié)構(gòu)內(nèi)摻雜的進(jìn)一步處理要求。有利地，摻雜多晶層20也阻止在SOI層10中的不希望的注入物。
在圖4中，使用常規(guī)鍵合技術(shù)將圖2和圖3的結(jié)構(gòu)鍵合在一起。例如，圖2的結(jié)構(gòu)可以翻轉(zhuǎn)并且使用例如粘接鍵合技術(shù)鍵合到圖3的結(jié)構(gòu)。相應(yīng)地，在形成摻雜多晶層20之后，可以直接鍵合到氧化物層12。在圖5中，使用常規(guī)剝離工藝來(lái)剝離施主襯底10以形成 SOI 層 10。
在圖6中，使用常規(guī)工藝在SOI層10上方布置光致抗蝕劑掩膜22。例如，可以通過(guò)旋涂將光致抗蝕劑掩膜22沉積在焊盤膜(氧化物/氮化物)上方，該焊盤膜是使用CVD 工藝沉積在SOI層10上的。在一些實(shí)施例中，然后使用常規(guī)光刻工藝對(duì)光致抗蝕劑掩膜22 進(jìn)行構(gòu)圖。例如，可以使光致抗蝕劑掩膜22曝光以在其中開(kāi)孔。該孔將與在結(jié)構(gòu)內(nèi)形成的溝槽對(duì)應(yīng)。
在圖7a中，結(jié)構(gòu)經(jīng)歷刻蝕工藝，以便同時(shí)形成深溝槽24a和24b。在一些實(shí)施例中，深溝槽24a圍繞深溝槽24b，由此隔離深溝槽24b。有利地，深溝槽24a用于形成掩埋隔離極板(或深溝)，其在電容器的每個(gè)陣列或群組之間提供隔離結(jié)構(gòu)，同時(shí)消除陳列之間的泄漏。以此方式，深溝槽24b可以形成為用于諸如eDRAM之類的電容器結(jié)構(gòu)的隔離極板。深溝槽24a應(yīng)形成為延伸到絕緣體層18以提供充足的電隔離。在一些實(shí)施例中，深溝槽24b 可以形成在多晶層內(nèi)(圖7b)或延伸到絕緣體層18以圖最大的電容。而且，在一些實(shí)施例中，在同時(shí)形成深溝槽24a、24b時(shí)，可以將深溝槽24a、24n刻蝕到相同深度。
在圖8中，在深溝槽24a、24b內(nèi)提供絕緣體材料26。更具體而言，使深溝槽24a、 24b同時(shí)加襯有絕緣體材料26，包括其側(cè)壁和底部。在一些實(shí)施例中，在其它類型的用于形成電容器的已知絕緣體材料中，絕緣體材料26可以是高k電介質(zhì)、氮化物或氧化物。在實(shí)施例中，例如氧化物可以是熱生長(zhǎng)的。在一些實(shí)施例中，絕緣體材料26約為100A，但本發(fā)明也設(shè)想其它尺寸。絕緣體材料26的厚度不應(yīng)將夾斷溝槽24a、24b。
在圖9中，例如使用常規(guī)沉積工藝，利用傳導(dǎo)材料28同時(shí)填充溝槽24a、24b。在一些實(shí)施例中，傳導(dǎo)材料為多晶硅層28，其充當(dāng)形成溝槽電容器24bi的傳導(dǎo)極板。絕緣體材料26在多晶硅層28與摻雜多晶層20之間并且與多晶硅層28和摻雜多晶層20直接接觸。 在一些實(shí)施例中，可以使用常規(guī)刻蝕劑或平坦化工藝來(lái)清除SOI層10的表面上的任何多余傳導(dǎo)材料28。溝槽電容器24bi保持由充當(dāng)隔離深溝的隔離極板24&1圍繞。
圖10示出了圖9的結(jié)構(gòu)的頂視圖。如圖10所示，隔離極板24&1圍繞并隔離溝槽電容器24lv在一些實(shí)施例中，隔離極板24 可以形成為圍繞并隔離溝槽電容器24bi的任何群組或陣列。在一些實(shí)施例中，溝槽電容器24bi電連接到晶體管30。
圖11是用在半導(dǎo)體設(shè)計(jì)、制造和/或測(cè)試中的設(shè)計(jì)過(guò)程的流程圖。圖11示出了例如用在半導(dǎo)體IC邏輯設(shè)計(jì)、仿真、測(cè)試、布版和制造中的示例性設(shè)計(jì)流程900的框圖。設(shè)計(jì)流程900包括工藝、機(jī)器和/或機(jī)制，用于處理設(shè)計(jì)結(jié)構(gòu)或器件，以生成上述和圖I至圖 10所示的設(shè)計(jì)結(jié)構(gòu)和/或器件的邏輯上或另外功能上等同的表示。由設(shè)計(jì)流程900處理和/或生成的設(shè)計(jì)結(jié)構(gòu)可以編碼在機(jī)器可讀傳輸或存儲(chǔ)介質(zhì)上以包括數(shù)據(jù)和/或指令，該數(shù)據(jù)和/或指令當(dāng)在數(shù)據(jù)處理系統(tǒng)上執(zhí)行或另外處理時(shí)生成硬件組件、電路、器件或系統(tǒng)的邏輯上、結(jié)構(gòu)上、機(jī)械上或另外功能上等同的表示。機(jī)器包括但不限于用在諸如設(shè)計(jì)、制造或仿真電路、組件、器件或系統(tǒng)之類的IC設(shè)計(jì)工藝中的任何機(jī)器。例如，機(jī)器可以包括 光刻機(jī)器、用于生成掩膜的機(jī)器和/或裝備(例如，電子束微影系統(tǒng)(writer))、用于仿真設(shè)計(jì)結(jié)構(gòu)的計(jì)算機(jī)或裝備、用在制造或測(cè)試工藝中的任何裝置或用于將設(shè)計(jì)結(jié)構(gòu)的功能上等同的表示編程為任何介質(zhì)的任何機(jī)器(例如，用于對(duì)可編程門陣列進(jìn)行編程的機(jī)器)。
設(shè)計(jì)流程900可以根據(jù)設(shè)計(jì)的表示的類型來(lái)變化。例如，用于構(gòu)建專用IC(ASIC) 的設(shè)計(jì)流程900可以不同于用于設(shè)計(jì)標(biāo)準(zhǔn)組件的設(shè)計(jì)流程900或者不同于將設(shè)計(jì)實(shí)例化為可編程陣列的設(shè)計(jì)流程900，該可編程陣列例如是由Altera 公司或Xilinx 公司提供的現(xiàn)場(chǎng)可編程門陣列(FPGA)或可編程門陣列(PGA)。
圖11圖示了多個(gè)這樣的設(shè)計(jì)結(jié)構(gòu)，包括優(yōu)選地由設(shè)計(jì)流程910處理的輸入設(shè)計(jì)結(jié)構(gòu)920。設(shè)計(jì)結(jié)構(gòu)920可以是由設(shè)計(jì)流程910生成并處理的邏輯仿真設(shè)計(jì)結(jié)構(gòu)，以產(chǎn)生硬件器件的邏輯上等同的功能表示。設(shè)計(jì)結(jié)構(gòu)920也可以或者備選地包括數(shù)據(jù)和/或程序指令，該數(shù)據(jù)和/或程序指令當(dāng)由設(shè)計(jì)流程910處理時(shí)生成硬件器件的物理結(jié)構(gòu)的功能表示。 不管表示功能和/或結(jié)構(gòu)設(shè)計(jì)特征如何，都可以使用諸如由核開(kāi)發(fā)者/設(shè)計(jì)者實(shí)現(xiàn)的電子計(jì)算機(jī)輔助設(shè)計(jì)(ECAD)來(lái)生成設(shè)計(jì)結(jié)構(gòu)920。當(dāng)編碼在機(jī)器可讀數(shù)據(jù)傳輸、門陣列或存儲(chǔ)介質(zhì)上時(shí)，設(shè)計(jì)結(jié)構(gòu)920可以由設(shè)計(jì)過(guò)程910內(nèi)的一個(gè)或更多個(gè)硬件和/或軟件模塊訪問(wèn)和處理，以仿真或另外在功能上表示諸如圖I至圖10所示那樣的電子組件、電路、電子或邏輯模塊、裝置、器件或系統(tǒng)。如此，設(shè)計(jì)結(jié)構(gòu)920可以包括文件或其它數(shù)據(jù)結(jié)構(gòu)，該文件或其它數(shù)據(jù)結(jié)構(gòu)包括當(dāng)由設(shè)計(jì)或仿真數(shù)據(jù)處理系統(tǒng)處理時(shí)在功能上仿真或另外表示電路或其它級(jí)硬件邏輯設(shè)計(jì)的人類和/或機(jī)器可讀源代碼、編譯結(jié)構(gòu)和計(jì)算機(jī)可執(zhí)行代碼結(jié)構(gòu)。這樣的數(shù)據(jù)結(jié)構(gòu)可以包括硬件描述語(yǔ)言(HDL)設(shè)計(jì)實(shí)體或者符合和/或可與諸如Verilog和 VHDL之類的較低級(jí)HDL設(shè)計(jì)語(yǔ)言和/或諸如C或C++之類的較高級(jí)設(shè)計(jì)語(yǔ)言兼容的其它數(shù)據(jù)結(jié)構(gòu)。
設(shè)計(jì)過(guò)程910優(yōu)選地采用并結(jié)合用于綜合、轉(zhuǎn)譯或另外處理功能上等同于圖I至圖10所示組件、電路、器件或邏輯結(jié)構(gòu)的設(shè)計(jì)/仿真的硬件和/或軟件模塊，以生成網(wǎng)表 980，該網(wǎng)表980可以包含諸如設(shè)計(jì)結(jié)構(gòu)920之類的設(shè)計(jì)結(jié)構(gòu)。網(wǎng)表980可以包括例如表示導(dǎo)線、分立組件、邏輯門、控制電路、I/O器件、模型等的列表的編譯或另外處理的數(shù)據(jù)結(jié)構(gòu)， 該列表描述與集成電路設(shè)計(jì)中的其它元件和電路的連接。網(wǎng)表980可以使用迭代過(guò)程來(lái)綜合，在該迭代過(guò)程中，根據(jù)用于器件的設(shè)計(jì)規(guī)范和參數(shù)來(lái)多次重新綜合網(wǎng)表980。關(guān)于這里描述的其它設(shè)計(jì)結(jié)構(gòu)類型，可以將網(wǎng)表980記錄在機(jī)器可讀數(shù)據(jù)存儲(chǔ)介質(zhì)上或編程到可編程門陣列中。該介質(zhì)可以是非易失性存儲(chǔ)介質(zhì)，諸如磁或光盤驅(qū)動(dòng)器、可編程門陣列、壓縮閃存或其它快閃存儲(chǔ)器。附加地，或備選地，該介質(zhì)可以是系統(tǒng)或高速緩存存儲(chǔ)器、緩沖器空間或者其上可以經(jīng)由因特網(wǎng)或其它聯(lián)網(wǎng)適合手段傳送并中間存儲(chǔ)數(shù)據(jù)群組的電學(xué)上或光學(xué)上傳導(dǎo)的器件和材料。
設(shè)計(jì)過(guò)程910可以包括用于處理包括網(wǎng)表980的各種輸入數(shù)據(jù)結(jié)構(gòu)類型的硬件和軟件模塊。這樣的數(shù)據(jù)結(jié)構(gòu)類型可以駐留在例如庫(kù)元件930內(nèi)并且包括針對(duì)給定制造技術(shù) (例如，不同技術(shù)節(jié)點(diǎn)，32nm、45nm、90nm等)通常使用的元件、電路和器件的集合，包括模型、版圖和符號(hào)表示。數(shù)據(jù)結(jié)構(gòu)類型可以進(jìn)一步包括設(shè)計(jì)規(guī)范940、特征數(shù)據(jù)950、驗(yàn)證數(shù)據(jù) 960、設(shè)計(jì)規(guī)則970和測(cè)試數(shù)據(jù)文件985，該測(cè)試數(shù)據(jù)文件985可以包括輸入測(cè)試圖案、輸出測(cè)試結(jié)果和其它測(cè)試信息。設(shè)計(jì)過(guò)程910可以進(jìn)一步包括例如標(biāo)準(zhǔn)機(jī)械設(shè)計(jì)過(guò)程，諸如應(yīng)力分析、熱分析、機(jī)械事件仿真、用于諸如澆鑄、模制和模具按壓成形等的操作的過(guò)程仿真。 機(jī)械設(shè)計(jì)領(lǐng)域的普通技術(shù)人員可以認(rèn)識(shí)到在不偏離本發(fā)明的范圍和精神的情況下用在設(shè)計(jì)過(guò)程910中的可能的機(jī)械設(shè)計(jì)工具和應(yīng)用的范圍。設(shè)計(jì)過(guò)程910也可以包括用于執(zhí)行諸如定時(shí)分析、驗(yàn)證、設(shè)計(jì)規(guī)則檢驗(yàn)、布局和布線操作等的標(biāo)準(zhǔn)電路設(shè)計(jì)過(guò)程的模塊。
設(shè)計(jì)過(guò)程910采用并結(jié)合諸如HDL編譯器和仿真模型構(gòu)建工具之類的邏輯和物理設(shè)計(jì)工具來(lái)與所描繪的支持?jǐn)?shù)據(jù)結(jié)構(gòu)以及任何附加機(jī)械設(shè)計(jì)或數(shù)據(jù)(如果可應(yīng)用)一起處理設(shè)計(jì)結(jié)構(gòu)920，從而生成第二設(shè)計(jì)結(jié)構(gòu)990。
設(shè)計(jì)結(jié)構(gòu)990以用于交換機(jī)械器件和結(jié)構(gòu)的數(shù)據(jù)(例如，以IGES、DXF、Parasolid XT、JT、DRG或任何其它用于存儲(chǔ)或呈現(xiàn)這種機(jī)械設(shè)計(jì)結(jié)構(gòu)的適合格式存儲(chǔ)的信息)的數(shù)據(jù)格式駐留于存儲(chǔ)介質(zhì)或可編程門陣列上。類似于設(shè)計(jì)結(jié)構(gòu)920，設(shè)計(jì)結(jié)構(gòu)990優(yōu)選地包括一個(gè)或更多個(gè)文件、數(shù)據(jù)結(jié)構(gòu)或者其它計(jì)算機(jī)編碼數(shù)據(jù)或指令，該一個(gè)或更多個(gè)文件、數(shù)據(jù)結(jié)構(gòu)或者其它計(jì)算機(jī)編碼數(shù)據(jù)或指令當(dāng)由ECAD系統(tǒng)處理時(shí)生成與圖I至圖10所示本發(fā)明實(shí)施例的一個(gè)或更多個(gè)實(shí)施例在邏輯上或另外在功能上等同的形式。在一個(gè)實(shí)施例中，設(shè)計(jì)結(jié)構(gòu)990可以包括在功能上仿真圖I至圖10所示的器件的編譯的可執(zhí)行HDL仿真模型。
設(shè)計(jì)結(jié)構(gòu)990也可以采用用于交換集成電路的版圖數(shù)據(jù)的數(shù)據(jù)格式和/或符號(hào)數(shù)據(jù)格式(例如，以GDSII (GDS2)、0ASIS、映射文件或任何其它用于存儲(chǔ)這種設(shè)計(jì)數(shù)據(jù)結(jié)構(gòu)的合適格式存儲(chǔ)的信息)。設(shè)計(jì)結(jié)構(gòu)990可以包括諸如以下的信息符號(hào)數(shù)據(jù)、映射文件、測(cè)試數(shù)據(jù)文件、設(shè)計(jì)內(nèi)容文件、制造數(shù)據(jù)、版圖參數(shù)、導(dǎo)線、金屬級(jí)、過(guò)孔、形狀、用于布線通過(guò)制造線的數(shù)據(jù)以及制造商或其它設(shè)計(jì)者/開(kāi)發(fā)者所需的用于產(chǎn)生如上所述和圖I至圖10所示的器件或結(jié)構(gòu)的任何其它數(shù)據(jù)。設(shè)計(jì)結(jié)構(gòu)990然后可以進(jìn)行到階段995，其中例如設(shè)計(jì)結(jié)構(gòu)990進(jìn)行到流片、正式進(jìn)入制造、正式進(jìn)入掩膜室、發(fā)送到另一設(shè)計(jì)室、發(fā)送回到客戶等。
上述方法用在集成電路芯片的制造中。所得到的集成電路芯片可以由制造商以未加工的晶片的形式(也就是，作為具有多個(gè)未封裝芯片的單個(gè)晶片)、作為裸片或以封裝的形式分銷。在后一情況中，該芯片以單個(gè)芯片封裝(諸如塑料載體，具有附著到母板或其它更高級(jí)載體的引線)或者以多個(gè)封裝(諸如具有任一或兩個(gè)表面互連或掩埋互連的陶瓷載體)來(lái)安裝。在任意情況下，然后將芯片與其它芯片、分立電路元件和/或其它信號(hào)處理器件集成作為(a)諸如母板的中間產(chǎn)品或者(b)最終產(chǎn)品中的任一個(gè)的部分。最終產(chǎn)品可以是包括集成電路芯片的任何產(chǎn)品，范圍從玩具和其它低端應(yīng)用到具有顯示器、鍵盤或其它輸入設(shè)備和中央處理器的高級(jí)計(jì)算機(jī)產(chǎn)品。
這里使用的術(shù)語(yǔ)僅用于描述特定實(shí)施例的目的，而不旨在于限制本發(fā)明。除非上下文另外明確指出，否則如這里所使用的，單數(shù)形式“一個(gè)”、“一”和“該”旨在于也包括復(fù)數(shù)。將進(jìn)一步理解到，術(shù)語(yǔ)“包括”和/或“包含”在該說(shuō)明書中使用時(shí)指明所述特征、整數(shù)、 步驟、操作、元件和/或組件的存在，而不排除一個(gè)或更多個(gè)其它特征、整數(shù)、步驟、操作、元件、組件和或其群組的存在或添加。
如果可應(yīng)用，則權(quán)利要求中所有的裝置或步驟加功能元件的對(duì)應(yīng)結(jié)構(gòu)、材料、動(dòng)作和等同方案旨在于包括用于與具體請(qǐng)求的其它請(qǐng)求保護(hù)的元件相結(jié)合地執(zhí)行該功能的任意結(jié)構(gòu)、材料或動(dòng)作。出于圖示和描述的目的已經(jīng)給出了對(duì)本發(fā)明的描述，但本發(fā)明的描述并不旨在于窮舉或以所公開(kāi)的形式限制本發(fā)明。在不脫離本發(fā)明的精神和范圍的情況下， 本領(lǐng)域普通技術(shù)人員將認(rèn)識(shí)到許多修改和變型。選擇和描述實(shí)施例以便最好地說(shuō)明本發(fā)明的原理和實(shí)踐應(yīng)用，以及使得本領(lǐng)域其它普通技術(shù)人員理解本發(fā)明的適于設(shè)想的特定使用的具有各種修改的各種實(shí)施例。因此，盡管就實(shí)施例描述了本發(fā)明，但本領(lǐng)域技術(shù)人員將認(rèn)識(shí)到，本發(fā)明可以在所附權(quán)利要求的精神和范圍內(nèi)以及在修改的情況下實(shí)施。
工業(yè)適用性
本發(fā)明在隔離電容器的制造中得到實(shí)用性。
權(quán)利要求
1.一種方法，包括 同時(shí)形成穿過(guò)SOI (10)和摻雜多晶層(20)而到達(dá)下覆絕緣體層(18)的多個(gè)深溝槽(24b)和圍繞所述多個(gè)深溝槽的群組或陣列的一個(gè)或更多個(gè)隔離溝槽(24a)； 利用絕緣體材料(26)對(duì)所述多個(gè)深溝槽和一個(gè)或更多個(gè)隔離溝槽進(jìn)行加襯；以及利用在所述絕緣體材料上的傳導(dǎo)材料(28)填充所述多個(gè)深溝槽和所述一個(gè)或更多個(gè)隔離溝槽， 其中所述深溝槽形成深溝槽電容器(24bi)并且所述一個(gè)或更多個(gè)隔離溝槽形成一個(gè)或更多個(gè)隔離極板(24 )，該一個(gè)或更多個(gè)隔離極板將所述深溝槽電容器的至少一個(gè)群組或陣列與所述深溝槽電容器的另一個(gè)群組或陣列隔離。
2.根據(jù)權(quán)利要求I所述的方法，其中所述絕緣體材料的襯里是生長(zhǎng)的氧化物。
3.根據(jù)權(quán)利要求I所述的方法，其中所述絕緣體材料的襯里是氮化物或高k介電質(zhì)的沉積物。
4.根據(jù)權(quán)利要求I所述的方法，其中所述傳導(dǎo)材料是多晶材料。
5.根據(jù)權(quán)利要求I所述的方法，其中在所述多個(gè)深溝槽和一個(gè)或更多個(gè)隔離溝槽的形成之前沉積所述摻雜多晶層。
6.根據(jù)權(quán)利要求5所述的方法，其中所述摻雜多晶層是n+摻雜多晶層。
7.根據(jù)權(quán)利要求I所述的方法，其中所述SOI形成在絕緣體層(12)上，所述絕緣體層鍵合到所述摻雜多晶層，其中在所述鍵合之前對(duì)所述摻雜多晶層進(jìn)行摻雜。
8.根據(jù)權(quán)利要求7所述的方法，其中所述摻雜多晶層沉積到所述下覆絕緣體層上，所述下覆絕緣體層形成在下覆襯底(16)上充當(dāng)擴(kuò)散阻擋層。
9.根據(jù)權(quán)利要求8所述的方法，其中所述深溝槽和一個(gè)或更多個(gè)隔離溝槽被刻蝕到所述摻雜多晶層內(nèi)的相同深度。
10.根據(jù)權(quán)利要求I所述的方法，其中所述深溝槽電容器連接到晶體管(30)，并且所述一個(gè)或更多個(gè)隔離極板保持與所述晶體管隔離。
11.一種方法，包括 在襯底(16)上形成絕緣體層(18)； 在所述絕緣體層上形成摻雜多晶層(20)； 將絕緣體上硅(SOI)結(jié)構(gòu)(12，14，10)鍵合到所述摻雜多晶層； 在所述摻雜多晶層和所述SOI結(jié)構(gòu)中形成多個(gè)深溝槽(24b)和圍繞所述多個(gè)深溝槽的陣列或群組的一個(gè)或更多個(gè)隔離溝槽(24a)； 在所述深溝槽和所述一個(gè)或更多個(gè)隔離溝槽的側(cè)壁上形成絕緣體層(26);以及 在所述絕緣體層上方形成傳導(dǎo)金屬(28)。
12.根據(jù)權(quán)利要求11所述的方法，其中所述深溝槽形成深溝槽電容器(24bi)并且所述一個(gè)或更多個(gè)隔離溝槽形成一個(gè)或更多個(gè)隔離極板(24 )，該一個(gè)或更多個(gè)隔離極板將所述深溝槽電容器的陣列或群組彼此隔離。
13.根據(jù)權(quán)利要求12所述的方法，其中同時(shí)形成所述深溝槽和所述一個(gè)或更多個(gè)隔離溝槽。
14.根據(jù)權(quán)利要求13所述的方法，其中所述深溝槽和所述一個(gè)或更多個(gè)隔離溝槽形成到相同深度，當(dāng)利用所述絕緣體層和所述傳導(dǎo)層填充時(shí)，形成深溝槽電容器的一個(gè)或更多個(gè)陣列和一個(gè)或更多個(gè)隔離極板，所述一個(gè)或更多個(gè)隔離極板是從所述一個(gè)或更多個(gè)隔離溝槽形成的并且將所述深溝槽電容器的陣列彼此隔離。
15.根據(jù)權(quán)利要求11所述的方法，其中在所述深溝槽和一個(gè)或更多個(gè)隔離溝槽的形成之前形成所述摻雜多晶層。
16.根據(jù)權(quán)利要求11所述的方法，其中 在所述深溝槽和所述一個(gè)或更多個(gè)隔離溝槽的側(cè)壁上同時(shí)形成所述絕緣體層；以及 在所述深溝槽和所述一個(gè)或更多個(gè)隔離溝槽中的所述絕緣體層上方同時(shí)沉積所述傳導(dǎo)金屬。
17.根據(jù)權(quán)利要求11所述的方法，其中 所述摻雜多晶層是沉積在所述絕緣體層上的n+摻雜多晶層，所述摻雜多晶層充當(dāng)擴(kuò)散層，以及 在所述鍵合和形成所述多個(gè)深溝槽和一個(gè)或更多個(gè)隔離溝槽、絕緣體層和傳導(dǎo)材料之前沉積所述n+摻雜多晶層。
18.—種結(jié)構(gòu),包括 深溝槽電容器(24bi)的一個(gè)或更多個(gè)群組，所述深溝槽電容器形成在SOI (10)和n+摻雜多晶層(20)中并且包括絕緣體材料(26)，所述絕緣體材料在所述n+摻雜多晶層與傳導(dǎo)極板(28)之間并且與所述n+摻雜多晶層和所述傳導(dǎo)極板直接接觸，所述傳導(dǎo)極板形成在溝槽(24b)中；以及 一個(gè)或更多個(gè)深溝槽隔離結(jié)構(gòu)(24 )，形成在所述SOI (10)和n+摻雜多晶層中，將所述深溝槽電容器的一個(gè)或更多個(gè)群組中的至少一個(gè)群組與另一群組隔離。
19.根據(jù)權(quán)利要求18所述的結(jié)構(gòu)，其中所述深溝槽隔離結(jié)構(gòu)包括絕緣體材料，所述絕緣體材料在所述n+摻雜多晶層與傳導(dǎo)極板(28)之間并且與所述n+摻雜多晶層和所述傳導(dǎo)極板直接接觸，所述傳導(dǎo)極板形成在與用于所述深溝槽電容器的一個(gè)或更多個(gè)群組的溝槽相同的溝槽(24a)中。
20.根據(jù)權(quán)利要求18所述的結(jié)構(gòu)，其中所述一個(gè)或更多個(gè)群組的深溝槽隔離結(jié)構(gòu)和所述深溝槽電容器延伸到距離Si襯底(16)上的擴(kuò)散阻擋層(18)的相同深度。
21.一種編碼在機(jī)器可讀數(shù)據(jù)存儲(chǔ)介質(zhì)上的硬件描述語(yǔ)言(HDL)設(shè)計(jì)結(jié)構(gòu)(990)，所述HDL設(shè)計(jì)結(jié)構(gòu)包括當(dāng)在計(jì)算機(jī)輔助設(shè)計(jì)系統(tǒng)中處理時(shí)生成深溝槽電容器(24bi)的機(jī)器可執(zhí)行表示的元件，其中所述設(shè)計(jì)結(jié)構(gòu)包括 深溝槽電容器(24bi)的一個(gè)或更多個(gè)群組，所述深溝槽電容器形成在SOI (10)和n+摻雜多晶層(20)中并且包括絕緣體材料(26)，所述絕緣體材料在所述n+摻雜多晶層與傳導(dǎo)極板(28)之間并且與所述n+摻雜多晶層和所述傳導(dǎo)極板直接接觸，所述傳導(dǎo)極板形成在溝槽(24b)中；以及 一個(gè)或更多個(gè)深溝槽隔離結(jié)構(gòu)(24 )，形成在所述SOI和n+摻雜多晶層中，將所述深溝槽電容器的一個(gè)或更多個(gè)群組中的至少一個(gè)群組與另一群組隔離。
22.根據(jù)權(quán)利要求21所述的設(shè)計(jì)結(jié)構(gòu)，其中所述設(shè)計(jì)結(jié)構(gòu)包括網(wǎng)表(980)。
23.根據(jù)權(quán)利要求21所述的設(shè)計(jì)結(jié)構(gòu)，其中所述設(shè)計(jì)結(jié)構(gòu)作為用于交換集成電路的版圖數(shù)據(jù)的數(shù)據(jù)格式駐留于存儲(chǔ)介質(zhì)上。
24.根據(jù)權(quán)利要求21所述的設(shè)計(jì)結(jié)構(gòu)，其中所述設(shè)計(jì)結(jié)構(gòu)駐留于可編程門陣列中。
25.根據(jù)權(quán)利要求21所述的設(shè)計(jì)結(jié)構(gòu)，進(jìn)一步地，其中所述一個(gè)或更多個(gè)群組的深溝槽隔離結(jié)構(gòu)和深溝槽電容器包括絕緣體材料(26)，所述絕緣體材料至少直接接觸所述n+摻雜多晶層和所述傳導(dǎo)材料。
全文摘要
提供一種用于制造隔離電容器的方法和結(jié)構(gòu)。該方法包括同時(shí)形成穿過(guò)SOI和摻雜多晶層而到達(dá)下覆絕緣體層的多個(gè)深溝槽和圍繞多個(gè)深溝槽的群組或陣列的一個(gè)或更多個(gè)隔離溝槽。該方法還包括利用絕緣體材料對(duì)多個(gè)深溝槽和一個(gè)或更多個(gè)隔離溝槽進(jìn)行加襯。該方法還包括利用在絕緣體材料上的傳導(dǎo)材料填充多個(gè)深溝槽和一個(gè)或更多個(gè)隔離溝槽。深溝槽形成深溝槽電容器并且一個(gè)或更多個(gè)隔離溝槽形成一個(gè)或更多個(gè)隔離極板，該一個(gè)或更多個(gè)隔離極板將深溝槽電容器的至少一個(gè)群組或陣列與深溝槽電容器的另一個(gè)群組或陣列隔離。
文檔編號(hào)H01L21/8242GK102986021SQ201180033949
公開(kāi)日2013年3月20日 申請(qǐng)日期2011年6月29日 優(yōu)先權(quán)日2010年7月19日
發(fā)明者權(quán)五正, 李準(zhǔn)東, P·C·帕里斯, D·J·謝皮斯 申請(qǐng)人:國(guó)際商業(yè)機(jī)器公司