專利名稱：用于多芯片模塊的晶粒的靜電放電防護(hù)的制作方法
技術(shù)領(lǐng)域：
一實施例關(guān)于集成電路裝置(“1C”)。更特別地，該實施例關(guān)于用于多芯片模塊的集成電路的靜電放電防護(hù)(“ESD”)。
背景技術(shù)：
可程序邏輯裝置(“PLD”)是可被程序化以執(zhí)行特定邏輯功能的熟知集成電路類型。一可程序邏輯裝置類型，即該場可程序門陣列(“FPGA”)，典型地包含一可程序單元數(shù)組。這些可程序單元可包含例如輸出入方塊(“Ι0Β”)、可組態(tài)邏輯方塊(“CLB”)、專用隨機(jī)存取內(nèi)存方塊(“BRAM”)、乘法器、數(shù)字訊號處理方塊(“DSP”)、處理器、時鐘管理器、延遲鎖定回路(“DLL”)等等。如同在此所使用地，”include”及”including”代表包含而非 限制。每一個可程序單元典型地包含可程序互連及可程序邏輯電路兩者。該可程序互連電路典型地包含由可程序連接點(“PIP”)所互相連接的各種長度的大量互連。該可程序邏輯電路使用包含例如函數(shù)產(chǎn)生器、緩存器、算術(shù)邏輯電路等等可程序構(gòu)件來配置一用戶設(shè)計邏輯。該些可程序互連及可程序邏輯電路典型地是藉由將一組態(tài)數(shù)據(jù)串流加載定義著如何架構(gòu)該些可程序構(gòu)件的內(nèi)部組態(tài)內(nèi)存單元中進(jìn)行程序化。該組態(tài)數(shù)據(jù)可由一外部裝置自內(nèi)存(例如，自一外部可程序只讀存儲器)中讀取或?qū)懭朐搱隹沙绦蜷T陣列中。個別內(nèi)存單元的全體狀態(tài)接著決定該場可程序門陣列的功能。另一可程序邏輯裝置類型是該復(fù)雜可程序邏輯裝置或CPLD。一復(fù)雜可程序邏輯裝置包含由一互連切換矩陣連接在一起并連接至輸出入(“I/o”)資源的二或更多”函數(shù)方塊”。該復(fù)雜可程序邏輯裝置的每一個函數(shù)方塊包含類似在可程序邏輯數(shù)組(“PLA”)及可程序數(shù)組邏輯(“PAL”)裝置中所使用那些的一二階與門/或門結(jié)構(gòu)。在復(fù)雜可程序邏輯裝置中，組態(tài)數(shù)據(jù)典型地是儲存于非揮發(fā)性內(nèi)存內(nèi)的芯片上。在一些復(fù)雜可程序邏輯裝置中，組態(tài)數(shù)據(jù)儲存于非揮發(fā)性內(nèi)存內(nèi)的芯片上，接著下載至揮發(fā)性內(nèi)存做為一初始組態(tài)(程序化)序列的一部分。對于所有這些可程序邏輯裝置(“PLD”)而言，該裝置的功能是受到基于那個目的而提供至該裝置的數(shù)據(jù)位所控制。該些數(shù)據(jù)位可被儲存于揮發(fā)性內(nèi)存(例如，如在場可程序門陣列及一些復(fù)雜可程序邏輯裝置中的靜態(tài)內(nèi)存單元)、非揮發(fā)性內(nèi)存(例如，如在一些復(fù)雜可程序邏輯裝置中的閃存)或任何其它類型的內(nèi)存單元中。其它可程序邏輯裝置是藉由施加例如一金屬層的處理層來進(jìn)行程序化，其可程化地互相連接該裝置上的各種構(gòu)件。這些可程序邏輯裝置是熟知的光罩可程序裝置?？沙绦蜻壿嬔b置也可以例如使用熔合或抗熔合技術(shù)的其它方式來配置的。該些用語” PLD”及”可程序邏輯裝置”包含但不限于這些示范性裝置，且包括只可部分程序化的裝置。例如，一可程序邏輯裝置類型包含硬編碼晶體管邏輯電路及可程序化地互相連接該硬編碼晶體管邏輯電路的可程序切換結(jié)構(gòu)的結(jié)合。
可程序邏輯裝置以及其它類型的集成電路可與其它類型的集成電路相結(jié)合以形成一多芯片模 塊(“MCM”)。在封裝一多芯片模塊的最后階段之前，例如一可程序邏輯裝置晶?；蛞粌?nèi)存晶粒的個別半導(dǎo)體晶粒(“die”)或集成電路可具有接腳、微凸塊、球狀體或其它外部接觸件。在一些范例中，這些露出的接觸件是使用于互相連接二晶粒以形成一多芯片模塊，因而在封裝一多芯片模塊后，這類前述外部接觸件形成該多芯片模塊中未被露出的內(nèi)部節(jié)點。在組合一多芯片模塊期間，這類露出的接觸件也許是曝露于靜電放電(“ESD”)中。據(jù)此，提供一多芯片模塊內(nèi)所使用晶粒的一些露出接觸件免受靜電放電危害的防護(hù)機(jī)構(gòu)會是受到期待且有用的。

發(fā)明內(nèi)容
一或更多實施例大體上關(guān)于集成電路裝置(“1C”)，且更特別地，關(guān)于用于多芯片模塊的集成電路的靜電放電防護(hù)。一實施例大體上關(guān)于用于多芯片模塊的一晶粒。一接觸件可在該晶粒形成后及該多芯片模塊組合前具有一外露表面。該接觸件是用于該多芯片模塊的晶粒間互連。該接觸件是在該多芯片模塊組合后用于該多芯片模塊的內(nèi)部節(jié)點。一驅(qū)動電路可耦接至該接觸件并具有一第一輸入阻抗。一放電電路可耦接至該接觸件以提供該驅(qū)動電路的靜電放電防護(hù)并具有與第一放電路徑有關(guān)的第一順向偏壓阻抗。該第一順向偏壓阻抗可為該第一輸入阻抗的分?jǐn)?shù)。在本實施例中，該第一輸入阻抗對該第一順向偏壓阻抗的第一比值可至少大約4比I以提供該靜電放電防護(hù)。該放電電路可具有與一第二放電路徑有關(guān)的第二順向偏壓阻抗，且該第一輸入阻抗對該第二順向偏壓阻抗的第二比值可至少大約4比I以提供該靜電放電防護(hù)。該驅(qū)動電路可為一輸入驅(qū)動器或一輸出驅(qū)動器。該驅(qū)動電路可包含在連接至該接觸件的節(jié)點處彼此間互相耦接的一輸入驅(qū)動器及一輸出驅(qū)動器；該輸入驅(qū)動電路可具有該第一輸入阻抗；該輸出驅(qū)動器可具有一第二輸入阻抗；該第一輸入阻抗對該第一順向偏壓阻抗的第一比值可至少大約4比I以提供該輸入驅(qū)動器的靜電放電防護(hù)；且該第二輸入阻抗對該第一順向偏壓阻抗的第二比值可至少大約4比I以提供該輸出驅(qū)動器的靜電放電防護(hù)。在本實施例中，該放電電路可具有與一第二放電路徑有關(guān)的第二順向偏壓阻抗；該第一輸入阻抗對該第二順向偏壓阻抗的第三比值可至少大約4比I以提供該輸入驅(qū)動器的靜電放電防護(hù)；及該第二輸入阻抗對該第二順向偏壓阻抗的第四比值可至少大約4比I以提供該輸出驅(qū)動器的靜電放電防護(hù)。該驅(qū)動電路的靜電放電防護(hù)可用于一 100伏特人體模型。該第一放電路徑及該第二放電路徑可分別接電源及接地。該輸入驅(qū)動器可為一多任務(wù)器；且該輸出驅(qū)動器可為一輸出緩沖器。本實施例可進(jìn)一步包含具有另一接觸件的另一晶粒、附接該晶粒及該另一晶粒的基板，其中，該接觸件及該另一接觸件彼此間可透過該基板的導(dǎo)體互相耦接以在組合該多芯片模塊后提供一內(nèi)部節(jié)點；該另一晶粒的輸出驅(qū)動器可被耦接至該另一接觸件，其中，該輸出驅(qū)動器可具有一第三輸入阻抗；該第二晶粒的另一放電電路可被耦接至該另一接觸件以提供另一靜電放電防護(hù)；其中，該另一放電電路可具有一第三順向偏壓阻抗；且其中，該第三順向偏壓阻抗可為該第三輸入阻抗的分?jǐn)?shù)。另一實施例大體上有關(guān)一多芯片模塊。在這類實施例中，一第一晶粒可具有一第一接觸件，且一第二晶?？删哂幸坏诙佑|件。該第一晶粒及該第二晶?？杀桓浇又烈换濉Ｔ摰谝唤佑|件及該第二接觸件彼此間可透過該基板的導(dǎo)體互相耦接以在該多芯片模塊組合后提供一內(nèi)部節(jié)點。該第一晶粒的輸入驅(qū)動器可被耦接至該第一接觸件，且該第二晶粒的輸出驅(qū)動器可被耦接至該第二接觸件。該輸入驅(qū)動電路可具有一第一輸入阻抗，且該輸出驅(qū)動器可具有一第二輸入阻抗。該第一晶粒的第一放電電路可被稱接至該第一接觸件以提供第一靜電放電防護(hù)，且該第二晶粒的第二放電電路可被耦接至該第二接觸件以提供第二靜電放電防護(hù)。該第一放電電路可具有一第一順向偏壓阻抗，且該第二放電電路可具有一第二順向偏壓阻抗。該第一順向偏壓阻抗可為該第一輸入阻抗的分?jǐn)?shù)，且該第二順向偏壓阻抗可為該第二輸入阻抗的分?jǐn)?shù)。在本實施例中，該第一輸入阻抗對該第一順向偏壓阻抗的第一比值可至少大約4比I以提供該第一靜電放電防護(hù)，且該第二輸入阻抗對該第二順向偏壓阻抗的第二比值可 至少大約4比I以提供該第二靜電放電防護(hù)。該基板可選自一迭合基板、一沉積基板及一陶瓷基板所構(gòu)成的族群中。該導(dǎo)體可使用該基板中的下表面層級導(dǎo)線來部分形成的。該第一靜電放電防護(hù)可用于一 100伏特人體模型,且該第一順向偏壓阻抗范圍可大約10至20奧姆。該第二靜電放電防護(hù)可用于一 100伏特人體模型，且該第二順向偏壓阻抗范圍可大約10至20奧姆。該基板可選自一整合式中介層及一非整合式中介層所構(gòu)成的族群中。該第一晶粒及該第二晶?？赏高^該基板來附接，以在該多芯片模塊組合后提供一垂直芯片堆棧封裝。該第一晶粒及該第二晶?？赏高^該基板來附接，以在該多芯片模塊組合后提供一水平芯片封裝。又一實施例可為一種提供一多芯片模塊的方法。在這類實施例中，一第一晶粒可利用一第一接觸件耦接至一輸入驅(qū)動器及一第一放電電路而得。一第二晶?？衫靡坏诙佑|件耦接至一輸出驅(qū)動器及一第二放電電路而得。該輸入驅(qū)動電路可具有一第一輸入阻抗，且該輸出驅(qū)動器可具有一第二輸入阻抗。該第一晶粒的第一放電電路可被耦接至該第一接觸件以提供該輸入驅(qū)動器的靜電放電防護(hù)。該第二晶粒的第二放電電路可被耦接至該第二接觸件以提供該輸出驅(qū)動器的靜電放電防護(hù)。該第一放電電路可具有一第一順向偏壓阻抗，且該第二放電電路可具有一第二順向偏壓阻抗。該第一接觸件及該第二接觸件可互連。該多芯片模塊可被封裝。該第一接觸件、該第二接觸件、及該第一接觸件及該第二接觸件間的互連可在該多芯片模塊封裝后完全被隱藏。該第一順向偏壓阻抗可為該第一輸入阻抗的分?jǐn)?shù)，且該第二順向偏壓阻抗可為該第二輸入阻抗的分?jǐn)?shù)。在本實施例中，該第一輸入阻抗對該第一順向偏壓阻抗的第一比值可至少大約4比1，且該第二輸入阻抗對該第二順向偏壓阻抗的第二比值可至少大約4比1，其中，用于該輸入驅(qū)動器及該輸出驅(qū)動器的靜電放電防護(hù)可為一 100伏特人體模型。在一進(jìn)一步實施例中，一種方法可包括在該晶粒形成后及該多芯片模塊組合前提供具有一外露表面的接觸件，其中，該接觸件可用于該多芯片模塊的晶粒間互連，且該接觸件可為該多芯片模塊組合后的多芯片模塊的內(nèi)部節(jié)點。該方法可進(jìn)一步包括耦接一驅(qū)動電路至該接觸件，其中，該驅(qū)動電路具有一第一輸入阻抗；并同時可包括耦接一放電電路至該接觸件，其中，該放電電路是用于該驅(qū)動電路的靜電放電防護(hù)。該放電電路可具有與第一放電路徑有關(guān)的第一順向偏壓阻抗，且該第一順向偏壓阻抗可為該第一輸入阻抗的分?jǐn)?shù)。在本實施例中，該第一輸入阻抗對該第一順向偏壓阻抗的第一比值可至少大約4比I以提供該第一靜電放電防護(hù)。該放電電路可具有與第二放電路徑有關(guān)的第二順向偏壓阻抗；及該第一輸入阻抗對該第二順向偏壓阻抗的第二比值可至少大約4比I以提供該靜電放電防護(hù)。該驅(qū)動電路可包含在連接至該接觸件的節(jié)點處彼此間互相耦接的一輸入驅(qū)動器及一輸出驅(qū)動器；該輸入驅(qū)動電路可具有該第一輸入阻抗；該輸出驅(qū)動器可具有一第二輸入阻抗；該第一輸入阻抗對該第一順向偏壓阻抗的第一比值可至少大約4比I以提供該輸入驅(qū)動器的靜電放電防護(hù)；及該第二輸入阻抗對該第一順向偏壓阻抗的第二比值可至少大約4比I以提供該輸出驅(qū)動器的靜電放電防護(hù)。該放電電路可具有與第二放電路徑有關(guān)的第二順向偏壓阻抗；該第一輸入阻抗對該第二順向偏壓阻抗的第三比值可至少大約4比I以提供該輸入驅(qū)動器的靜電放電防護(hù)；及該第二輸入阻抗對該第二順向偏壓阻抗的第四比值可至少大約4比I以提供該輸出驅(qū)動器的靜電放電防護(hù)。


附圖顯示示范性實施例；然而，該些附圖不應(yīng)用于將本發(fā)明限制至所示實施例，而只是用于說明及了解。第I圖是說明配置一或更多觀點的縱列場可程序門陣列(“FPGA”)架構(gòu)的示范性實施例的簡化方塊圖。第2A圖是說明一處理中多芯片模塊(“MCM”)示范性實施例的剖面圖。第2B圖是在組合及封裝第2A圖的多芯片模塊后的第2A圖剖面圖。第3A圖是說明一處理中多芯片模塊示范性實施例的剖面圖。第3B圖是在組合及封裝第3A圖的多芯片模塊后的第3A圖剖面圖。第4A圖是說明具有透過一導(dǎo)線耦接至另一個的晶粒的多芯片模塊示范性實施例的方塊/電路圖。第4B圖是說明用于頻率耦接的第4A圖多芯片模塊示范性實施例的方塊/電路圖。第5A圖是說明增加靜電放電電路的第4A圖示范性實施例的方塊/電路圖。第5B圖是說明透過一導(dǎo)線以連通一頻率訊號或與一可程序資源應(yīng)用的組態(tài)數(shù)據(jù)進(jìn)行通訊的第4A、4B及5A圖多芯片模塊示范性實施例的方塊/電路圖。第6圖是說明一多芯片模塊組合流程的示范性實施例流程圖。
具體實施例方式在下列說明中，許多特定細(xì)節(jié)被提出以提供本發(fā)明特定實施例的更徹底說明。然而，一熟知此項技術(shù)的人士應(yīng)明白到可不具有以下給予的全部特定細(xì)節(jié)而實行本發(fā)明。在其它范例中，未詳述熟知特征但未使本發(fā)明難理解。為了說明容易，同編號標(biāo)示被使用于不同圖形中的相同項目；然而，在替代性實施例中，該些項目可以不同。如上所述，先進(jìn)場可程序門陣列可包含該數(shù)組中一些不同類型的可程序邏輯方塊。例如，第I圖說明包含大量不同可程序單元的場可程序門陣列架構(gòu)100，不同可程序單元包含多個千兆位收發(fā)器(“MGT”)101、可組態(tài)邏輯方塊(“CLB”)102、隨機(jī)存取內(nèi)存方塊(“BRAM”)103、輸出入方塊(“ΙΟΒ”)104、組態(tài)及頻率邏輯(“CONFIG/CLOCKS”)105、數(shù)字訊號處理方塊(DSP) 106、專門輸出入方塊(I/O) 107 (例如，組態(tài)埠及頻率端口)、及例如數(shù)字式頻率管理器、模擬至數(shù)字轉(zhuǎn)換器、統(tǒng)監(jiān)視邏輯電路等等的其它可程序邏輯電路108。一些場可程序門陣列也包含專用處理器方塊(“PR0C”)110。在一些場可程序門陣列中，每一個可程序單元包含一可程序互連構(gòu)件(“INT”)111，具有來回于每一個相鄰單元中的相對應(yīng)互連構(gòu)件的標(biāo)準(zhǔn)化連接。因此，放在一起的可程序互連構(gòu)件配置所示場可程序門陣列的可程序互連結(jié)構(gòu)。該可程序互連構(gòu)件111也包含來回于相同單元內(nèi)的可程序邏輯構(gòu)件的連接，如同第I圖頂部處所含范例所顯示者。例如，一可組態(tài)邏輯方塊102可含可被程序化以配置用戶邏輯加單一可程序互連構(gòu)件(“INT”)111的可組態(tài)邏輯構(gòu)件(“CLE”)112。一隨機(jī)存取內(nèi)存方塊103除了一或·更多可程序互連構(gòu)件外，還可包含一隨機(jī)存取內(nèi)存方塊邏輯構(gòu)件(“BRL”)113。典型地，一單元內(nèi)所含互連構(gòu)件數(shù)視該單元高度而定。在所示實施例中，一隨機(jī)存取內(nèi)存方塊單元具有與五個可組態(tài)邏輯方塊相同的高度，但是其它數(shù)量(例如，四個)也可被使用。一數(shù)字訊號處理方塊單元106除了適量可程序互連構(gòu)件外，還可包含一數(shù)字訊號處理方塊邏輯構(gòu)件(“DSPL”)114。一輸出入方塊104除了該可程序內(nèi)連構(gòu)件111例子外，還可包含例如輸出入邏輯構(gòu)件(“I0L”)115的二個例子。如那些熟知此項技術(shù)的人士所清楚明白地，例如連接至該輸出入邏輯構(gòu)件115的實際輸出入墊片典型地并不限于該輸出入邏輯構(gòu)件115區(qū)域。在所示實施例中，靠近該晶粒(第I圖所示)中心的水平區(qū)域被使用于組態(tài)、頻率及其它控制邏輯。延伸自本行的垂直行被使用以將該些頻率及組態(tài)訊號橫布于該場可程序門陣列寬度。利用第I圖所示架構(gòu)的一些場可程序門陣列包含額外邏輯方塊，其切斷構(gòu)成該場可程序門陣列一大部分的規(guī)則性縱列結(jié)構(gòu)。該些額外邏輯方塊可為可程序方塊及/或?qū)Ｓ眠壿嬰娐?。例如，處理器方塊110跨越幾列的可組態(tài)邏輯方塊及隨機(jī)存取內(nèi)存方塊。注意，第I圖是只要說明一示范性場可程序門陣列架構(gòu)。例如，一列中的邏輯方塊量、該些列的相對寬度、列的數(shù)量及順序、包含于該些列中的邏輯方塊類型、該些邏輯方塊的相對尺寸、及包含于第I圖頂部的互連/邏輯配置完全是示范性。例如，在一實際場可程序門陣列中，大于一相鄰列的可組態(tài)邏輯方塊典型地被包含于任何該些可組態(tài)邏輯方塊出現(xiàn)的地方，以促進(jìn)用戶邏輯的有效實施，但相鄰可組態(tài)邏輯方塊列的數(shù)量是隨該場可程序門陣列的整體尺寸而變化。第2A圖是說明一處理中多芯片模塊(“MCM”)200的示范性實施例的剖面圖。多芯片模塊200包含晶粒201、晶粒202及基板203。基板203可以是已知迭合基板、沉積基板或陶瓷基板的任意者。進(jìn)一步，任意其它適用于具有附接的晶粒201及202者亦可使用。晶粒201及202各者具有多個接觸件，例如一般個別藉由球狀體211及212所示。箭頭213及214個別表示晶粒201及202是附接至基板203的導(dǎo)體。基板203可包含導(dǎo)線，例如貫硅通孔(“TSV”)導(dǎo)線215及216 ;晶粒-至-晶粒(“dtd”)微凸塊及諸如導(dǎo)線217或任何其它可以溝通訊號的導(dǎo)線。導(dǎo)線215及216經(jīng)由基板203個別垂直延伸至球狀體211及212。在此示范性實施例中，導(dǎo)線217可以由選用的分離的垂直接觸件217A及217B所形成，該等垂直接觸件是連接至一般水平跡線218，其可以是，如所示，基板203的表面層跡線或次表面層跡線。在此示范性實施例，例如球狀體或類球狀體211及212可以是所知的微凸塊(“m-bumps”)，并且球狀體211及212可以是，例如，所知的”C4”球狀體。應(yīng)理解用于MCM的其他形式互連接口可以被使用。球狀體21IB及212B是個別附接至導(dǎo)線217的接觸件217A及217B。球狀體211A及212A是個別附接至導(dǎo)線215及216。第2B圖是第2A圖在組合及封裝多芯片模塊200后的剖面圖。同時參考至第2A圖及第2B圖，多芯片模塊200被進(jìn)一步說明。應(yīng)理解多芯片模塊200是一水平芯片封裝。換言之，晶粒201及202 —般雖不必然互相鄰接但是彼此水平沉積于多芯片模塊200中。遮蓋物230可用以防護(hù)晶粒201及202及其至基板203的附接。多芯片模塊200中的球狀體211B及212B以及導(dǎo)線217形成一般藉由虛線盒表示的內(nèi)部節(jié)點240。然而球狀體211及212在封裝多芯片模塊200后是曝露于外部環(huán)境。因此，應(yīng)了解到在封裝后，球狀體221及222易受靜電放電(“ESD”)所影響，相對地，封裝后的內(nèi)部節(jié)點大體上是隔離于靜電放電。然而，在組合期間，如同大體上第2A圖所示地，球狀體211B及212B及球狀體211A及212A易受靜電放電所影響。然而,與球狀體211A及212A有關(guān)的晶粒201及晶粒202中的電路可以用于有效地曝露至可行外部靜電放電電流傳導(dǎo)的接觸件的傳統(tǒng)靜電放電電路來防護(hù)。應(yīng)了解到，內(nèi)部dtd互連可以微凸塊來形成并互連導(dǎo)線，且接至外部印刷電路板互連的多芯片模塊晶?？衫缫晕⑼箟K、直通硅晶穿孔及C4球狀體形成的。 第3A圖是說明一處理中多芯片模塊300的示范性實施例的剖面圖。多芯片模塊300包含晶粒201、晶粒202、基板301及基板302。在本示范性實施例中，有時稱的為一中介層的基板301是位于晶粒201及晶粒202之間。在本實施例中，該中介層301是一被動中介層；然而，中介層301可選擇一主動中介層，即具有使用中介層301做為用于這類晶體管形成的基板而形成的一或更多晶體管。因此，選擇性地，一晶粒間耦接可用于一晶粒間垂直堆棧，其中，一中介層301有效地被建立成或直接附接，即”整合”至例如大體上晶粒202的選擇性方塊355所示晶粒的基板以更直接互連dtd接觸件。在這類選擇中，晶粒202中的貫穿導(dǎo)通孔(未顯示)可被使用以形成互連。然而，基于簡潔目的，假設(shè)一非整合或獨立一或更多導(dǎo)電層迭合基板被使用于中介層301。基板301包含以類似前述第2A圖導(dǎo)線217方式來形成的導(dǎo)線304及305?；?02包含導(dǎo)線306至308。導(dǎo)線306可以類似參考第2A圖所述導(dǎo)線217方式來形成，且導(dǎo)線307及308可以類似于導(dǎo)線215及216方式來形成，其中，導(dǎo)線307及308大體上垂直延伸至基板302以分別提供接至球狀體221及222的接觸件。如大體上箭頭313所示地，晶粒201是附接至基板301。如大體上箭頭314所示地，晶粒301是放置于上方并可附接或接觸晶粒302。未顯示的導(dǎo)電膏可被使用于一些實施例中以附接基板301至晶粒202。箭頭315大體上指示晶粒202是附接至基板302。第3B圖是第3A圖在組合及封裝多芯片模塊300后的剖面圖。在該多芯片模塊300示范性實施例中，一垂直芯片堆棧封裝多芯片模塊被圖標(biāo)性地描述。一遮蓋物312可被使用晶粒201、晶粒202、中介層301、一部分基板302及打線310和311與球狀體211和212的環(huán)境保護(hù)。同時參考至第3A圖及第3B圖，多芯片模塊300被進(jìn)一步說明。
打線310可被使用以連接導(dǎo)線304至導(dǎo)線307。打線311可被使用以連接導(dǎo)線305至導(dǎo)線306。導(dǎo)線307是連接至球狀體221。球狀體212A是透過導(dǎo)線308耦接至球狀體222。球狀體21IA是連接至線304。球狀體21IB是連接至線305。打線311被使用以連接導(dǎo)線305至導(dǎo)線306。球狀體212B是連接至導(dǎo)線306。因此，應(yīng)了解到，多芯片模塊300的內(nèi)部節(jié)點305是由球狀體211B和212B、導(dǎo)線305和306及打線311所形成。甚至，球狀體211A是透過導(dǎo)線304、接線310及導(dǎo)線307耦接至球狀體211。在包含放置一遮蓋物312以保護(hù)多芯片模塊300的一些組件的封裝后，球狀體211A、212A、221及222是有效地曝露于可能靜電放電中，而球狀體211B及212B在封裝后并未曝露于靜電放電中。然而，球狀體211B及212B在多芯片模塊300組合期間被曝露于可能靜電放電中。即使參考至第2B圖及第3B圖而在此使用遮蓋物230及312的范例，但應(yīng)了解到可使用其它封裝一多芯片模塊方式，包含利用一密封材料進(jìn)行部分或全部密封。應(yīng)了解到可使用一水平芯片封裝或一垂直芯片堆棧封裝。應(yīng)進(jìn)一步了解到，用于連接至例如球狀體221和222的外部球狀體的接觸件及例如球狀體21IA和212A的 大體上直接互連至其上的球狀體的靜電放電防護(hù)可與傳統(tǒng)靜電放電防護(hù)有關(guān)，其中，雖未示于上述圖形中，但這類靜電放電防護(hù)是內(nèi)嵌于晶粒201和202中。這類靜電放電防護(hù)大體上是保護(hù)對抗可能偏激靜電放電，其傾向于超過1000伏特。然而，為了使用多芯片模塊的傳統(tǒng)外部靜電放電防護(hù)，內(nèi)部節(jié)點會顯著地?fù)p失執(zhí)行效率并耗費(fèi)晶粒面積。過去，晶粒201及202可形成為單一晶粒，而非二獨立晶粒，其中，在本實施例中，如大體上球狀體211B和212B所示般的內(nèi)部節(jié)點并未在組合處理期間曝露于靜電放電中。換言之，這類內(nèi)部節(jié)點會位在一晶圓上的晶粒內(nèi)，因而受到保護(hù)。然而，因為使用多晶粒，內(nèi)部節(jié)點也許會在組合期間露出以提供互連。若不是將傳統(tǒng)外部靜電放電防護(hù)處理置于與這類內(nèi)部節(jié)點有關(guān)的球狀體上，這類靜電放電防護(hù)是如在此所述般地降低。由于在一更加受到控制的環(huán)境內(nèi)組合多芯片模塊200及300之故，一降低的靜電放電防護(hù)位準(zhǔn)可被使用。在本示范性實施例中，一 100伏特人體模型(“HBM”)被使用于這類靜電放電防護(hù)。更進(jìn)一步，這類靜電放電防護(hù)足以驅(qū)使靜電放電相關(guān)電流進(jìn)入靜電放電構(gòu)件中，即如下所額外詳述的二極管，其中，這類放電路徑的電阻是顯著地小于訊號路徑的電阻。換言之，靜電放電路徑電阻被表示為相關(guān)訊號路徑電阻值的分?jǐn)?shù)。應(yīng)了解到，多芯片內(nèi)部節(jié)點的靜電放電防護(hù)實際上是小于外部節(jié)點的傳統(tǒng)靜電放電防護(hù)，因而這類低位準(zhǔn)靜電放電防護(hù)比傳統(tǒng)靜電放電防護(hù)較不會影響到執(zhí)行效率及晶粒面積。第4A圖是說明具有透過一導(dǎo)線401耦接至晶粒202的晶粒201的多芯片模塊400的示范性實施例方塊/電路圖。多晶粒模塊400的導(dǎo)線401可被使用于進(jìn)行晶粒201及202間的數(shù)據(jù)通訊。導(dǎo)線401可為一實際長線，傳統(tǒng)上稱的為”超長線”。超長線401可被形成為dtd互連，即例如連接在微凸塊21IB和微凸塊212B兩端的導(dǎo)線401。導(dǎo)線401透過球狀體21IB和212B連接至411和412。應(yīng)了解到dtd接口節(jié)點411和412是用于內(nèi)部多芯片模塊耦接，因而與傳統(tǒng)輸出入有差別，后面用語大體上是認(rèn)為用于驅(qū)動電路板線路并具有相當(dāng)高靜電放電免疫力的外部接口。因此，例如墊片類的dtd接口節(jié)點411和412是內(nèi)部封裝互連，其可連接至例如微凸塊或其它類型的接觸件互連的球狀體211B和212B。據(jù)此，球狀體211B和212B分別與dtd接口節(jié)點411和412相關(guān)。晶粒201的多任務(wù)器414的一輸入端可被稱接至dtd接口節(jié)點411。更進(jìn)一步，晶粒201的反相器415的一輸出端可被稱接至dtd接口節(jié)點411。同樣地，晶粒202的多任務(wù)器424的一輸入端可被耦接至dtd接口節(jié)點412，且晶粒202的反相器425的一輸出端可被耦接至dtd接口節(jié)點412。應(yīng)了解到，反相器415和425是為輸出驅(qū)動器形式。即使輸出驅(qū)動器被圖標(biāo)為反相器，但應(yīng)了解到例如多任務(wù)器或緩沖器類的其它輸出驅(qū)動器類型可被使用。更進(jìn)一步，應(yīng)了解到多任務(wù)器414和424被圖標(biāo)為輸入驅(qū)動器。然而，應(yīng)了解到例如反相器或緩沖器類的其它輸入驅(qū)動器類型可被使用。第4B圖是說明用于頻率耦接的多芯片模塊400的示范性實施例方塊/電路圖。甚至，即使頻率耦接是參考第4B圖來說明，但第4B圖所圖示的耦接可同樣使用于例如一可程 序邏輯裝置或具有可程序資源的其它集成電路類內(nèi)文中的組態(tài)數(shù)據(jù)傳輸。在第4B圖中，晶粒201包含η型晶體管434、反相器435及dtd接口節(jié)點436，而晶粒202包含η型晶體管444、反相器445及dtd界面節(jié)點446?？蔀榈?B圖基板203或第3B圖中介層301上一表面或下表面線的導(dǎo)線402被使用以透過例如微凸塊或其它類型的封裝互連451和452的球狀體將dtd接口節(jié)點436和446互相耦接至彼此。η型晶體管434的閘極是耦接至dtd界面節(jié)點436，且反相器435的輸出端是耦接至dtd接口節(jié)點436。同樣地，晶體管444的閘極是稱接至dtd界面節(jié)點446,且反相器445的輸出端是耦接至dtd接口節(jié)點446。再次地，反相器被圖標(biāo)為輸出驅(qū)動器；然而，其它電路類型可被使用于輸出驅(qū)動器。更進(jìn)一步，即使圖示η型晶體管，應(yīng)了解到P型晶體管可被使用于閘控式輸入驅(qū)動器。第5Α圖是說明增加靜電放電電路的第4Α圖示范性實施例的方塊/電路圖，如同下面所額外詳述地。多芯片模塊400包含球狀體21IB和212Β，其是在晶粒201和202形成后且多芯片模塊400組合前外露的接觸件。應(yīng)進(jìn)一步了解到球狀體211Β和212Β是透過一導(dǎo)線401提供多芯片模塊400 — dtd互連。因此，在組合多芯片模塊400后，球狀體211B和212B及導(dǎo)線401是屬于多芯片模塊400的一 dtd內(nèi)部節(jié)點。取代所述多任務(wù)器414和424，架構(gòu)為通閘的η型晶體管，即晶粒201的晶體管501及晶粒202的晶體管502是基于簡潔起見而被圖示。晶體管501的源極/汲極節(jié)點被耦接至dtd界面節(jié)點411，且同樣地，晶體管502的源極/汲極節(jié)點被耦接至dtd界面節(jié)點412。即使例如晶體管501及反相器415的結(jié)合可被視為一驅(qū)動電路，應(yīng)了解到晶體管501是一輸入驅(qū)動器，且反相器415是與數(shù)據(jù)方向、控制或透過dtd接口節(jié)點411來回于晶粒201的其它信息有關(guān)的輸出驅(qū)動器。甚至，應(yīng)了解到它并不需要具有耦接至dtd接口節(jié)點411的輸入及輸出兩驅(qū)動器。例如，dtd接口節(jié)點411可為一輸入節(jié)點，在本實施例中，只有一輸入驅(qū)動器可被耦接至該輸入節(jié)點，或節(jié)點411可為一輸出節(jié)點，在本實施例中，只有一輸出驅(qū)動器可被耦接至該輸出節(jié)點。輸入驅(qū)動器501具有大體上由輸入電阻箭頭511所示的輸入電阻。更進(jìn)一步，輸出驅(qū)動器415具有大體上由輸入電阻箭頭512所示的輸入電阻。換言之，輸入及輸出驅(qū)動器兩者與輸入阻抗有關(guān)。應(yīng)了解到，與多任務(wù)器的晶體管501有關(guān)的寄生二極管526可以一順向偏壓方向耦接于dtd接口節(jié)點411及電源總線555之間。這類寄生二極管526在靜電放電防護(hù)中可被計入，但是在此為了簡潔目的而被忽略。一靜電放電電路，即二極管521，是以一順向偏壓方向自dtd界面節(jié)點411耦接至電源總線555。換言之，二極管521的輸入側(cè)是耦接至dtd接口節(jié)點411，且二極管521的輸出側(cè)是耦接至電源總線555。靜電放電電路522是由以一順向偏壓方向自dtd界面節(jié)點411串接至接地總線556的二極管523和524所形成。換言之，dtd接口節(jié)點411是耦接至二極管523的輸入側(cè)；二極管523的輸出側(cè)是耦接至二極管524的輸入側(cè)，且二極管524的輸出側(cè)是耦接至接地總線556。在本實施例中，靜電放電電路525是提供耦接至dtd接口節(jié)點411的逆向偏壓二極管。換言之，靜電放電電路525的輸入側(cè)是耦接至接地總線556，且靜電放電電路525的輸出側(cè)是耦接至dtd接口節(jié)點411。因此，應(yīng)了解到，對于微凸塊211B上的正靜電放電電荷而言，靜電放電電流是透過靜電放電電路522耦接至接地總線556。若這類正電荷足以克服電源總線555上的正電荷，即順向偏壓二極管521，則這類靜電放電電流是透過二極管521自dtd接口節(jié)點411傳導(dǎo)至電源總線555。在電源總線555上的電壓大體上為5伏特或更小且靜電放電大體上大于5伏特時，二極管521可提供足以對抗正電荷的靜電放電防護(hù)。即使更特別地，在此所述實施例可具有一 2伏特或更小電壓的電源總線555。對于球狀體211B上的負(fù)靜電放電電荷 而言，靜電放電電流可透過二極管525自dtd接口節(jié)點411傳導(dǎo)至接地556。應(yīng)了解到，球狀體21IB是耦接至用于輸入驅(qū)動器501及輸出驅(qū)動器515靜電放電防護(hù)的三靜電放電電路。另外，二極管526可被考慮，但基于簡潔目的而被忽略。靜電放電電路521、522和525中每一個具有與其相關(guān)的順向偏壓阻抗。應(yīng)了解至IJ，靜電放電電路521、522和525中每一個的順向偏壓阻抗是相當(dāng)?shù)?，使得靜電放電電流不是被導(dǎo)引至接地556就是被導(dǎo)引至電源總線555。例如本實施例中二極管的專用靜電放電裝置所提供的這個低電阻性靜電放電繞送路徑是與一訊號路徑的電阻相結(jié)合。換言之，若非試著除去dtd耦接口節(jié)點411的動作電路與例如一電阻器或電容器或其結(jié)合的耦接，與導(dǎo)線401有關(guān)的電阻及球狀體211B和212B可充當(dāng)靜電放電防護(hù)的訊號路徑電阻部分來使用。藉由使用訊號路徑電阻以避免添加一電阻器或電容器或兩者，其節(jié)省芯片面積并避免增加更多寄生電路至該訊號路徑。換言之，例如，一設(shè)計者可使用一直通硅晶穿孔接口而不用考慮一靜電放電路徑超支。一旦這類設(shè)計者完成一電路設(shè)計，這類靜電放電路徑可被設(shè)計成為該動作電路路徑阻抗的分?jǐn)?shù)。即使一微凸塊及中介層晶粒間接口范例被描述，應(yīng)了解到可使用任何墊片接口。然而，用于100伏特人體模型的微凸塊靜電放電接口可被設(shè)定，其可等于一 50毫安電流脈沖持續(xù)50奈秒。一微凸塊接口大體上可處理與100伏特人體模型有關(guān)的應(yīng)力。換言之，沒有額外靜電放電旁通繞送路徑的原有繞送路徑資源可被配置于一訊號路徑中。這類額外考慮的小繞送路徑可為主訊號繞送路徑的一小分?jǐn)?shù)，且基于靜電放電防護(hù)目的，這類旁通繞送路徑可使一 50毫安-50奈秒脈沖偏離動作電路。靜電放電電路521、522和525中每一個可具有一聯(lián)結(jié)順向偏壓阻抗。基于簡潔目的而舉例說明并非是限制目的，其假設(shè)正規(guī)化本阻抗為一單位值。因此，例如，靜電放電電路521的順向偏壓阻抗是為I。同樣地，靜電放電電路522及525的順向偏壓阻抗是分別為I。沿著那些線，輸入阻抗511及輸入阻抗512各自被正規(guī)化成為4的值。因此，在本例中，一靜電放電電路的驅(qū)動電路對順向偏壓阻抗的輸入阻抗比值是4比I ( “4 :1”)。本4 :I比值提供一 100伏特人體模型足夠的靜電放電防護(hù)，且大體上可驅(qū)使靜電放電離開dtd接口構(gòu)件而進(jìn)入該靜電放電網(wǎng)絡(luò)。
然而，應(yīng)了解到不一定需要在此所述的正確單位值。因此，例如靜電放電電路521、522和525中任一 者或更多的順向偏壓阻抗可大于I的單位值，那么所提供的例如靜電放電電路521、522和525的靜電放電電路的最大阻抗的驅(qū)動電路對順向偏壓阻抗的輸入阻抗比值至少大約4比I以提供一 100伏特人體模型足夠的靜電放電防護(hù)。換言之，輸入阻抗511或512可大于4個單位，其在相對于與晶粒201及dtd接口節(jié)點411有關(guān)的各靜電放電電路的最大順向偏壓阻抗的比值是5 :1、6 1或更大的那些例子中會增強(qiáng)靜電放電防護(hù)。因此，靜電放電電路的驅(qū)動電路對順向偏壓阻抗的每一個輸入阻抗比值是至少大約4 1以提供一 100伏特人體模型的靜電放電防護(hù)。應(yīng)了解到例如大于100伏特但小于傳統(tǒng)上1000伏特或更高靜電放電防護(hù)的其它靜電放電防護(hù)位準(zhǔn)可被配置；然而，若控制制造設(shè)備至較低靜電放電電壓曝露位準(zhǔn)，則這類額外靜電放電防護(hù)并不需要，且相較于較不顯眼的100伏特人體模型靜電放電防護(hù)，對執(zhí)行效率有不利影響。應(yīng)了解到”制造設(shè)備”大體上意謂著晶粒彼此間互相附接或透過一基板、一中介層或雷同者互相耦接之處。更進(jìn)一步，”制造設(shè)備”可包含一多芯片模塊被密封、遮蓋、或類似處理之處。晶粒202具有與晶粒201相同或類似電路及輸入阻抗對順向偏壓阻抗比值。換言之，對于一順向偏壓方向的每一個輸入阻抗對每一個靜電放電電路路徑而言，這類靜電放電電路的驅(qū)動電路輸入阻抗對順向偏壓阻抗比值是至少大約4 :1。因此，基于簡潔目的而避免重復(fù)說明。然而，應(yīng)了解到球狀體211B和212B及導(dǎo)線401的結(jié)合具有一聯(lián)結(jié)電阻。這類電阻可被使用以避免必須逆向安排電路尺寸以滿足在此所述的比值?；诤啙嵞康亩e例說明并非是限制目的，包含傳統(tǒng)比較值的一些數(shù)值被提供。然而，應(yīng)了解到可使用其它數(shù)值。在一些傳統(tǒng)靜電放電繞送路徑中，靜電放電路徑的繞送路徑電阻范圍是大約I至3奧姆。一傳統(tǒng)靜電放電人體模型規(guī)格可為2千伏特。利用這些一般值，應(yīng)了解到大約I. 5安培的靜電放電電流可被放出。這類靜電放電電流及靜電放電路徑電阻產(chǎn)生大約3至5伏特的靜電放電電流電阻(“IR”)壓降，其對于傳統(tǒng)外部輸出入接口而言大體上是一安全電壓范圍。然而，對于將靜電放電曝露大體上限制于100伏特人體模型的制造設(shè)備而言，不論如何倘若這類靜電放電順向偏壓阻抗是一訊號路徑阻抗的分?jǐn)?shù)，則一靜電放電傳導(dǎo)路徑可高達(dá)大約10至20奧姆。再者，本分?jǐn)?shù)是相對于一靜電放電電路的驅(qū)動電路及順向偏壓阻抗的輸入阻抗來描述成為至少大約4:1。對于具有50毫安靜電放電電流的微凸塊dtd界面而言，一電流電阻壓降會大約O. 5至I伏特。這類電流電阻壓降大體上是位于微凸塊dtd接口的安全電壓范圍。據(jù)此，應(yīng)了解到標(biāo)示接至接地總線556或電源總線555中任一者或兩者的靜電放電路徑的低電阻可以靜電放電繞送路徑的比值表示式來取代的。因此，可以沒有例如大電阻器或電容器或其結(jié)合的高阻抗集總靜電放電去耦合組件。持續(xù)上面數(shù)值范例，一電路設(shè)計者可設(shè)計與此相關(guān)的微凸塊dtd接口及電路，不一定要考慮一靜電放電路徑的超支。因此，一旦這類電路設(shè)計被完成且所提供的靜電放電路徑是例如一驅(qū)動器輸入阻抗的動作路徑阻抗的分?jǐn)?shù)，則這類微凸塊dtd接口電路應(yīng)受到充分保護(hù)。即使在此所提說明可被使用于任何墊片接口，一微凸塊dtd接口配置對100伏特人體模型是有用的。一 100伏特人體模型大體上是等效于一 50毫安脈沖電流持續(xù)約50奈秒。因此，大體上，一微凸塊dtd接口可使用它原有繞送路徑資源而沒有用于這類訊號路徑的額外靜電放電繞送路徑來處理100伏特人體模型應(yīng)力。換言之，二極管521、523、524和525大體上可以是相當(dāng)?shù)匦∫蕴峁橹饔嵦柪@送路徑的一小分?jǐn)?shù)的旁通繞送路徑，其中，所提供的二極管523和524是串接。本旁通繞送路徑足以使一 50毫安-50奈秒脈沖偏離例如輸出入驅(qū)動器的動作電路，讓這類動作電路免于與100伏特人體模型有關(guān)的靜電放電。應(yīng)進(jìn)一步了解到，即使一直接點至點線路是圖標(biāo)于導(dǎo)線401，這類導(dǎo)線可以是平行多條導(dǎo)線，可以是一導(dǎo)線的彎曲或其它迂回繞送路徑，或用于降低電阻的其它方式，或用于調(diào)整電阻或繞送路徑的上述任一者的結(jié)合。這類電阻調(diào)整可被使用以影響該訊號路徑比值，即提供在此其它地方所述的至少大約一 4:1比值，而不必改變晶粒設(shè)計。換言之，可增加訊號路徑電阻，因而使靜電放電電路電阻小到滿足在此其它地方所述的至少大約此4 :1比值。因此，繼續(xù)參考至上面數(shù)值范例，隨著導(dǎo)線401的電阻增加，靜電放電電路521、522和525的順向偏壓阻抗每一個可大約10至20奧姆而仍然具有在此其它地方所述的至少4 1比值，其中，假設(shè)球狀體211B和212B的電阻可忽略。第5B圖是說明透過一導(dǎo)線402以連通一頻率訊號或與一可程序資源應(yīng)用的組態(tài)數(shù)據(jù)進(jìn)行通訊的多芯片模塊400的示范性實施例方塊/電路圖。除了以前述η型晶體管434·取代η型晶體管501并添加一額外寄生二極管562外，晶粒201電路大體上是相同于第5Α圖中晶粒201電路。寄生二極管562是以順向偏壓方向自接地總線556耦接至η型晶體管434的閘極。如此，除了考慮與寄生二極管562有關(guān)的任何輸入電阻及晶體管434和501間的輸入電阻差異，大體上參考第5Α圖的上面說明是同于第5Β圖，因此基于簡潔目的而不再重復(fù)。盡管靜電放電防護(hù)中可考慮到寄生二極管562，但在此基于簡潔目的將這類二極管忽略。同時參考至第5Α圖及第5Β圖，下列電阻法則被描述。自ζ至b( “Rzb”)的電阻與自a至z( “Raz”)的電阻的數(shù)學(xué)相關(guān)可為Raz ￡1/4 (Rzb)。同樣地，自2至((“Rzc”)的電阻與自a至z( “Raz”)的電阻的數(shù)學(xué)相關(guān)可為Raz ￡1/4(Rzc)。如前述地，電阻Rzb及Rzc兩者滿足4 1臨界比值是充分的。然而，并不需要所有比值是等效的。據(jù)此，這類電阻的結(jié)合性數(shù)學(xué)表示式可被表示為Raz ￡ l/4min (Rzc :Rzb)。換言之，Rzc對Raz及Rzb對Raz的最小比值是至少等于或大于4 :1，而例如5 1及6 :1類的其它可被使用。例如靜電放電二極管521、523、524和525的靜電放電電路的電源和接地繞送路徑可被設(shè)定等于或小于電阻Raz。第6圖是說明一多芯片模塊組合流程600的示范性實施例流程圖。多芯片模塊組合流程600是進(jìn)一步同時參考至第2A圖、第2B圖、第3A圖、第3B圖、第4A圖、第4B圖、第5A圖及第5B圖來描述的。在步驟601，得到具有第一接觸件的第一晶粒。這類第一晶粒可以是上述的晶粒201。這類第一接觸件可被耦接至一輸入驅(qū)動器及一第一放電電路。在步驟602，可得到第二晶粒。這類第二晶?？梢允巧鲜龅木Я?02。這類第二晶粒具有耦接至一輸出驅(qū)動器及一第二放電電路的第二接觸件。應(yīng)了解到，這類第一及第二放電電路是一 dtd接口的靜電放電電路。該輸入驅(qū)動器具有一第一輸入電阻，且該輸出驅(qū)動器具有一第二輸入電阻。應(yīng)了解到，該第一及第二晶粒對應(yīng)的輸入及輸出驅(qū)動器彼此間可如上述地例如透過一導(dǎo)線互相耦接。該第一放電電路保護(hù)該輸入驅(qū)動器遠(yuǎn)離一靜電放電事件，而該第二放電電路保護(hù)該輸出驅(qū)動器遠(yuǎn)離一靜電放電事件，其中，該第一接觸件及該第二接觸件是暫時顯露。這類靜電放電防護(hù)可用于上述100伏特人體模型。沿著這些線，該第一放電電路可具有一第一順向偏壓阻抗，而該第二放電電路可具有一第二順向偏壓阻抗，其中，該第一順向偏壓阻抗及該第二順向偏壓阻抗是一特定最小電阻比值的指標(biāo)。更特別地，與該輸入驅(qū)動器有關(guān)的第一輸入阻抗所具有的單位值相對于該第一放電電路的第一順向偏壓阻抗的單位值是為4或更大。再者，基于簡潔目的而非限制目的將各值正規(guī)化。同樣地，該輸出驅(qū)動器的第二輸入阻抗所具有的單位值相對于該第二放電電路的第二順向偏壓阻抗的單位值是為4或更大。據(jù)此，至少一 4 1的輸入阻抗對順向偏壓阻抗比值存在于步驟601所得的第一晶粒及步驟602所得的第二晶粒兩者中。在步驟603，該第一接觸件及該第二接觸件可如在此所前述地透過與至少一基板有關(guān)的導(dǎo)線及dtd接口接觸件來互連，其接著耦接該第二晶粒的輸出驅(qū)動器至該第一晶粒 的輸入驅(qū)動器以進(jìn)行后續(xù)通訊。應(yīng)了解到，本互相連接可為用于一多芯片模塊的二晶粒的任何dtd互連形式，因而可包含參考至第2B圖和3B圖所分別描述的范例。應(yīng)進(jìn)一步了解至IJ，該第一晶粒的處理及該第二晶粒的處理可獨立進(jìn)行，也可于具有靜電放電控制的制造設(shè)備中進(jìn)行，而這類靜電放電控制是針對100伏特人體模型或小于100伏特的人體模型電壓且小于1000伏特人體模型的任何事件內(nèi)。據(jù)此，第一及第二放電電路可針對具有靜電放電控制的制造環(huán)境來量身打造。應(yīng)進(jìn)一步了解到，步驟603的互連電阻并不會納入訊號路徑電阻而成為該電阻公式一部分，直到該第一晶粒及該第二晶?；ミB之后。因此，可將與這類互相連接有關(guān)的電阻忽略，因而不會如在此所前述的不利地影響到該至少大約4 :1比值。在另一實施例中，步驟603的互連電阻可被使用以確保在此所前述的至少大約4 1比值是滿足在該第一晶粒及該第二晶粒組合后與封裝前例如密封或遮蓋程序的處理。應(yīng)了解到，一制造設(shè)備于整個多芯片模塊組合流程中可具有不同靜電放電防護(hù)位準(zhǔn)。這類流程中前面的這類靜電放電防護(hù)可較后面更嚴(yán)謹(jǐn)。在步驟604,該第一晶粒及該第二晶粒,連同步驟603的第一晶粒及第二晶?；ミB所使用的至少一基板被封裝成為一多芯片模塊一部分。在這類封裝后，該第一接觸件、該第二接觸件及其間互連該第一接觸件與該第二接觸件的互連可在這類封裝后完全地被遮敝。盡管前面根據(jù)本發(fā)明一或更多觀點說明示范性實施例，根據(jù)本發(fā)明一或更多觀點的其它及進(jìn)一步實施例可被設(shè)計而不偏離其由后面申請專利范圍及其等效例所決定的范圍。申請專利范圍所列步驟不暗示任何該些步驟的順序。商標(biāo)是各擁有者的所有權(quán)。
權(quán)利要求
1.一種用于一多芯片模塊的晶粒，包括 接觸件，在該晶粒形成后及該多芯片模塊組合前具有一外露表面，其中，該接觸件是用于該多芯片模塊的一晶粒間互連，且該接觸件是該多芯片模塊組合后的多芯片模塊的一內(nèi)部節(jié)點； 驅(qū)動電路，耦接至該接觸件并具有一第一輸入阻抗； 放電電路，耦接至該接觸件以提供該驅(qū)動電路的靜電放電防護(hù)； 其中，該放電電路具有與第一放電路徑有關(guān)的第一順向偏壓阻抗，且該第一順向偏壓阻抗是該第一輸入阻抗的一分?jǐn)?shù)。
2.根據(jù)申請專利范圍第I項的晶粒，其中，該第一輸入阻抗對該第一順向偏壓阻抗的第一比值是至少大約4比I以提供該靜電放電防護(hù)。
3.根據(jù)申請專利范圍第I或2項的晶粒，其中 該放電電路具有與第二放電路徑有關(guān)的第二順向偏壓阻抗；及該第一輸入阻抗對該第二順向偏壓阻抗的第二比值是至少大約4比I以提供該靜電放電防護(hù)。
4.根據(jù)申請專利范圍第I至3項中任一項的晶粒，其中，該驅(qū)動電路是一輸入驅(qū)動器或一輸出驅(qū)動器。
5.根據(jù)申請專利范圍第2項的晶粒，其中 該驅(qū)動電路包含在連接至該接觸件的節(jié)點處彼此間互相耦接的輸入驅(qū)動器及輸出驅(qū)動器； 該輸入驅(qū)動器具有該第一輸入阻抗； 該輸出驅(qū)動器具一第二輸入阻抗； 該第一輸入阻抗對該第一順向偏壓阻抗的第一比值是至少大約4比I以提供該輸入驅(qū)動器的靜電放電防護(hù)；及 該第二輸入阻抗對該第一順向偏壓阻抗的第二比值是至少大約4比I以提供該輸出驅(qū)動器的靜電放電防護(hù)。
6.根據(jù)申請專利范圍第5項的晶粒，其中 該放電電路具有與第二放電路徑有關(guān)的第二順向偏壓阻抗； 該第一輸入阻抗對該第二順向偏壓阻抗的第三比值是至少大約4比I以提供該輸入驅(qū)動器的靜電放電防護(hù)；及 該第二輸入阻抗對該第二順向偏壓阻抗的第四比值是至少大約4比I以提供該輸出驅(qū)動器的靜電放電防護(hù)。
7.根據(jù)申請專利范圍第I至6項中任一項的晶粒，其中，該驅(qū)動電路的靜電放電防護(hù)是用于一 100伏特人體模型。
8.根據(jù)申請專利范圍第3至7項中任一項的晶粒，其中，該第一放電路徑及該第二放電路徑是分別接電源及接地。
9.根據(jù)申請專利范圍第5或6項的晶粒，其中 該輸入驅(qū)動器是一多任務(wù)器；及 該輸出驅(qū)動器是一輸出緩沖器。
10.根據(jù)申請專利范圍第I至9項中任一項的晶粒，進(jìn)一步包括具有另一接觸件的另一晶粒； 附接該晶粒及該另一晶粒的基板，其中，該接觸件及該另一接觸件彼此間是透過該基板的導(dǎo)體互相耦接以在組合該多芯片模塊后提供一內(nèi)部節(jié)點； 該另一晶粒的輸出驅(qū)動器耦接至該另一接觸件，其中，該輸出驅(qū)動器具有一第三輸入阻抗； 該第二晶粒的另一放電電路耦接至該另一接觸件以提供另一靜電放電防護(hù)； 其中，該另一放電電路具有一第三順向偏壓阻抗；且 其中，該第三順向偏壓阻抗是該第三輸入阻抗的一分?jǐn)?shù)。
11.一種方法，包括 在該晶粒形成后及該多芯片模塊組合前提供具有一外露表面的接觸件，其中，該接觸件是用于該多芯片模塊的晶粒間互連，且該接觸件是該多芯片模塊組合后的該多芯片模塊的內(nèi)部節(jié)點； 耦接一驅(qū)動電路至該接觸件，其中，該驅(qū)動電路具有一第一輸入阻抗； 耦接一放電電路至該接觸件，其中，該放電電路是用于該驅(qū)動電路的靜電放電防護(hù)；其中，該放電電路具有與第一放電路徑有關(guān)的第一順向偏壓阻抗，且該第一順向偏壓阻抗是該第一輸入阻抗的一分?jǐn)?shù)。
12.根據(jù)申請專利范圍第11項的方法，其中，該第一輸入阻抗對該第一順向偏壓阻抗的第一比值是至少大約4比I以提供該靜電放電防護(hù)。
13.根據(jù)申請專利范圍第11或12項的方法，其中 該放電電路具有與第二放電路徑有關(guān)的第二順向偏壓阻抗；及該第一輸入阻抗對該第二順向偏壓阻抗的第二比值是至少大約4比I以提供該靜電放電防護(hù)。
14.根據(jù)申請專利范圍第12項的方法，其中， 該驅(qū)動電路包含在連接至該接觸件的節(jié)點處彼此間互相耦接的輸入驅(qū)動器及輸出驅(qū)動器； 該輸入驅(qū)動器具有該第一輸入阻抗； 該輸出驅(qū)動器具一第二輸入阻抗； 該第一輸入阻抗對該第一順向偏壓阻抗的第一比值是至少大約4比I以提供該輸入驅(qū)動器的靜電放電防護(hù) '及 該第二輸入阻抗對該第一順向偏壓阻抗的第二比值是至少大約4比I以提供該輸出驅(qū)動器的靜電放電防護(hù)。
15.根據(jù)申請專利范圍第14項的方法，其中該放電電路具有與第二放電路徑有關(guān)的第二順向偏壓阻抗； 該第一輸入阻抗對該第二順向偏壓阻抗的第三比值是至少大約4比I以提供該輸入驅(qū)動器的靜電放電防護(hù)；及 該第二輸入阻抗對該第二順向偏壓阻抗的第四比值是至少大約4比I以提供該輸出驅(qū)動器的靜電放電防護(hù)。
全文摘要
用于一多芯片模塊的晶粒的靜電放電防護(hù)被描述。在該晶粒形成后及該多芯片模塊組合前，一接觸件具有一外露表面。該接觸件是用于該多芯片模塊的晶粒間互連。該接觸件是在該多芯片模塊組合后用于該多芯片模塊的內(nèi)部節(jié)點。一驅(qū)動電路耦接至該接觸件并具有一第一輸入阻抗。一放電電路耦接至該接觸件以提供該驅(qū)動電路的靜電放電防護(hù)并具有與第一放電路徑有關(guān)的第一順向偏壓阻抗。該第一順向偏壓阻抗是該第一輸入阻抗的分?jǐn)?shù)。
文檔編號H01L27/02GK102959704SQ201180032236
公開日2013年3月6日 申請日期2011年6月13日 優(yōu)先權(quán)日2010年6月30日
發(fā)明者詹姆士·卡普, 麥克·J·哈特, 穆罕默德·費(fèi)克魯汀, 史帝芬·T·瑞利 申請人:吉林克斯公司