具靜電放電保護(hù)功能的芯片的制作方法
【專(zhuān)利摘要】一種具靜電放電保護(hù)功能的芯片，其包括有二條電源軌線(xiàn)、一接腳、一P型鰭式場(chǎng)效應(yīng)晶體管、一N型鰭式場(chǎng)效應(yīng)晶體管、二個(gè)鰭式電阻、二個(gè)二極管與一靜電放電單元。上述接腳依序通過(guò)其中一鰭式電阻與P型鰭式場(chǎng)效應(yīng)晶體管而電性連接其中一電源軌線(xiàn)，并依序通過(guò)另一鰭式電阻與N型鰭式場(chǎng)效應(yīng)晶體管而電性連接另一電源軌線(xiàn)。上述二個(gè)鰭式場(chǎng)效應(yīng)晶體管的控制端皆用以接收傳輸信號(hào)。上述接腳亦通過(guò)上述二個(gè)二極管而分別電性連接上述二條電源軌線(xiàn)。此外，靜電放電單元電性連接于上述二條電源軌線(xiàn)之間以形成一靜電放電路徑。
【專(zhuān)利說(shuō)明】具靜電放電保護(hù)功能的芯片

【技術(shù)領(lǐng)域】
[0001]本發(fā)明是有關(guān)于一種芯片，尤其是有關(guān)于一種具靜電放電保護(hù)功能的芯片。

【背景技術(shù)】
[0002]隨著科技的發(fā)展日新月異以及半導(dǎo)體制程技術(shù)的進(jìn)步，芯片內(nèi)部的電子元件的尺寸微縮至僅有數(shù)十奈米，因此無(wú)法預(yù)期的突發(fā)電壓或電流都可能對(duì)這些尺寸細(xì)微的電子元件造成損害，例如靜電放電(Electrostatic Discharge, ESD)便可能通過(guò)芯片的外部接腳(Pins)導(dǎo)入而對(duì)芯片內(nèi)部的電子元件造成損害。
[0003]在這樣的情況下，如何保護(hù)芯片內(nèi)部的電子元件不被突發(fā)的靜電放電破壞，便成了各家芯片設(shè)計(jì)廠商所需面對(duì)的重要課題。


【發(fā)明內(nèi)容】

[0004]本發(fā)明提供一種具靜電放電保護(hù)功能的芯片，其包括有第一電源軌線(xiàn)、第二電源軌線(xiàn)、接腳、P型鰭式場(chǎng)效應(yīng)晶體管、第一鰭式電阻、N型鰭式場(chǎng)效應(yīng)晶體管、第二鰭式電阻、第一二極管、第二二極管以及靜電放電單元。第一電源軌線(xiàn)用以電性連接電源電壓，而第二電源軌線(xiàn)用以電性連接參考電位。P型鰭式場(chǎng)效應(yīng)晶體管具有第一端、第二端與控制端，且P型鰭式場(chǎng)效應(yīng)晶體管的第一端電性連接第一電源軌線(xiàn)，而P型鰭式場(chǎng)效應(yīng)晶體管的控制端用以接收傳輸信號(hào)。第一鰭式電阻具有第一端、第二端與控制端，且第一鰭式電阻的第一端與控制端皆電性連接P型鰭式場(chǎng)效應(yīng)晶體管的第二端，而第一鰭式電阻的第二端電性連接上述接腳。N型鰭式場(chǎng)效應(yīng)晶體管具有第一端、第二端與控制端，且N型鰭式場(chǎng)效應(yīng)晶體管的第二端電性連接第二電源軌線(xiàn)，而N型鰭式場(chǎng)效應(yīng)晶體管的控制端用以接收上述傳輸信號(hào)。第二鰭式電阻具有第一端、第二端與控制端，且第二鰭式電阻的第二端與控制端皆電性連接N型鰭式場(chǎng)效應(yīng)晶體管的第一端，而第二鰭式電阻的第一端電性連接上述接腳。第一二極管的陽(yáng)極電性連接上述接腳，而其陰極則電性連接第一電源軌線(xiàn)。第二二極管的陽(yáng)極電性連接第二電源軌線(xiàn)，而其陰極則電性連接上述接腳。至于靜電放電單元，其電性連接于第一電源軌線(xiàn)與第二電源軌線(xiàn)之間，用以提供第一電源軌線(xiàn)與第二電源軌線(xiàn)之間的一靜電放電路徑。
[0005]本發(fā)明是在芯片的接腳處設(shè)置了由二個(gè)鰭式電阻、二個(gè)二極管與一靜電放電單元所組成的靜電保護(hù)電路，因此可在接腳發(fā)生靜電放電事件時(shí)提供靜電放電路徑，避免芯片內(nèi)部的主要電路受到靜電放電的破壞。此外，由于鰭式電阻在接腳發(fā)生靜電放電事件時(shí)會(huì)呈現(xiàn)高阻抗，因此可以避免由P型鰭式場(chǎng)效應(yīng)晶體管與N型鰭式場(chǎng)效應(yīng)晶體管所組成的傳輸信號(hào)的輸出緩沖器也受到靜電放電的破壞。

【專(zhuān)利附圖】

【附圖說(shuō)明】
[0006]圖1表示本發(fā)明的具靜電放電保護(hù)功能的芯片的一實(shí)施例；
[0007]圖2是繪示N型鰭式電阻的立體示意圖；
[0008]圖3是繪示呈現(xiàn)高阻抗?fàn)顟B(tài)的N型鰭式電阻的剖面示意圖；
[0009]圖4是繪示呈現(xiàn)低阻抗?fàn)顟B(tài)的N型鰭式電阻的剖面示意圖；
[0010]圖5表示本發(fā)明的具靜電放電保護(hù)功能的芯片的另一實(shí)施例。
[0011][標(biāo)號(hào)說(shuō)明]
[0012]200、400:芯片 201、202:電源軌線(xiàn)
[0013]21:P型鰭式場(chǎng)效應(yīng)晶體管 22:N型鰭式場(chǎng)效應(yīng)晶體管
[0014]23、24:鰭式電阻 300:N型鰭式電阻
[0015]25、26: 二極管 27:接腳
[0016]28、410:靜電放電單元 28_1、412:N型晶體管
[0017]28-2:寄生的雙極性接面晶體管
[0018]211、221、231、241、281、304、413:第一端
[0019]212、222、232、242、282、306、414:第二端
[0020]213、223、233、243、283、302:控制端
[0021]308、312:N型高摻雜區(qū)310:N型低摻雜區(qū)
[0022]314:絕緣層316:基體
[0023]416:靜電放電檢測(cè)電路IN:傳輸信號(hào)
[0024]VDD:電源電壓VSS:參考電位

【具體實(shí)施方式】
[0025]圖1是繪示依照本發(fā)明一實(shí)施例的一種具靜電放電保護(hù)功能的芯片。如圖1所示，此芯片200包括有電源軌線(xiàn)201、電源軌線(xiàn)202、接腳27、P型鰭式場(chǎng)效應(yīng)晶體管21、鰭式電阻23、N型鰭式場(chǎng)效應(yīng)晶體管22、鰭式電阻24、二極管25、二極管26以及靜電放電單元28。電源軌線(xiàn)201用以電性連接電源電壓VDD，而電源軌線(xiàn)202用以電性連接參考電位VSS。P型鰭式場(chǎng)效應(yīng)晶體管21具有第一端211、第二端212與控制端213，且P型鰭式場(chǎng)效應(yīng)晶體管21的第一端211電性連接電源軌線(xiàn)201，而P型鰭式場(chǎng)效應(yīng)晶體管21的控制端213用以接收傳輸信號(hào)IN。鰭式電阻23具有第一端231、第二端232與控制端233，且鰭式電阻23的第一端231與控制端233皆電性連接P型鰭式場(chǎng)效應(yīng)晶體管21的第二端212，而鰭式電阻23的第二端232電性連接接腳27。有關(guān)鰭式電阻的說(shuō)明將于后詳述。
[0026]N型鰭式場(chǎng)效應(yīng)晶體管22具有第一端221、第二端222與控制端223，且N型鰭式場(chǎng)效應(yīng)晶體管22的第二端222電性連接電源軌線(xiàn)202，而N型鰭式場(chǎng)效應(yīng)晶體管22的控制端223用以接收傳輸信號(hào)IN。鰭式電阻24具有第一端241、第二端242與控制端243，且鰭式電阻24的第二端242與控制端243皆電性連接N型鰭式場(chǎng)效應(yīng)晶體管22的第一端221，而鰭式電阻24的第一端241電性連接接腳27。二極管25的陽(yáng)極電性連接接腳27，而其陰極電性連接電源軌線(xiàn)201。二極管26的陽(yáng)極電性連接電源軌線(xiàn)202，而其陰極電性連接接腳27。靜電放電單元28電性連接于電源軌線(xiàn)201與202之間，用以提供電源軌線(xiàn)201與202之間的一靜電放電路徑。在此實(shí)施例中，靜電放電單元28是以一 N型晶體管28-1來(lái)實(shí)現(xiàn)。此N型晶體管28-1具有第一端281、第二端282與控制端283，且晶體管28_1的第一端281電性連接電源軌線(xiàn)201，而晶體管28-1的第二端282與控制端283皆電性連接電源軌線(xiàn)202。此外，在此例中，鰭式電阻23與24皆以一 N型鰭式電阻來(lái)實(shí)現(xiàn)，以圖2?4來(lái)說(shuō)明之。
[0027]圖2是繪示N型鰭式電阻的立體示意圖；圖3是繪示呈現(xiàn)高阻抗?fàn)顟B(tài)的N型鰭式電阻的剖面示意圖；而圖4是繪示呈現(xiàn)低阻抗?fàn)顟B(tài)的N型鰭式電阻的剖面示意圖。在圖2?4中，標(biāo)示300即表示所述的N型鰭式電阻。此外，在圖3與4中，標(biāo)示302表示N型鰭式電阻300的控制端(即柵極)，標(biāo)示304表示N型鰭式電阻300的第一端(即其中一源/漏極)，標(biāo)示306表示N型鰭式電阻300的第二端(即另一源/漏極)，標(biāo)示308與312皆表示為N型高摻雜區(qū)，標(biāo)示310表示為N型低摻雜區(qū)，標(biāo)示314表示絕緣層,而標(biāo)示316表示為基體。當(dāng)N型鰭式電阻300的柵極電壓遠(yuǎn)小于漏極電壓時(shí)，那么N型鰭式電阻300就會(huì)呈現(xiàn)圖3所示的高阻抗?fàn)顟B(tài)；當(dāng)N型鰭式電阻300的柵極電壓與漏極電壓的電壓大小相近時(shí)，那么N型鰭式電阻300就會(huì)呈現(xiàn)圖4所示的低阻抗?fàn)顟B(tài)。
[0028]請(qǐng)?jiān)賲⒄請(qǐng)D1，當(dāng)接腳27發(fā)生靜電放電事件時(shí)，鰭式電阻23的第二端232的電壓會(huì)遠(yuǎn)大于鰭式電阻23的第一端231與控制端233的電壓，因此此時(shí)鰭式電阻23的第二端232形成漏極且鰭式電阻23會(huì)呈現(xiàn)出高阻抗?fàn)顟B(tài)。同樣地，當(dāng)接腳27發(fā)生靜電放電時(shí)，鰭式電阻24的第一端241的電壓會(huì)遠(yuǎn)大于鰭式電阻24的第二端242與控制端243的電壓，因此此時(shí)鰭式電阻24的第一端241形成漏極且鰭式電阻24也會(huì)呈現(xiàn)出高阻抗?fàn)顟B(tài)。于此同時(shí)，作為靜電放電單元28的N型晶體管28-1則會(huì)通過(guò)靜電放電觸發(fā)其晶體管內(nèi)部寄生的雙極性接面晶體管(bipolar junct1n transistor, BJT) 28-2導(dǎo)通，以形成電源軌線(xiàn)201與202之間的靜電放電路徑。
[0029]如此一來(lái)，由接腳27傳入的靜電放電電流便可依序經(jīng)由電源軌線(xiàn)201與N型晶體管28-1而傳導(dǎo)至電源軌線(xiàn)202。此外，由于從接腳27傳入的靜電放電電流會(huì)受到鰭式電阻23與24的抑制，因此可以避免P型鰭式場(chǎng)效應(yīng)晶體管21、N型鰭式場(chǎng)效應(yīng)晶體管22與提供傳輸信號(hào)IN的前端電路(即芯片200的核心電路，未標(biāo)示)受到靜電放電的損害。此夕卜，在接腳27未發(fā)生靜電放電事件，且傳輸信號(hào)IN呈現(xiàn)高電平(high)時(shí)，N型鰭式場(chǎng)效應(yīng)晶體管22會(huì)導(dǎo)通，且鰭式電阻24中的處于浮接(floating)狀態(tài)的第一端241的電壓會(huì)被拉至與第二端242的電壓相近，因而使得鰭式電阻24呈現(xiàn)低阻抗?fàn)顟B(tài)。如此一來(lái)，呈現(xiàn)高電平的傳輸信號(hào)IN就可正常地被傳送到接腳27。反之，在接腳27未發(fā)生靜電放電事件，且傳輸信號(hào)IN呈現(xiàn)低電平(low)時(shí)，P型鰭式場(chǎng)效應(yīng)晶體管21會(huì)導(dǎo)通，且鰭式電阻23中的處于浮接狀態(tài)的第二端232的電壓會(huì)被拉至與第一端231的電壓相近，因而使得鰭式電阻23呈現(xiàn)低阻抗?fàn)顟B(tài)。如此一來(lái)，呈現(xiàn)低電平的傳輸信號(hào)IN亦可正常地被傳送到接腳27。
[0030]盡管在上述說(shuō)明中，鰭式電阻23與24皆采用一 N型鰭式電阻來(lái)實(shí)現(xiàn)，然此并非用以限制本發(fā)明，事實(shí)上，鰭式電阻23與24亦可皆采用一 P型鰭式電阻來(lái)實(shí)現(xiàn)。P型鰭式電阻的操作原理與N型鰭式電阻的操作原理相似，且與其它構(gòu)件之間的電性連接方式相同，在此便不再贅述。此外，靜電放電單元28也可以是采用一 P型晶體管來(lái)實(shí)現(xiàn)，惟此P型晶體管的控制端應(yīng)電性連接電源軌線(xiàn)201，而此P型晶體管的其余接腳的電性連接方式則與前述N型晶體管28-1的第一端281與第二端282的電性連接方式相同。
[0031]圖5是繪示依照本發(fā)明另一實(shí)施例的一種具靜電放電保護(hù)功能的芯片。在圖5中，標(biāo)示與圖1中的標(biāo)示相同者表示為相同的對(duì)象或信號(hào)。圖5所示的芯片400與前述芯片200的差異處在于，芯片400的靜電放電單元410是由N型晶體管412與靜電放電檢測(cè)電路416所組成。N型晶體管412的第一端413與第二端414分別電性連接電源軌線(xiàn)201與202。靜電放電檢測(cè)電路416的輸入端電性連接電源軌線(xiàn)201，輸出端則電性連接N型晶體管412的控制端415。而此靜電放電檢測(cè)電路416用以依據(jù)電源軌線(xiàn)201的電壓變化而檢測(cè)接腳27是否發(fā)生靜電放電事件，并據(jù)以決定是否提供致能信號(hào)至N型晶體管412的控制端415而開(kāi)啟N型晶體管412。當(dāng)然，N型晶體管412亦可直接以一 P型晶體管來(lái)做替換，且此P型晶體管的各接腳的電性連接方式與N型晶體管412的各接腳的電性連接方式相同。
[0032]綜上所述，本發(fā)明是在芯片的接腳處設(shè)置了由二個(gè)鰭式電阻、二個(gè)二極管與一靜電放電單元所組成的靜電保護(hù)電路，因此可在接腳發(fā)生靜電放電事件時(shí)提供靜電放電路徑，避免芯片內(nèi)部的主要電路受到靜電放電的破壞。此外，由于鰭式電阻在接腳發(fā)生靜電放電事件時(shí)會(huì)呈現(xiàn)高阻抗，因此可以避免由P型鰭式場(chǎng)效應(yīng)晶體管與N型鰭式場(chǎng)效應(yīng)晶體管所組成的傳輸信號(hào)的輸出緩沖器也受到靜電放電的破壞。
[0033]雖然本發(fā)明已以較佳實(shí)施例揭露如上，然其并非用以限定本發(fā)明，任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍當(dāng)視所附的權(quán)利要求范圍所界定者為準(zhǔn)。
【權(quán)利要求】
1.一種具靜電放電保護(hù)功能的芯片，其包括: 一第一電源軌線(xiàn)，用以電性連接一電源電壓； 一第二電源軌線(xiàn)，用以電性連接一參考電位； 一接腳； 一 P型鰭式場(chǎng)效應(yīng)晶體管，具有一第一端、一第二端與一第一控制端，該第一端電性連接該第一電源軌線(xiàn)，而該第一控制端用以接收一傳輸信號(hào)； 一第一鰭式電阻，具有一第三端、一第四端與一第二控制端，該第三端與該第二控制端皆電性連接該第二端，而該第四端電性連接該接腳； 一 N型鰭式場(chǎng)效應(yīng)晶體管，具有一第五端、一第六端與一第三控制端，該第六端電性連接該第二電源軌線(xiàn)，而該第三控制端用以接收該傳輸信號(hào)； 一第二鰭式電阻，具有一第七端、一第八端與一第四控制端，該第八端與該第四控制端皆電性連接該第五端，而該第七端電性連接該接腳； 一第一二極管，其陽(yáng)極電性連接該接腳，而其陰極電性連接該第一電源軌線(xiàn)； 一第二二極管，其陽(yáng)極電性連接該第二電源軌線(xiàn)，而其陰極電性連接該接腳；以及一靜電放電單元，電性連接于該第一電源軌線(xiàn)與該第二電源軌線(xiàn)之間，用以提供該第一電源軌線(xiàn)與該第二電源軌線(xiàn)之間的一靜電放電路徑。
2.根據(jù)權(quán)利要求1所述的具靜電放電保護(hù)功能的芯片，其中該第一鰭式電阻與該第二鰭式電阻皆為一 N型鰭式電阻。
3.根據(jù)權(quán)利要求1所述的具靜電放電保護(hù)功能的芯片，其中該第一鰭式電阻與該第二鰭式電阻皆為一 P型鰭式電阻。
4.根據(jù)權(quán)利要求1所述的具靜電放電保護(hù)功能的芯片，其中該靜電放電單元包括: 一 N型晶體管，具有一第九端、一第十端與一第五控制端，該第九端電性連接該第一電源軌線(xiàn)，而該第十端與該第五控制端皆電性連接該第二電源軌線(xiàn)。
5.根據(jù)權(quán)利要求1所述的具靜電放電保護(hù)功能的芯片，其中該靜電放電單元包括: 一 P型晶體管，具有一第九端、一第十端與一第五控制端，該第九端與該第五控制端皆電性連接該第一電源軌線(xiàn)，而該第十端電性連接該第二電源軌線(xiàn)。
6.根據(jù)權(quán)利要求1所述的具靜電放電保護(hù)功能的芯片，其中該靜電放電單元包括: 一 N型晶體管，具有一第九端、一第十端與一第五控制端，該第九端電性連接該第一電源軌線(xiàn)，而該第十端電性該第二電源軌線(xiàn)；以及 一靜電放電檢測(cè)電路，電性連接于該第一電源軌線(xiàn)與該第五控制端之間，用以依據(jù)該第一電源軌線(xiàn)的電壓變化而檢測(cè)是否發(fā)生一靜電放電事件，并據(jù)以決定是否提供一致能信號(hào)至該第五控制端而開(kāi)啟該N型晶體管。
7.根據(jù)權(quán)利要求1所述的具靜電放電保護(hù)功能的芯片，其中該靜電放電單元包括: 一 P型晶體管，具有一第九端、一第十端與一第五控制端，該第九端電性連接該第一電源軌線(xiàn)，而該第十端電性該第二電源軌線(xiàn)；以及 一靜電放電檢測(cè)電路，電性連接于該第一電源軌線(xiàn)與該第五控制端之間，用以依據(jù)該第一電源軌線(xiàn)的電壓變化而檢測(cè)是否發(fā)生一靜電放電事件，并據(jù)以決定是否提供一致能信號(hào)至該第五控制端而開(kāi)啟該P(yáng)型晶體管。
【文檔編號(hào)】H01L27/02GK104347613SQ201310346737
【公開(kāi)日】2015年2月11日 申請(qǐng)日期:2013年8月9日 優(yōu)先權(quán)日:2013年8月9日
【發(fā)明者】陳少平 申請(qǐng)人:聯(lián)華電子股份有限公司