專利名稱：高集成的疊層片式壓敏電阻排的制作方法
技術領域：
本實用新型涉及壓敏電阻，特別是涉及高集成的疊層片式壓敏電阻排。
背景技術：
在同一印刷電路板(Printed Circuit Board，縮略詞為PCB)線路采用多個片式壓敏電阻時，常常占用過多線路面積，導致電路復雜化，帶來電路設計、維護方面的隱患。 而片式壓敏電阻排作為一種新型壓敏元件，能夠在同一單體上集成多個壓敏電阻并且每個壓敏電阻與表層電阻層構成RC回路，不僅縮小產品體積的優(yōu)勢，還具有壓敏電阻的防護靜電放電(Electrc^tatic Discharge，縮略詞為 ESD)和電磁干擾(Electromagnetic hterference，縮略詞為EMI)的效果，正在應用于多功能化、微型化的通信、消費類電子產品上。但是，如何提供結構設計多樣化的片式壓敏電阻排以滿足各種電路保護的應用要求， 仍然需要進一步改進與完善。
發(fā)明內容本實用新型所要解決的一個技術問題是彌補上述現有技術的缺陷，提供一種高集成的疊層片式壓敏電阻排。本實用新型所要解決的另一個技術問題是彌補上述現有技術的缺陷，提供一種具有防護電磁干擾(Electromagnetic Interference，縮略詞為EMI)功能的高集成的疊層片式壓敏電阻排。本實用新型的高集成的疊層片式壓敏電阻排技術問題通過以下技術方案予以解決。這種高集成的疊層片式壓敏電阻排，呈長方體狀結構，包括側內電極、側外電極、 壓敏陶瓷基體及其表面的絕緣層，所述絕緣層具有提高產品的環(huán)境耐受力的功能。這種高集成的疊層片式壓敏電阻排的特點是沿長方體的寬度方向集成至少兩個獨立的單體疊層片式壓敏電阻，所述獨立的單體疊層片式壓敏電阻的側外電極沿長方體的長度方向并排均勻對稱設置，每組相對的側外電極之間相互獨立，且每組相對的側外電極都與壓敏陶瓷基體內部設置的一組沿長方體的長度方向設置的側內電極相連。長方體的寬度方向兩個端面對稱分別設置一個端外電極，與壓敏陶瓷基體內部設置的一個沿長方體的寬度方向貫穿連接兩端的平面端內電極相連短路導通，各個側外電極與端外電極構成一個獨立的單體疊層片式壓敏電阻，等效于至少兩個獨立的單體疊層片式壓敏電阻并聯(lián)，僅具有壓敏電阻功能。所述一組側內電極包括至少一個側內電極疊層單元，所述側內電極之間以及側內電極疊層單元之間的間隙是壓敏陶瓷基體。所述側內電極疊層單元由N{彡1的正整數}+1個相同參數的內電極組成。所述端內電極包括數量與側內電極疊層單元相同或相差一個的端內電極疊層單元，所述端內電極之間以及端內電極疊層單元之間的間隙是壓敏陶瓷基體。本實用新型的高集成的疊層片式壓敏電阻排技術問題通過以下進一步的技術方
案予以解決。如果N是奇數1，分別與兩個側外電極連接的內電極是在長方體的長度方向平行且在長方體的高度方向有高度差的相互交錯的兩個內電極，且構成N = 1個電容。如果N是至少為3的奇數，分別與兩個側外電極連接的內電極是在長方體的長度方向平行且在長方體的高度方向有高度差的相互交錯的兩個內電極，其它的內電極沿長方體的長度方向與兩側的內電極保持相同的高度差且交替平行均勻對稱，構成N個串聯(lián)電容。如果N是偶數，分別與兩個側外電極連接的內電極是在長方體的長度方向平行且在長方體的高度方向無高度差的相互相對的兩個內電極，其它的內電極沿長方體的長度方向與兩側的內電極保持在長方體的高度方向有相同的高度差且交替平行均勻對稱，構成N 個串聯(lián)電容。本實用新型的高集成的疊層片式壓敏電阻排技術問題通過以下再進一步的技術方案予以解決。所述壓敏陶瓷基體的材料是氧化鋅、碳化硅、鈦酸鋇中的至少一種，與獨立的壓敏電阻器件相同。所述絕緣層是玻璃和高分子樹脂中的一種。所述絕緣層厚度為5 30 μ m。所述側外電極是純銀電極和在銀表面先電鍍一層鎳后電鍍一層錫的銀電極中的一種。所述內電極的材料是銀、鈀、鉬中的至少一種。所述內電極厚度為5 30 μ m，寬度至多為側外電極的寬度。本實用新型的具有防護EMI功能的高集成的疊層片式壓敏電阻排技術問題通過以下技術方案予以解決。這種具有防護EMI功能的高集成的疊層片式壓敏電阻排，呈長方體狀結構，包括側內電極、側外電極、壓敏陶瓷基體及其表面的絕緣層，所述絕緣層具有提高產品的環(huán)境耐受力的功能。這種具有防護EMI功能的高集成的疊層片式壓敏電阻排的特點是沿長方體的寬度方向集成至少兩個獨立的單體疊層片式壓敏電阻，所述獨立的單體疊層片式壓敏電阻的側外電極沿長方體的長度方向并排均勻對稱設置，每組相對的側外電極分別通過設置在壓敏陶瓷基體表面的帶狀功能層相連，且每組相對的側外電極都與壓敏陶瓷基體內部設置的一組沿長方體的長度方向設置的側內電極相連。長方體的寬度方向兩個端面對稱分別設置一個端外電極，與壓敏陶瓷基體內部設置的一個沿長方體的寬度方向貫穿連接兩端的平面端內電極相連短路導通，各個側外電極與端外電極構成一個獨立的單體疊層片式壓敏電阻。由于每組相對的側外電極分別通過設置在壓敏陶瓷基體表面的帶狀功能層相連，等效于將獨立的單體疊層片式壓敏電阻串聯(lián)形成具有防護EMI功能的RC電路，同時還具有壓敏電阻功能。所述一組側內電極包括至少一個側內電極疊層單元，所述側內電極之間以及側內
5電極疊層單元之間的間隙是壓敏陶瓷基體。所述側內電極疊層單元由N{ ^ 1的正整數}+1個相同參數的內電極組成。所述端內電極包括數量與側內電極疊層單元相同或相差一個的端內電極疊層單元，所述端內電極之間以及端內電極疊層單元之間的間隙是壓敏陶瓷基體。本實用新型的具有防護EMI功能的高集成的疊層片式壓敏電阻排技術問題通過以下進一步的技術方案予以解決。如果N是奇數1，分別與兩個側外電極連接的內電極是在長方體的長度方向平行且在長方體的高度方向有高度差的相互交錯的兩個內電極，且構成N = 1個電容。如果N是至少為3的奇數，分別與兩個側外電極連接的內電極是在長方體的長度方向平行且在長方體的高度方向有高度差的相互交錯的兩個內電極，其它的內電極沿長方體的長度方向與兩側的內電極保持相同的高度差且交替平行均勻對稱，構成N個串聯(lián)電容。如果N是偶數，分別與兩個側外電極連接的內電極是在長方體的長度方向平行且在長方體的高度方向無高度差的相互相對的兩個內電極，其它的內電極沿長方體的長度方向與兩側的內電極保持在長方體的高度方向有相同的高度差且交替平行均勻對稱，構成N 個串聯(lián)電容。本實用新型的具有防護EMI功能的高集成的疊層片式壓敏電阻排技術問題通過以下再進一步的技術方案予以解決。所述帶狀功能層由電阻材料經燒結形成薄膜電阻，與本身具有電容量的壓敏電阻形成阻容回路，高集成為具有防護電磁干擾(Electromagnetic Interference，縮略詞為 EMI)功能的疊層片式壓敏電阻排。所述帶狀功能層的電阻為10 500 Ω。所述帶狀功能層的寬度至多為側外電極的寬度。所述壓敏陶瓷基體的材料是氧化鋅、碳化硅、鈦酸鋇中的至少一種，與獨立的壓敏電阻器件相同。所述絕緣層是玻璃和高分子樹脂中的一種，也設置在所述帶狀功能材料層的表所述絕緣層厚度為5 30 μ m。所述側外電極是純銀電極和在銀表面先電鍍一層鎳后電鍍一層錫的銀電極中的一種。所述內電極的材料是銀、鈀、鉬中的至少一種。所述內電極厚度為5 30 μ m，寬度至多為側外電極的寬度。本實用新型與現有技術對比的有益效果是本實用新型產品集成了多個獨立的單體疊層片式壓敏電阻，即是多個獨立的單體疊層片式壓敏電阻集成的排列式產品，或者是多個單體片式壓敏電阻與多個薄膜電阻形成阻容回路高集成的具有防護EMI功能的排列式產品，不僅集成性高，顯著減小PCB板占用空間，而且，內電極設計有較多選擇，可以按照不同需求設計出各種結構的產品，為電子線路設計提供更多便利。
圖1是本實用新型的一種高集成的疊層片式壓敏電阻排的解體結構圖；圖中側外電極1、壓敏陶瓷基體2、側內電極3、端內電極4、端外電極5、絕緣層6 ；圖2是本實用新型的另一種高集成的疊層片式壓敏電阻排解體結構圖；圖中側外電極1、壓敏陶瓷基體2、側內電極3、端內電極4、端外電極5、絕緣層6、帶狀功能層7 ；圖3是圖1、圖2的局部剖視圖；圖中側外電極1、壓敏陶瓷基體2、側內電極3、端內電極4、端外電極5 ；絕緣層6、帶狀功能層7未畫出；圖4是本實用新型具體實施方式
一的立體透視結構圖；圖5是圖4的長度方向剖視圖；圖6是本實用新型具體實施方式
二的立體透視結構圖；圖7是圖6的長度方向剖視圖。
具體實施方式
下面結合具體實施方式
并對照附圖對本實用新型進行說明。
具體實施方式
一—種如圖1、3 5所示的低電容量的高集成的疊層片式壓敏電阻排，呈長方體狀結構，包括側內電極3、側外電極1、及其表面的絕緣層6。側外電極1覆蓋在壓敏陶瓷基體 2側面，并延展至上、下兩個壓敏陶瓷基體2表面，延伸出的部分電極長度為50 μ m，以增加側外電極1與壓敏陶瓷基體2的附著力，有助于進行焊接。沿長方體的寬度方向集成四個獨立的單體疊層片式壓敏電阻，獨立的單體疊層片式壓敏電阻的側外電極1沿長方體的長度方向并排均勻對稱設置，每組側外電極1分別與壓敏陶瓷基體2內部設置的一組側內電極3相連。一組側內電極3包括至少一個側內電極疊層單元，側內電極3之間以及側內電極疊層單元之間的間隙是壓敏陶瓷基體2。長方體的寬度方向兩個端面對稱分別設置一個端外電極5，與壓敏陶瓷基體2內部設置的一個沿長方體的寬度方向貫穿連接兩端的平面端內電極4相連短路導通，各個側外電極1與端外電極5構成一個獨立的單體疊層片式壓敏電阻，等效于四個獨立的單體疊層片式壓敏電阻并聯(lián)，僅具有壓敏電阻功能。側內電極疊層單元由N{ = 4}+1個相同參數的內電極組成，分別與兩個側外電極 1連接的內電極是在長方體的長度方向平行且在長方體的高度方向無高度差的相互相對的兩個內電極，其它的三個內電極沿長方體的長度方向與兩側的內電極保持在長方體的高度方向有相同的高度差且交替平行均勻對稱，構成四個串聯(lián)電容。端內電極4包括5個端內電極疊層單元，端內電極4之間以及端內電極疊層單元之間的間隙是壓敏陶瓷基體2。
具體實施方式
二一種如圖1、3、6、7所示的更低電容量的高集成的疊層片式壓敏電阻排，呈長方體狀結構，外觀同具體實施方式
一，區(qū)別在于側內電極疊層單元由N{ = 6}+1個相同參數的內電極組成，分別與兩個側外電極 1連接的內電極是在長方體的長度方向平行且在長方體的高度方向無高度差的相互相對的兩個內電極，其它的五個內電極沿長方體的長度方向與兩側的內電極保持在長方體的高度方向有相同的高度差且交替平行均勻對稱，構成六個串聯(lián)電容。端內電極4包括7個端內電極疊層單元，端內電極4之間以及端內電極疊層單元之間的間隙是壓敏陶瓷基體2。以上內容是結合具體的優(yōu)選實施方式對本實用新型所作的進一步詳細說明，不能認定本實用新型的具體實施只局限于這些說明。對于本實用新型所屬技術領域的普通技術人員來說，在不脫離本實用新型構思的前提下做出若干等同替代或明顯變型，而且性能或用途相同，都應當視為屬于本實用新型由所提交的權利要求書確定的專利保護范圍。
權利要求1.一種高集成的疊層片式壓敏電阻排，呈長方體狀結構，包括側內電極、側外電極、壓敏陶瓷基體及其表面的絕緣層，其特征在于沿長方體的寬度方向集成至少兩個獨立的單體疊層片式壓敏電阻，所述獨立的單體疊層片式壓敏電阻的側外電極沿長方體的長度方向并排均勻對稱設置，每組相對的側外電極之間相互獨立，且每組相對的側外電極都與壓敏陶瓷基體內部設置的一組沿長方體的長度方向設置的側內電極相連；長方體的寬度方向兩個端面對稱分別設置一個端外電極，與壓敏陶瓷基體內部設置的一個沿長方體的寬度方向貫穿連接兩端的平面端內電極相連短路導通，各個側外電極與端外電極構成一個獨立的單體疊層片式壓敏電阻，等效于至少兩個獨立的單體疊層片式壓敏電阻并聯(lián)；所述一組側內電極包括至少一個側內電極疊層單元，所述側內電極之間以及側內電極疊層單元之間的間隙是壓敏陶瓷基體；所述側內電極疊層單元由N+1個相同參數的內電極組成，其中N是大于或等于1的正整數；所述一組端內電極包括數量與側內電極疊層單元相同或相差一個的端內電極疊層單元，所述端內電極之間以及端內電極疊層單元之間的間隙是壓敏陶瓷基體。
2.如權利要求1所述的高集成的疊層片式壓敏電阻排，其特征在于N是奇數1，分別與兩個側外電極連接的內電極是在長方體的長度方向平行且在長方體的高度方向有高度差的相互交錯的兩個內電極，且構成N = 1個電容；N是至少為3的奇數，分別與兩個側外電極連接的內電極是在長方體的長度方向平行且在長方體的高度方向有高度差的相互交錯的兩個內電極，其它的內電極沿長方體的長度方向與兩側的內電極保持相同的高度差且交替平行均勻對稱，構成N個串聯(lián)電容；N是偶數，分別與兩個側外電極連接的內電極是在長方體的長度方向平行且在長方體的高度方向無高度差的相互相對的兩個內電極，其它的內電極沿長方體的長度方向與兩側的內電極保持在長方體的高度方向有相同的高度差且交替平行均勻對稱，構成N個串聯(lián)電容。
3.如權利要求1或2所述的高集成的疊層片式壓敏電阻排，其特征在于 所述壓敏陶瓷基體的材料是氧化鋅、碳化硅、鈦酸鋇中的至少一種。
4.如權利要求3所述的高集成的疊層片式壓敏電阻排，其特征在于 所述絕緣層是玻璃和高分子樹脂中的一種。
5.如權利要求4所述的疊層片式壓敏電阻排，其特征在于所述側外電極是純銀電極和在銀表面先電鍍一層鎳后電鍍一層錫的銀電極中的一種。
6.一種高集成的疊層片式壓敏電阻排，其特征在于沿長方體的寬度方向集成至少兩個獨立的單體疊層片式壓敏電阻，所述獨立的單體疊層片式壓敏電阻的側外電極沿長方體的長度方向并排均勻對稱設置，每組相對的側外電極分別通過設置在壓敏陶瓷基體表面的帶狀功能層相連，且每組相對的側外電極都與壓敏陶瓷基體內部設置的一組沿長方體的長度方向設置的側內電極相連；長方體的寬度方向兩個端面對稱分別設置一個端外電極，與壓敏陶瓷基體內部設置的一個沿長方體的寬度方向貫穿連接兩端的平面端內電極相連短路導通，各個側外電極與端外電極構成一個獨立的單體疊層片式壓敏電阻；所述一組側內電極包括至少一個側內電極疊層單元，所述側內電極之間以及側內電極疊層單元之間的間隙是壓敏陶瓷基體；所述側內電極疊層單元由N+1個相同參數的內電極組成，其中N是大于或等于1的正整數；所述一組端內電極包括數量與側內電極疊層單元相同或相差一個的端內電極疊層單元，所述端內電極之間以及端內電極疊層單元之間的間隙是壓敏陶瓷基體。
7.如權利要求6所述的高集成的疊層片式壓敏電阻排，其特征在于N是奇數1，分別與兩個側外電極連接的內電極是在長方體的長度方向平行且在長方體的高度方向有高度差的相互交錯的兩個內電極，且構成N = 1個電容；N是至少為3的奇數，分別與兩個側外電極連接的內電極是在長方體的長度方向平行且在長方體的高度方向有高度差的相互交錯的兩個內電極，其它的內電極沿長方體的長度方向與兩側的內電極保持相同的高度差且交替平行均勻對稱，構成N個串聯(lián)電容；N是偶數，分別與兩個側外電極連接的內電極是在長方體的長度方向平行且在長方體的高度方向無高度差的相互相對的兩個內電極，其它的內電極沿長方體的長度方向與兩側的內電極保持在長方體的高度方向有相同的高度差且交替平行均勻對稱，構成N個串聯(lián)電容。
8.如權利要求7所述的高集成的疊層片式壓敏電阻排，其特征在于所述帶狀功能層由電阻材料經燒結形成薄膜電阻，與壓敏電阻高集成為具有防護電磁干擾EMI功能的疊層片式壓敏電阻排。
9.如權利要求8所述的高集成的疊層片式壓敏電阻排，其特征在于所述帶狀功能層的電阻為10 500 Ω。
10.如權利要求9所述的高集成的疊層片式壓敏電阻排，其特征在于所述帶狀功能層的寬度至多為側外電極的寬度。
專利摘要一種高集成的疊層片式壓敏電阻排，呈長方體狀結構，沿寬度方向集成至少兩個獨立的單體疊層片式壓敏電阻，側外電極沿長度方向并排均勻對稱設置，每組相對的側外電極之間相互獨立或者分別通過帶狀功能層相連，且每組相對的側外電極都與沿長度方向設置的側內電極相連，寬度方向兩個端面對稱分別設置一個端外電極，與一組沿寬度方向設置的端內電極相連短路導通，各個側外電極與端外電極構成一個獨立的單體疊層片式壓敏電阻，一組側內電極包括至少一個側內電極疊層單元，側內電極疊層單元由N+1個相同參數的內電極組成。一組端內電極包括數量與側內電極疊層單元相同或相差一個的端內電極疊層單元，具有防護EMI功能，顯著減小PCB板占用空間。
文檔編號H01C7/10GK202003784SQ20112000873
公開日2011年10月5日 申請日期2011年1月12日 優(yōu)先權日2011年1月12日
發(fā)明者馮志剛, 師習恩, 王小波, 賈廣平 申請人:深圳順絡電子股份有限公司