專利名稱：應(yīng)用在功率半導(dǎo)體元器件中的鋁合金引線框架的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及一種引線框架，更確切的說(shuō)，本發(fā)明旨在提供一種應(yīng)用在功率半導(dǎo)體元器件中的鋁合金弓I線框架。
背景技術(shù)：
區(qū)別于球柵整列BGA式的封裝，引線框架Lead-frame已經(jīng)廣泛引用在功率器件等封裝類型中，因?yàn)楣妮^大的功類器件通常需要同時(shí)具備具有較小的尺寸和具有較好的散熱性能，而金屬材質(zhì)的引線框架則能很好的滿足這一目的。在現(xiàn)有技術(shù)中，絕大多數(shù)功率分離器件所使用的引線框架為銅合金或其他金屬合金材質(zhì)的，在當(dāng)前已經(jīng)公開的技術(shù)條件下，利用鋁合金材質(zhì)作為引線框架還很難批量應(yīng)用于實(shí)際生產(chǎn)中。最大的問題在于，鋁合金材料在受到?jīng)_切或彎折時(shí)容易損壞，所以導(dǎo)致鋁合金材質(zhì)的引線框架也就容易發(fā)生崩裂或斷折。本領(lǐng)域的技術(shù)人員都知道，在半導(dǎo)體封裝行業(yè)中，實(shí)質(zhì)上引線框架在多道工序中都需要進(jìn)行沖切和實(shí)施彎折。此外，另一個(gè)至關(guān)重要的因素還在于，鋁合金在空氣環(huán)境中極易氧化，而一旦鋁合金的表面存在著氧化物，就很容易導(dǎo)致芯片無(wú)法同鋁合金進(jìn)行相互之間的電性連接，這些氧化物的清除也會(huì)額外增加成本，而這是我們所不期望看到的。為了解決這些問題，美國(guó)專利申請(qǐng)US2010/0009500A1公開了一種基于鋁合金材質(zhì)的引線框架的制造工藝，該申請(qǐng)?zhí)岢隽嗽谝€框架上應(yīng)用貴金屬作為電鍍層，很顯然，該申請(qǐng)所提出的方案還只能是停留在實(shí)驗(yàn)或理論層面上，因?yàn)榇罅渴褂觅F金屬并不適合大批量的工業(yè)生產(chǎn)也更不容易降低成本。正是鑒于這些棘手的問題，本發(fā)明提出了將鋁合金材料應(yīng)用在制備引線框架上并利用鋁合金引線框架來(lái)實(shí)現(xiàn)生產(chǎn)功率器件的方法。

發(fā)明內(nèi)容
本發(fā)明提供了一種利用鋁合金引線框架制備功率半導(dǎo)體元器件的方法，其中，所述引線框架包含多個(gè)芯片安裝單元以及包含多個(gè)設(shè)置在芯片安裝單元周圍的引腳，本發(fā)明所提供的方法主要包括以下步驟:在所述引線框架的表面依次電鍍第一、第二、第三金屬電鍍層；在芯片安裝單元所包含的芯片粘貼區(qū)的頂面粘貼芯片，并利用多條鍵合引線將設(shè)置在芯片正面的多個(gè)電極分別電性連接在不同引腳所包含的引腳焊區(qū)上；進(jìn)行塑封工藝，形成包覆在芯片粘貼區(qū)頂面的并同時(shí)還將芯片、鍵合引線以及引腳焊區(qū)包覆的塑封體；在所述引腳所包含的延伸至塑封體之外的外部引腳上進(jìn)一步電鍍第四金屬電鍍層。上述的方法,所述第一金屬電鍍層、第二金屬電鍍層和所述第三金屬電鍍層皆不包含貴重金屬電鍍層。所述第一金屬電鍍層為鋅電鍍層，所述第二金屬電鍍層為鎳電鍍層。上述的方法，所述第三金屬電鍍層為銅電鍍層。所述第四金屬電鍍層為錫電鍍層。上述的方法，所述引線框架中硅含量為0.2% 0.6%，鐵含量為0.3% 0.8%，銅含量為0.1 % 0.3%，錳含量為0.1% 1%，鎂含量為0.5% 5%，鉻含量為0.1% 0.5%，鋅含量為0.1% 0.4%，鈦含量為0.05% 0.3%。上述的方法，所述第一、第二金屬電鍍層和第三金屬電鍍層的總厚度為0.5um 15um。上述的方法，所述第四金屬電鍍層的厚度為5um 15um。上述的方法，所述引線框架的總厚度為T，對(duì)引線框架進(jìn)行沖切所產(chǎn)生沖切角的沖切圓角半徑限制在0.5T 2Tmm。上述的方法，所述引線框架的總厚度為T，對(duì)引線框架進(jìn)行彎折所產(chǎn)生的彎折角的彎折圓角半徑限制在0.5T 3Tmm。上述的方法，其中，在外部引腳上電鍍形成第四金屬電鍍層的同時(shí)，還在所述芯片粘貼區(qū)的底面電鍍有第四金屬電鍍層；并且電鍍?cè)谛酒迟N區(qū)底面的第四金屬電鍍層覆蓋在依次電鍍于芯片粘貼區(qū)底面的第一金屬電鍍層、第二金屬電鍍層和第三金屬電鍍層上，以及電鍍于芯片粘貼區(qū)底面的第四金屬電鍍層外露于所述塑封體之外。上述的方法，在將引腳、芯片安裝單元從引線框架上切割分離下來(lái)后以及將連接在引腳上的連筋切除之后，在引腳上或芯片安裝單元上所形成的切割面均暴露在第一、第二、第三和第四金屬電鍍層之外。上述的方法，其中，位于所述芯片背面的電極通過(guò)導(dǎo)電材料粘合在電鍍于芯片粘貼區(qū)頂面的第三金屬電鍍層上，并且電鍍?cè)谛酒迟N區(qū)頂面的第三金屬電鍍層覆蓋在依次電鍍于芯片粘貼區(qū)頂面的第一金屬電鍍層和第二金屬電鍍層上。上述的方法，其中，所述弓I腳所在的平面的位置高于所述芯片粘貼區(qū)所在的平面的位置，并且完成第四金屬電鍍層的電鍍之后，所述外部引腳進(jìn)一步被彎折成型至與所述芯片粘貼區(qū)位于同一平面。本發(fā)明還提供了一種利用鋁合金引線框架制備的功率半導(dǎo)體元器件，包括:包含芯片安裝單元以及包含多個(gè)設(shè)置在芯片安裝單元周圍的引腳的鋁合金引線框架，所述鋁合金引線框架的表面依次電鍍第一、第二、第三金屬電鍍層，其中，所述第一金屬電鍍層、所述第二金屬電鍍層和所述第三金屬電鍍層皆不包含貴重金屬電鍍層；安裝在芯片安裝單元的芯片粘貼區(qū)的頂面上的芯片；多條鍵合引線將設(shè)置在芯片正面的多個(gè)電極分別電性連接在不同引腳所包含的引腳焊區(qū)上；包覆在芯片粘貼區(qū)頂面的并同時(shí)還將芯片、鍵合引線以及引腳焊區(qū)包覆的塑封體；以及電鍍?cè)谒鲆_所包含的延伸至塑封體之外的外部引腳上的第四金屬電鍍層。上述的功率半導(dǎo)體元器件，其中第四金屬電鍍層不包含貴重金屬電鍍層。上述的功率半導(dǎo)體元器件，所述第一金屬電鍍層為鋅電鍍層，所述第二金屬電鍍層為鎳電鍍層。上述的功率半導(dǎo)體元器件，所述第三金屬電鍍層為銅電鍍層。上述的功率半導(dǎo)體元器件，所述第四金屬電鍍層為錫電鍍層。上述的功率半導(dǎo)體元器件，所述鋁合金引線框架中硅含量為0.2% 0.6%，鐵含量為0.3 % 0.8 %，銅含量為0.1 % 0.3 %，錳含量為0.1 % I %，鎂含量為0.5 % 5%，鉻含量為0.1% 0.5%，鋅含量為0.1% 0.4%，鈦含量為0.05% 0.3%。上述的功率半導(dǎo)體元器件，所述第一、第二金屬電鍍層和第三金屬電鍍層的總厚度為0.5um 15um。上述的功率半導(dǎo)體元器件,所述第四金屬電鍍層的厚度為5um 15um。上述的功率半導(dǎo)體元器件，所述引線框架的總厚度為T，所述引線框架所包含的沖切角的沖切圓角半徑限制在0.5T 2Tmm。上述的功率半導(dǎo)體元器件，所述引線框架的總厚度為T，所述引線框架所包含的彎折角的彎折圓角半徑限制在0.5T 3Tmm。上述的功率半導(dǎo)體元器件，還在所述芯片粘貼區(qū)的底面電鍍有第四金屬電鍍層；并且電鍍?cè)谛酒迟N區(qū)底面的第四金屬電鍍層覆蓋在依次電鍍于芯片粘貼區(qū)底面的第一金屬電鍍層、第二金屬電鍍層和第三金屬電鍍層上，以及電鍍于芯片粘貼區(qū)底面的第四金屬電鍍層外露于所述塑封體之外。上述的功率半導(dǎo)體元器件，在引腳上或芯片安裝單元上所形成的切割面均暴露在第一、第二、第三和第四金屬電鍍層之外。此外，本發(fā)明還提供一種利用鋁合金引線框架制備的功率半導(dǎo)體元器件，包括:包含芯片安裝單元以及包含多個(gè)設(shè)置在芯片安裝單元周圍的引腳的鋁合金引線框架，所述鋁合金引線框架的表面依次電鍍第一、第二、第三金屬電鍍層；安裝在芯片安裝單元的芯片粘貼區(qū)的頂面上的芯片；多條鍵合引線將設(shè)置在芯片正面的多個(gè)電極分別電性連接在不同引腳所包含的引腳焊區(qū)上；包覆在芯片粘貼區(qū)頂面的并同時(shí)還將芯片、鍵合引線以及引腳焊區(qū)包覆的塑封體；以及電鍍?cè)谒鲆_所包含的延伸至塑封體之外的外部引腳上的第四金屬電鍍層；其中，所述引線框架的總厚度為T，且所述引線框架所包含的沖切角的沖切圓角半徑限制在0.5T 2Tmm以及所述引線框架所包含的彎折角的彎折圓角半徑限制在0.5T 3Tmm。本領(lǐng)域的技術(shù)人員閱讀以下較佳實(shí)施例的詳細(xì)說(shuō)明，并參照附圖之后，本發(fā)明的這些和其他方面的優(yōu)勢(shì)無(wú)疑將顯而易見。


參考所附附圖，以更加充分的描述本發(fā)明的實(shí)施例。然而，所附附圖僅用于說(shuō)明和闡述，并不構(gòu)成對(duì)本發(fā)明范圍的限制。圖1A是引線框架的俯視結(jié)構(gòu)示意圖。圖1B是引線框架沿虛線A-A的豎截面結(jié)構(gòu)示意圖。圖2A是引線框架電鍍第一、第二金屬電鍍層之后的豎截面結(jié)構(gòu)示意圖。圖2B是電鍍的第一、第二金屬電鍍層進(jìn)行放大的結(jié)構(gòu)示意圖。圖3A-3B是在引線框架包含的芯片安裝單元上粘貼芯片并將芯片的電極連接到引腳焊區(qū)上后的結(jié)構(gòu)示意圖。圖4是完成塑封工藝后以獲得的塑封體包覆住引線框架包含的芯片安裝單元的結(jié)構(gòu)示意圖。圖5是在延伸至塑封體之外的外部引腳上和裸露在塑封體外部的芯片粘貼區(qū)的底面上電鍍第三金屬電鍍層的結(jié)構(gòu)示意圖。圖6A是將引腳的外部引腳部分彎折成型至與芯片粘貼區(qū)位于同一平面的示意圖。圖6B是引線框架上各芯片安裝單元分離后獲得的貼片式的功率器件的俯視示意圖。圖7A是本申請(qǐng)另一實(shí)施方式中另一種引線框架的俯視結(jié)構(gòu)示意圖。圖7B是引線框架上各芯片安裝單元分離后獲得的插入式的功率器件的截面示意圖。圖7C是插入式的功率器件的俯視結(jié)構(gòu)示意圖。圖8A-1至8A-2是對(duì)引線框架的沖切圓角半徑進(jìn)行限制的結(jié)構(gòu)示意圖。
圖SB是對(duì)引線框架的彎折圓角半徑進(jìn)行限制的結(jié)構(gòu)示意圖。
具體實(shí)施例方式參見圖1A所示，本發(fā)明將以圖示的引線框架100及芯片安裝單元100A為例對(duì)本案進(jìn)行敘述說(shuō)明。鋁合金材質(zhì)的引線框架100通常包含有多個(gè)類似于以圖1A中虛線所框定的芯片安裝單元100A，并且芯片安裝單元100A至少包含有芯片粘貼區(qū)(即基島區(qū))101和設(shè)置在芯片粘貼區(qū)101周圍的多個(gè)引腳102、103、104或更多未示意出的引腳，而引腳102、103則分別包含引腳焊區(qū)102a和引腳焊區(qū)103a。作為選擇，可以利用連筋105將引腳102、103、104相互彼此連接起來(lái)或?qū)⑦@些引腳連接在引線框架100的其它部位，從而增強(qiáng)引腳的機(jī)械強(qiáng)度以防止它們發(fā)生諸如扭曲或彎折等意外變形。必須認(rèn)識(shí)到，除了在圖1A中已經(jīng)示意出的結(jié)構(gòu)適用于本申請(qǐng)以外，還有其他多種類型的引線框架(未示出)可以替代引線框架100或芯片安裝單元100A，本申請(qǐng)只是以圖式的結(jié)構(gòu)對(duì)本發(fā)明的精神進(jìn)行一般性闡釋，因此圖中所描述的結(jié)構(gòu)并不構(gòu)成對(duì)本發(fā)明的限制?；阡X合金材料的引線框架在受到?jīng)_切或彎折時(shí)極易發(fā)生崩裂或斷折，本方案的一方面就在于采用合適的原材料，并通過(guò)調(diào)節(jié)合金材料中的各種成分的比例關(guān)系來(lái)優(yōu)化引線框架的硬度和韌性，以使其能夠承受一定范圍內(nèi)的沖切力或在其彎折成型時(shí)不至斷裂。具體而言，制備引線框架100所采用的鋁合金混合材料中各種基本材料的種類及含量分別可以選取如下:娃Si的含量為0.20% 0.6%，鐵Fe的含量為0.3% 0.8%，銅Cu的含量為0.1% 0.3%，錳Mn的含量為0.1% 1%，鎂Mg的含量為0.5% 5%，鉻Cr的含量為0.1% 0.5%，鋅Zn的含量為0.1% 0.4%，鈦Ti的含量為0.05% 0.3%，其他的材料為金屬鋁Al。務(wù)必注意到，上述所公開的這種比例關(guān)系的混合材料適用于任何類型鋁合金引線框架的制備，而且若只是將該混合材料中的任意一種或幾種基本材料稍作替換、或額外將其他原材料補(bǔ)充添加至該混合材料中、或是將各種基本材料的百分比稍作更改，都應(yīng)認(rèn)為是涵蓋本發(fā)明的真實(shí)意圖和范圍的全部變化和修正。本發(fā)明的方法流程可以大致描述如下:由上述混合材料所制備的鋁合金引線框架首先要電鍍一層第一金屬電鍍層(例如鋅電鍍層)，然后再在鋁合金引線框上電鍍另一層第二金屬電鍍層(例如鎳電鍍層)覆蓋在第一金屬電鍍層上，之后再電鍍第三金屬電鍍層(例如銅電鍍層)覆蓋在第二金屬電鍍層上。第一金屬電鍍層、第二金屬電鍍層和第三金屬電鍍層皆不包含貴重金屬電鍍層。此時(shí)，電鍍有第一、第二、第三金屬電鍍層的引線框架需要用來(lái)完成芯片粘貼、引線鍵合和塑封工藝等制造流程。在塑封工藝中，引線框架的一部分區(qū)域?qū)⒈凰芊饬习苍趦?nèi)，也即第三金屬電鍍層的一部分區(qū)域必然被塑封體所包覆住，但第三金屬電鍍層的未被塑封體包覆住的另一部分區(qū)域就容易發(fā)生氧化。所以在完成塑封工藝之后，還需要在引線框架未被塑封料包覆的區(qū)域電鍍便宜的第四金屬電鍍層(例如不易發(fā)生氧化作用的錫電鍍層)，也即利用第四金屬電鍍層將第三金屬電鍍層裸露在塑封材料之外的這部分區(qū)域覆蓋住，其具體過(guò)程參見本發(fā)明下述內(nèi)容。參見圖1A-6B所示的工藝流程圖對(duì)本發(fā)明進(jìn)行詳細(xì)說(shuō)明。芯片安裝單元100A中，引腳102、103、104均設(shè)置的芯片粘貼區(qū)101的同一側(cè)，引腳焊區(qū)102a和引腳焊區(qū)103a與芯片粘貼區(qū)101分離斷開并沿著芯片粘貼區(qū)101的邊緣設(shè)置，而引腳104則是直接連接在芯片粘貼區(qū)101上，其中引腳104包含內(nèi)部引腳104a和外部引腳104b，此時(shí)認(rèn)為引腳104還相當(dāng)于連筋。引腳102、103、104既可以與芯片粘貼區(qū)101位于同一平面也可以形成如圖1B所示的二者不在同一平面的結(jié)構(gòu)。圖1B是引線框架100沿圖1A中虛線A-A的豎截面結(jié)構(gòu)示意圖，該實(shí)施方式中，在初始狀態(tài)，弓I腳102、103、104所在的平面的位置高于芯片粘貼區(qū)101所在的平面的位置。首先，先要在引線框架100的表面電鍍第一金屬電鍍層201，第一金屬電鍍層201為一層鋅的電鍍層，并在引線框架100上電鍍第二金屬電鍍層202覆蓋在第一金屬電鍍層201上,第二金屬電鍍層202為鎳電鍍層?？梢赃x擇先鍍鎳再鍍鋅，也可以在鋅層表面鍍鎳。然后再如圖2A所示，在引線框架100上電鍍另一層覆蓋在第二金屬電鍍層202之上的第三金屬電鍍層203,此時(shí)第三金屬電鍍層203可以為一層銅的電鍍層。第一金屬電鍍層201、第二金屬電鍍層202和第三金屬電鍍層203皆不包含貴重金屬電鍍層。為了更直觀的理解，圖2B是截取一段依次鍍有第一金屬電鍍層201、第二金屬電鍍層202和第三金屬電鍍層203的引線框架100的片段并進(jìn)行放大的示意圖。參見圖3A-3B所示，將芯片400粘貼在芯片安裝單元100A所包含的芯片粘貼區(qū)101上，但是芯片400的背面并未直接與芯片粘貼區(qū)101的頂面IOla接觸，因?yàn)樾酒?00的背面其實(shí)是與電鍍?cè)谛酒迟N區(qū)101頂面的第三金屬電鍍層203直接接觸，而電鍍?cè)谛酒迟N區(qū)101頂面的第三金屬電鍍層203則覆蓋在依次電鍍于芯片粘貼區(qū)101頂面的第一金屬電鍍層201和第二金屬電鍍層202上。芯片400通常為垂直式的功率器件，例如垂直式的功率M0SFET，設(shè)置在芯片400正面的電極一般至少包括第一電極401和第二電極402，第一電極401和第二電極402通過(guò)未示意出的鈍化層絕緣，而設(shè)置在芯片400背面的電極則為其第三電極(未標(biāo)注)，第三電極可以通過(guò)導(dǎo)電材料(如導(dǎo)電銀漿或焊錫膏等)粘合在電鍍于芯片粘貼區(qū)101的頂面上的電鍍層上，也即第三電極實(shí)質(zhì)上通過(guò)該導(dǎo)電材料粘合在電鍍于芯片粘貼區(qū)101頂面最上層的第三金屬電鍍層203上。在一些實(shí)施方式中，芯片400的第一電極401和第二電極402 —般分別是柵極和源極，而第三電極則為其漏極。完成芯片的粘貼后，還需要利用多條鍵合引線302將設(shè)置在芯片400正面的多個(gè)電極分別電性連接在不同引腳所包含的引腳焊區(qū)上，這些鍵合引線302至少包括鍵合引線302a、302b，例如圖3B所示的利用鍵合引線302a將第一電極401電性連接在引腳102所包含的引腳焊區(qū)102a上，利用鍵合引線302b將第二電極402電性連接在引腳103所包含的引腳焊區(qū)103a上。自然，鍵合引線302a并未與引腳焊區(qū)102a直接接觸，鍵合引線302a其實(shí)是與電鍍?cè)谝_焊區(qū)102a上的最外層的第三金屬電鍍層203直接接觸，而電鍍?cè)谝_焊區(qū)102a上的第三金屬電鍍層203則是覆蓋在依次電鍍于引腳焊區(qū)102a上的第一金屬電鍍層201和第二金屬電鍍層202上；同樣，鍵合引線302a也是與電鍍?cè)谝_焊區(qū)103a上的最外層的第三金屬電鍍層203直接接觸，并且電鍍?cè)谝_焊區(qū)103a上的第三金屬電鍍層203則是覆蓋在依次電鍍于引腳焊區(qū)103a上的第一金屬電鍍層201和第二金屬電鍍層202上。值得注意的是，引腳103往往呈現(xiàn)為L(zhǎng)形結(jié)構(gòu)，其引腳焊區(qū)103a垂直于引腳103所包含的外部引腳103b，并且引腳焊區(qū)103a通常是沿著芯片粘貼區(qū)101的邊緣進(jìn)行延伸從而具有一個(gè)較大的焊接面積，以迎合多條鍵合引線302b焊接鍵合在其上，這是因?yàn)闃?gòu)成源極的第二電極402通常有較大的電流通過(guò)，而更多條數(shù)的鍵合引線302b則能夠承載這些大電流的通過(guò)。參見圖4所示，芯片400和鍵合引線302必須用塑封體500包覆起來(lái)以使它們獲得物理保護(hù)。主要是在塑封工藝中形成包覆在芯片粘貼區(qū)101頂面的塑封體500，其中塑封體500同時(shí)還將芯片400、鍵合引線302以及各引腳焊區(qū)102a、103a包覆住。因?yàn)榈谌饘匐婂儗?03電鍍于引線框架100的最外層，則完成塑封之后，塑封體與部分第三金屬電鍍層203直接相互接觸，部分未被塑封體500包覆的第三金屬電鍍層203區(qū)域裸露在外。所以需要再如圖5所示的在引線框架100上進(jìn)行另一次電鍍工藝，以形成一層第四電鍍層204，將裸露在塑封體500之外的第三金屬電鍍層203區(qū)域覆蓋住，作為一種選擇，第四電鍍層204可以為錫電鍍層。第一金屬電鍍層201、第二金屬電鍍層202,以及第三金屬電鍍層203和第四金屬電鍍層204皆不包含貴重金屬電鍍層。圖3B中展示了引腳102、103的具體結(jié)構(gòu)，引腳102所包含的外部引腳102b與引腳焊區(qū)102a連接在一起，引腳103所包含的外部引腳103b與引腳焊區(qū)103a連接在一起，而外部引腳102b、103b在完成塑封工藝之后均延伸至塑封體500之外。那么形成第四電鍍層204之后，該第四金屬電鍍層204就自然電鍍?cè)谕獠恳_102b、103b上。并且電鍍?cè)谕獠恳_102b上的第四金屬電鍍層204覆蓋在依次電鍍于外部引腳102b上的第一金屬電鍍層201、第二金屬電鍍層202和第三金屬電鍍層203上，對(duì)于外部引腳103b來(lái)說(shuō)同樣如此。因?yàn)榍笆鰞?nèi)容已經(jīng)闡明，引腳102、103、104所在的平面的位置可以選擇高于芯片粘貼區(qū)101所在的平面的位置，并且由于具有大功耗的功率芯片400的散熱量大,所以在一個(gè)優(yōu)選實(shí)施方式中，芯片粘貼區(qū)101處于一個(gè)較低的位置從而使覆蓋于其底面IOlb最外層的電鍍層可以用于外露在塑封體500之外從而實(shí)現(xiàn)散熱的目的。參見圖4，可以發(fā)現(xiàn)在完成塑封工藝之后，實(shí)質(zhì)上是電鍍?cè)谛酒迟N區(qū)101底面的第三金屬電鍍層203外露在塑封體500之外，而且電鍍?cè)谛酒迟N區(qū)101底面的第三金屬電鍍層203覆蓋在依次電鍍于芯片粘貼區(qū)101底面的第一金屬電鍍層201和第二金屬電鍍層202上。如此，則完成第四金屬電鍍層204的電鍍之后，電鍍?cè)谛酒迟N區(qū)101底面的第四金屬電鍍層204便覆蓋在依次電鍍于芯片粘貼區(qū)101底面的第一金屬電鍍層201、第二金屬電鍍層202和第三金屬電鍍層203上，而且該電鍍于芯片粘貼區(qū)101底面處的第四金屬電鍍層204還外露于塑封體500之外。其電鍍工藝中，第一金屬電鍍層201、第二金屬電鍍層202和第三金屬電鍍層203的總厚度可以在0.5um 15um之間，第四金屬電鍍層204的厚度可以控制在5um 15um之間。值得一提的，為錫電鍍層的第四金屬電鍍層204不易發(fā)生氧化作用，其化學(xué)穩(wěn)定性良好。參見圖6A-6B所示的所獲得的完整的封裝體600，主要是在完成第四金屬電鍍層204的電鍍之后，實(shí)施引腳/連筋切割和成型(Trim/Form)工序，將封裝體600從引線框架100上切割分離下來(lái)，此過(guò)程中被從引線框架100上切割下來(lái)的外部引腳102b、103b進(jìn)一步被彎折和成型至與芯片粘貼區(qū)101位于同一平面(圖6A)，因引腳104的外部引腳104b部分在后續(xù)工藝中并無(wú)多大用處，所以外部引腳104b在此過(guò)程中被截?cái)喽鴥H留下內(nèi)部引腳104a被塑封在塑封體500內(nèi)(圖6B)。其中外部引腳102b、103b被彎折至與芯片粘貼區(qū)101共面是因?yàn)榉庋b體600為一種適用于表面貼裝技術(shù)(SMT)的封裝類型，位于芯片粘貼區(qū)101底面的多層電鍍層中其最外層的第四金屬電鍍層204可以通過(guò)導(dǎo)電材料而與印刷電路板PCB上的較大一些的焊盤焊接在一起，而同樣最外層電鍍有第四金屬電鍍層204的外部引腳102b、103b亦可以與印刷電路板PCB上其他的較小一些的焊盤焊接在一起。其中，芯片粘貼區(qū)101的底面一般具有較大的面積，因?yàn)樾酒迟N區(qū)101的底面不僅作為電極還可以作為較好的散熱途徑。值得注意的是，在鋁合金引線框架的運(yùn)輸或儲(chǔ)存的過(guò)程中，為了延長(zhǎng)鋁合金框架存放時(shí)間，還往往需要在其第三金屬電鍍層203上涂覆一層有機(jī)OSP (OrganicSolder-ability Preservatives)防氧化保護(hù)層，以防止第三金屬電鍍層203在常態(tài)環(huán)境中氧化，而OSP層在后續(xù)的高溫焊接中很容易被助焊劑所迅速清除，例如OSP層可以在前述所提及的芯片粘貼過(guò)程中在高溫下?lián)]發(fā)掉，并使在OSP層下露出的第三金屬電鍍層203具有更好的焊接結(jié)合能力。參見圖6B，引腳/連筋切割和成型工序中，將引腳102、103、104和芯片安裝單元101從引線框架100上切割分離后，在引腳102上形成的用于與引線框架100截?cái)喾蛛x的切割處就產(chǎn)生了一個(gè)切割面102C-1，同樣在引腳103、104各自上形成的用于與引線框架100截?cái)喾蛛x的切割處分別產(chǎn)生了切割面103C-1和切割面104C-1，并且在芯片安裝單元101上形成的用于與引線框架100截?cái)喾蛛x的切割處產(chǎn)生了切割面101c，而引腳102、103、104上以及芯片安裝單元101上各自所形成的這些切割處原本是它們與引線框架100的連接處。與此同時(shí)，將連接在引腳102、103、104上的連筋105切除之后，還在引腳102上形成的用于與連筋105截?cái)喾蛛x的切割處產(chǎn)生了切割面102C-2，同樣在引腳103上形成的用于與連筋105截?cái)喾蛛x的切割處產(chǎn)生了切割面103C-2，在引腳102、103各自上所形成的這些切割處原本是它們與連筋105的連接處。這些切割面均是各引腳或芯片安裝單元的側(cè)面，很顯然，切割面102c-l、102c-2、104c-l以及切割面103c_l、103c_2、IOlc均沒有被任何電鍍層所覆蓋，則構(gòu)成引腳102的鋁合金材料在位于切割面102c-l、102c-2的區(qū)域直接暴露在各電鍍層外，構(gòu)成引腳103的鋁合金材料在位于切割面103c-l、103c-2的區(qū)域直接暴露在各電鍍層外，而構(gòu)成引腳104的鋁合金材料在位于切割面104C-1的區(qū)域直接暴露在各電鍍層外，同樣構(gòu)成芯片安裝單元101的鋁合金材料在位于切割面IOlc的區(qū)域直接暴露在各電鍍層外。圖7A所示的引線框架100'與圖1A所示的引線框架100并無(wú)較大的區(qū)別，圖7B所示的封裝體600'的制備類同圖1A-5所示的流程，在引線框架100'上實(shí)施電鍍第四金屬電鍍層204之后，需要在引腳切割和成型工序中將封裝體600'從引線框架100'上切割分離下來(lái)。其區(qū)別僅僅在于，引腳104'所包含的外部引腳104' b并未被截?cái)?，外部引腳104' b與102' b、103' b同時(shí)延伸至塑封體600'之外，而且被從引線框架100'上切割分離下來(lái)的外部引腳102' b與103' b、104' b也并未被彎折和成型至與芯片粘貼區(qū)101'位于同一平面(圖7B)。第四金屬電鍍層204同時(shí)電鍍?cè)谕獠恳_102' bU03/ b和104' b上。對(duì)于與芯片粘貼區(qū)101'連接在一起引腳104'而言，其內(nèi)部引腳104' a被塑封在塑封體500內(nèi)，其外部引腳104' b與芯片400的漏極電性連接并構(gòu)成一個(gè)有效的漏極端子。封裝體600'為一種插入式(Insert device)的封裝類型,其中,夕卜部引腳102' b、103' b、104' b位于同一平面，以及它們同時(shí)位于芯片安裝單元100' A的一側(cè)并排成一列，該外部引腳102' b、103' b、104' b可以用于插入電路板上已經(jīng)準(zhǔn)備好的插孔接頭中。同樣，在該實(shí)施方式中，也需要在所獲得的第三金屬電鍍層203上覆蓋一層有機(jī)OSP防氧化保護(hù)層，該OSP亦能夠在芯片粘貼工序的高溫環(huán)境下?lián)]發(fā)掉?；谒苽涞钠骷杉{的引線框架為鋁合金的，為了進(jìn)一步避免因引線框架的某些部件/區(qū)域受到?jīng)_切或彎折時(shí)而導(dǎo)致引線框架發(fā)生崩裂或斷折，本發(fā)明提出了對(duì)具有一定弧度(大致上為圓弧)的沖切角和/或彎折角的沖切圓角半徑和/或彎折圓角半徑進(jìn)行限制的方法。參見圖1B所示的引腳102、103、104，很顯然它們與芯片粘貼區(qū)101并不處于同一個(gè)平面，要制造前述這種結(jié)構(gòu)，就必須使得引線框架100中銜接引腳與芯片粘貼區(qū)101的連接部分發(fā)生彎折扭曲變形?；蛘咭詧D6A為例，引腳102、103的外部引腳102a、103a被彎折成型至與芯片粘貼區(qū)101位于同一平面，其外部引腳102a、103a只有受到?jīng)_切或彎折外力才能如此變形。值得注意的是，急劇的彎折容易發(fā)生崩裂，緩慢的彎折須加大引線框架的尺寸來(lái)提供足夠的過(guò)度空間但這不利于器件的小型化。有鑒如此，圖8A-1至圖8A-2和圖SB所提供的方法能夠有效解決這些問題，提供最優(yōu)化的引線框架結(jié)構(gòu)。假設(shè)引線框架100的總厚度為T(mm)，如果對(duì)引線框架進(jìn)行沖切所產(chǎn)生的沖切角(Punch angle)的沖切圓角半徑R1滿足被限制在0.5T 2T (mm)，則前述所公開的各比例關(guān)系的混合材料所制備的鋁合金引線框架就不容易發(fā)生崩裂。參見圖8A-1所示，在本領(lǐng)域，我們通?？梢岳脹_切工藝或其他類似的辦法來(lái)去掉引線框架上不需要的部分，而同時(shí)在引線框架上保留必要的部分來(lái)構(gòu)成諸如引腳或連筋或基島區(qū)等基本的結(jié)構(gòu)單元。進(jìn)一步而言，在對(duì)引線框架100實(shí)施沖切的步驟中，就能在引線框架100的被沖切掉的那部分區(qū)域處形成類似如圖8A-1所示的沖切窗口 106a、106b、106c、106d及其他更多未加標(biāo)注的沖切窗口，從而獲得位于這些沖切窗口之間的引腳或連筋或是基島區(qū)。為了更加直觀的理解，如圖8A-1所示，可以在芯片安裝單元100A內(nèi)以虛線框定一個(gè)引線框架片段100B來(lái)對(duì)沖切圓角半徑的限制程度進(jìn)行說(shuō)明。圖8A-2(俯視圖)所示的即為成比例放大的引線框架片段100B的大致結(jié)構(gòu)示意圖，可以選取鄰近引腳102、104以及連筋105的一個(gè)沖切窗口 106b為例來(lái)進(jìn)行敘述說(shuō)明，其中，沖切窗口 106b內(nèi)的每個(gè)沖切角并非是直角，相反，沖切窗口 106b的每個(gè)沖切角均被沖切成帶有一定弧度的圓角，而在這些沖切角的成型過(guò)程中就可以將其沖切圓角半徑R1限制在0.5T 2T(mm)的范圍內(nèi)。另一方面，在對(duì)引線框架實(shí)施彎折時(shí)，所產(chǎn)生的彎折角(Bending angle)同樣也是帶一定弧度的圓角，而如果該彎折角的彎折圓角半徑R2 (圖8B)滿足被限制在0.5T 3T(mm)的范圍內(nèi)，則前述所公開的各比例關(guān)系的混合材料所制備的鋁合金引線框架就不容易發(fā)生斷折。又 因?yàn)橐€框架100上還需要電鍍具有一定厚度的各種金屬電鍍層，為了防止電鍍后的引線框架可能發(fā)生的崩裂，還可以按以下條件限定:若是引線框架100的總厚度為T (mm)，第一金屬電鍍層201、第二金屬電鍍層202及第三金屬電鍍層203、第四金屬電鍍層204的總厚度為D (mm)，則對(duì)引線框架100及第一金屬電鍍層201、第二金屬電鍍層202和第三金屬電鍍層203及第四金屬電鍍層204的沖切圓角限制在0.5 * (T+D) 2 * (T+D) mm,而對(duì)引線框架100及第一金屬電鍍層201、第二金屬電鍍層202和第三金屬電鍍層203及第四金屬電鍍層204的彎折圓角限制在0.5 ~k (T+D) 3 ★(T+D)mm( 為乘號(hào))，如果引線框架100上電鍍有更多層次的電鍍層，則依次類推。以上，通過(guò)說(shuō)明和附圖，給出了具體實(shí)施方式
和典型實(shí)施例，但這些內(nèi)容并不作為局限。對(duì)于本領(lǐng)域的技術(shù)人員而言，閱讀上述說(shuō)明后，各種變化和修正無(wú)疑將顯而易見。因此，所附的權(quán)利要求書應(yīng)看作是涵蓋本發(fā)明的真實(shí)意圖和范圍的全部變化和修正。在權(quán)利要求書范圍內(nèi)任何和所有等價(jià)的范圍與內(nèi)容，都應(yīng)認(rèn)為仍屬本發(fā)明的意圖和范圍內(nèi)。
權(quán)利要求
1.一種利用鋁合金引線框架制備功率半導(dǎo)體元器件的方法，其中，所述引線框架包含多個(gè)芯片安裝單元以及包含多個(gè)設(shè)置在芯片安裝單元周圍的引腳，其特征在于，包括以下步驟: 在所述引線框架的表面依次電鍍第一、第二、第三金屬電鍍層； 在芯片安裝單元所包含的芯片粘貼區(qū)的頂面粘貼芯片，并利用多條鍵合引線將設(shè)置在芯片正面的多個(gè)電極分別電性連接在不同引腳所包含的引腳焊區(qū)上； 進(jìn)行塑封工藝，形成包覆在芯片粘貼區(qū)頂面的并同時(shí)還將芯片、鍵合引線以及引腳焊區(qū)包覆的塑封體； 在所述引腳所包含的延伸至塑封體之外的外部引腳上進(jìn)一步電鍍第四金屬電鍍層。
2.如權(quán)利要求1所述的方法，其特征在于，所述第一金屬電鍍層、第二金屬電鍍層和所述第三金屬電鍍層皆不包含貴重金屬電鍍層。
3.如權(quán)利要求1所述的方法，其特征在于，所述第一金屬電鍍層為鋅電鍍層，所述第二金屬電鍍層為鎳電鍍層。
4.如權(quán)利要求1所述的方法，其特征在于，所述第三金屬電鍍層為銅電鍍層。
5.如權(quán)利要求1所述的方法，其特征在于，所述第四金屬電鍍層為錫電鍍層。
6.如權(quán)利要求1所述的方法，其特征在于，所述鋁合金引線框架中硅含量為0.2% 0.6%，鐵含量為0.3% 0.8%，銅含量為0.1% 0.3%，錳含量為0.1% 1%，鎂含量為0.5% 5%，鉻含量為0.1% 0.5%，鋅含量為0.1% 0.4%，鈦含量為0.05% 0.3%。
7.如權(quán)利要求1所述的方 法，其特征在于，所述第一、第二金屬電鍍層和第三金屬電鍍層的總厚度為0.5um 15um。
8.如權(quán)利要求1所述的方法，其特征在于，所述第四金屬電鍍層的厚度為5um 15um。
9.如權(quán)利要求1所述的方法，其特征在于，所述引線框架的總厚度為T，對(duì)引線框架進(jìn)行沖切所產(chǎn)生的沖切角的沖切圓角半徑限制在0.5T 2T。
10.如權(quán)利要求1所述的方法，其特征在于，所述引線框架的總厚度為T，對(duì)引線框架進(jìn)行彎折所產(chǎn)生的彎折角的彎折圓角半徑限制在0.5T 3T。
11.如權(quán)利要求1所述的方法，其特征在于，在外部引腳上電鍍形成第四金屬電鍍層的同時(shí)，還在所述芯片粘貼區(qū)的底面電鍍有第四金屬電鍍層；并且 電鍍?cè)谛酒迟N區(qū)底面的第四金屬電鍍層覆蓋在依次電鍍于芯片粘貼區(qū)底面的第一金屬電鍍層、第二金屬電鍍層和第三金屬電鍍層上，以及電鍍于芯片粘貼區(qū)底面的第四金屬電鍍層外露于所述塑封體之外。
12.如權(quán)利要求1所述的方法，其特征在于，將引腳、芯片安裝單元從引線框架上切割分離以及將連接在引腳上的連筋切除之后，在引腳上或芯片安裝單元上所形成的切割面均暴露在第一、第二、第三和第四金屬電鍍層之外。
13.如權(quán)利要求1所述的方法，其特征在于，位于所述芯片背面的電極通過(guò)導(dǎo)電材料粘合在電鍍于芯片粘貼區(qū)頂面的第三金屬電鍍層上，并且電鍍?cè)谛酒迟N區(qū)頂面的第三金屬電鍍層覆蓋在依次電鍍于芯片粘貼區(qū)頂面的第一、第二金屬電鍍層上。
14.如權(quán)利要求1所述的方法，其特征在于，所述引腳所在的平面的位置高于所述芯片粘貼區(qū)所在的平面的位置，并且完成第四金屬電鍍層的電鍍之后，所述外部引腳進(jìn)一步被彎折成型至與所述芯片粘貼區(qū)位于同一平面。
15.一種利用鋁合金引線框架制備的功率半導(dǎo)體元器件，其特征在于，包括: 包含芯片安裝單元以及包含多個(gè)設(shè)置在芯片安裝單元周圍的引腳的鋁合金引線框架，所述鋁合金引線框架的表面依次電鍍第一、第二、第三金屬電鍍層，其中，所述第一金屬電鍍層、所述第二金屬電鍍層和所述第三金屬電鍍層皆不包含貴重金屬電鍍層； 安裝在芯片安裝單元的芯片粘貼區(qū)的頂面上的芯片； 多條鍵合引線將設(shè)置在芯片正面的多個(gè)電極分別電性連接在不同引腳所包含的引腳焊區(qū)上； 包覆在芯片粘貼區(qū)頂面的并同時(shí)還將芯片、鍵合引線以及引腳焊區(qū)包覆的塑封體；以及 電鍍?cè)谒鲆_所包含的延伸至塑封體之外的外部引腳上的第四金屬電鍍層。
16.如權(quán)利要求15所述的功率半導(dǎo)體元器件，其特征在于，第四金屬電鍍層不包含貴重金屬電鍍層。
17.如權(quán)利要求15所述的功率半導(dǎo)體元器件，其特征在于，所述第一金屬電鍍層為鋅電鍍層，所述第二金屬電鍍層為鎳電鍍層。
18.如權(quán)利要求15所述的功率半導(dǎo)體元器件，其特征在于，所述第三金屬電鍍層為銅電鍍層。
19.如權(quán)利要求15所述的功率半導(dǎo)體元器件，其特征在于，所述第四金屬電鍍層為錫電鍍層。
20.如權(quán)利要求15所述的功 率半導(dǎo)體元器件，其特征在于，所述鋁合金引線框架中硅含量為0.2% 0.6%，鐵含量為0.3% 0.8%，銅含量為0.1 % 0.3 %，錳含量為0.1% 1%，鎂含量為0.5% 5%，鉻含量為0.1% 0.5%，鋅含量為0.1% 0.4%，鈦含量為0.05% 0.3%0
21.如權(quán)利要求15所述的功率半導(dǎo)體元器件，其特征在于，所述第一、第二金屬電鍍層和第三金屬電鍍層的總厚度為0.5um 15um。
22.如權(quán)利要求15所述的功率半導(dǎo)體元器件，其特征在于，所述第四金屬電鍍層的厚度為5um 15um。
23.如權(quán)利要求15所述的功率半導(dǎo)體元器件，其特征在于，所述引線框架的總厚度為T，所述引線框架所包含的沖切角的沖切圓角半徑限制在0.5T 2T。
24.如權(quán)利要求15所述的功率半導(dǎo)體元器件，其特征在于，所述引線框架的總厚度為T，所述引線框架所包含的彎折角的彎折圓角半徑限制在0.5T 3T。
25.如權(quán)利要求15所述的功率半導(dǎo)體元器件，其特征在于，還在所述芯片粘貼區(qū)的底面電鍍有第四金屬電鍍層；并且 電鍍?cè)谛酒迟N區(qū)底面的第四金屬電鍍層覆蓋在依次電鍍于芯片粘貼區(qū)底面的第一金屬電鍍層、第二金屬電鍍層和第三金屬電鍍層上，以及電鍍于芯片粘貼區(qū)底面的第四金屬電鍍層外露于所述塑封體之外。
26.如權(quán)利要求15所述的功率半導(dǎo)體元器件，其特征在于，在引腳上或芯片安裝單元上所形成的切割面均暴露在第一、第二、第三和第四金屬電鍍層之外。
27.一種利用鋁合金引線框架制備的功率半導(dǎo)體元器件，其特征在于，包括: 包含芯片安裝單元以及包含多個(gè)設(shè)置在芯片安裝單元周圍的引腳的鋁合金引線框架，所述鋁合金引線框架的表面依次電鍍第一、第二、第三金屬電鍍層； 安裝在芯片安裝單元的芯片粘貼區(qū)的頂面上的芯片； 多條鍵合引線將設(shè)置在芯片正面的多個(gè)電極分別電性連接在不同引腳所包含的引腳焊區(qū)上； 包覆在芯片粘貼區(qū)頂面的并同時(shí)還將芯片、鍵合引線以及引腳焊區(qū)包覆的塑封體；以及 電鍍?cè)谒鲆_所包含的延伸至塑封體之外的外部引腳上的第四金屬電鍍層； 其中，所述引線框架的總厚度為T，且所述引線框架所包含的沖切角的沖切圓角半徑限制在0.5T 2T以及所述引線 框架所包含的彎折角的彎折圓角半徑限制在0.5T 3T。
全文摘要
本發(fā)明涉及一種引線框架，更確切的說(shuō)，本發(fā)明旨在提供一種應(yīng)用在功率半導(dǎo)體元器件中的鋁合金引線框架。本發(fā)明提供了鋁合金混合材料中各基本材料的種類及其比例關(guān)系，以及利用該混合材料所制備的鋁合金引線框架。并先在引線框架上電鍍一層第一金屬電鍍層，然后再在第一金屬電鍍層上電鍍第二金屬電鍍層和第三金屬電鍍層。將鍍有第一、第二、第三金屬電鍍層的引線框架用來(lái)完成芯片粘貼、引線鍵合和塑封工藝等制造流程。完成塑封工藝之后，還需要在第三金屬電鍍層裸露在塑封材料之外的區(qū)域上電鍍第四金屬電鍍層。
文檔編號(hào)H01L23/495GK103187382SQ201110461629
公開日2013年7月3日 申請(qǐng)日期2011年12月27日 優(yōu)先權(quán)日2011年12月27日
發(fā)明者牛志強(qiáng), 魯明朕, 薛彥迅, 霍炎, 潘華, 連國(guó)鋒, 魯軍, 何約瑟 申請(qǐng)人:萬(wàn)國(guó)半導(dǎo)體(開曼)股份有限公司