專利名稱：一種優(yōu)化嵌入式stt-ram性能與硬件耗費(fèi)的異構(gòu)設(shè)計(jì)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及新型存儲(chǔ)器技術(shù)與計(jì)算機(jī)存儲(chǔ)體系結(jié)構(gòu)設(shè)計(jì)方法，具體涉及一種異構(gòu)設(shè)計(jì)策略與方法，用以優(yōu)化高性能處理器和移動(dòng)終端SoC芯片中嵌入式自旋力矩轉(zhuǎn)移隨機(jī)存儲(chǔ)器的整體性能與硬件耗費(fèi)。
背景技術(shù)：
自旋力矩轉(zhuǎn)移隨機(jī)存儲(chǔ)器(Spin-Torque Transfer Random Access Memory,以下簡(jiǎn)稱STT-RAM)作為新一代磁電阻隨機(jī)存儲(chǔ)器(Magnetic RAM)技術(shù)是最受業(yè)界關(guān)注的新型存儲(chǔ)技術(shù)之一。與傳統(tǒng)存儲(chǔ)器技術(shù)相比，STT-RAM具有非易失、存儲(chǔ)密度高、可微縮能力強(qiáng)、 讀寫速度快和靜態(tài)功耗低等多種優(yōu)點(diǎn)，具有作為系統(tǒng)級(jí)芯片(System on Chip，SoC)和高性能處理器中的通用存儲(chǔ)器(Universal Memory)的潛力。采用STT-RAM作為系統(tǒng)級(jí)芯片和處理器的嵌入式存儲(chǔ)器有諸多技術(shù)優(yōu)點(diǎn)。一方面，STT-RAM的存儲(chǔ)密度高，可有效提高片上存儲(chǔ)器的容量，緩解日益嚴(yán)重的“存儲(chǔ)墻”問題；另一方面，STT-RAM的存儲(chǔ)陣列幾乎沒有漏電功耗，因此還可進(jìn)一步緩解高性能芯片 (特別是電池供電系統(tǒng)芯片)在功耗與熱設(shè)計(jì)等方面的瓶頸。再者，STT-RAM的由于其非易失性，還可取代NOR或NAND閃存存儲(chǔ)器，為系統(tǒng)級(jí)芯片提供非易失性存儲(chǔ)和快速熱啟動(dòng) (instant-on)等功能。因此，STT-RAM的目標(biāo)是通用存儲(chǔ)器，它有可能改變傳統(tǒng)芯片系統(tǒng)中靜態(tài)隨機(jī)存儲(chǔ)器、動(dòng)態(tài)隨機(jī)存儲(chǔ)器和非易失性的閃存存儲(chǔ)器等多種存儲(chǔ)工藝技術(shù)并存的現(xiàn)狀，為系統(tǒng)級(jí)芯片提供單一存儲(chǔ)工藝的完整解決方案。但是，STT-RAM作為通用存儲(chǔ)器在技術(shù)上還存在一定的制約。首先，STT-RAM雖然具有非易失性、靜態(tài)功耗極低，但它的寫延遲和動(dòng)態(tài)功耗都比較大，難以用做需要高速并頻繁訪問的嵌入式存儲(chǔ)模塊；而一些減小STT-RAM寫延遲和功耗的技術(shù)方法又會(huì)造成 STT-RAM失去非易失性。其次，STT-RAM的讀寫延遲不一致，這與傳統(tǒng)靜態(tài)隨機(jī)存儲(chǔ)器的讀寫不同，給存儲(chǔ)架構(gòu)的設(shè)計(jì)帶來新的挑戰(zhàn)。因此，僅采用相同的電路和結(jié)構(gòu)來設(shè)計(jì)STT-RAM， 難以滿足系統(tǒng)級(jí)芯片對(duì)存儲(chǔ)特性的多樣性需求，無法實(shí)現(xiàn)使STT-RAM成為系統(tǒng)級(jí)芯片中通用存儲(chǔ)器技術(shù)的目標(biāo)。通常的電子與芯片系統(tǒng)的存儲(chǔ)結(jié)構(gòu)有多種不同的存儲(chǔ)特性需求，是由多種不同工藝技術(shù)的存儲(chǔ)器共同組成的多樣性存儲(chǔ)系統(tǒng)，它通常包括靜態(tài)隨機(jī)存儲(chǔ)器(Static Random Access Memory, SRAM)、動(dòng)態(tài)隨機(jī)存儲(chǔ)器(Dynamic Random Access Memory, DRAM)禾口閃存存儲(chǔ)器(NOR或NAND Flash Memory)三大類存儲(chǔ)器。其中 靜態(tài)隨機(jī)存儲(chǔ)器具有存儲(chǔ)速度快和可片上集成的優(yōu)點(diǎn)，主要作為嵌入式存儲(chǔ)器為運(yùn)算處理單元提供可高速訪問的存儲(chǔ)單元。但由于靜態(tài)隨機(jī)存儲(chǔ)器存儲(chǔ)密度低且漏電功耗大，已逐漸成為系統(tǒng)級(jí)芯片設(shè)計(jì)的主要瓶頸。 動(dòng)態(tài)隨機(jī)存儲(chǔ)器具有存儲(chǔ)密度高和訪問速度較快的優(yōu)點(diǎn)，主要作為外部存儲(chǔ)器為運(yùn)算處理單元提供大容量的運(yùn)行數(shù)據(jù)空間。但動(dòng)態(tài)隨機(jī)存儲(chǔ)器需要不斷的刷新以保持?jǐn)?shù)據(jù)不丟失，能量耗費(fèi)大。
閃存存儲(chǔ)器具有存儲(chǔ)密度高和非易失性的優(yōu)點(diǎn)，主要作為程序或數(shù)據(jù)存儲(chǔ)器使用，為芯片提供大容量掉電不丟失的數(shù)據(jù)存儲(chǔ)空間。但閃存存儲(chǔ)器編程控制復(fù)雜，且存取速度慢，為系統(tǒng)芯片設(shè)計(jì)帶來一定的復(fù)雜度。加工工藝完全不同的多種存儲(chǔ)器芯片在給電子系統(tǒng)帶來了額外的封裝與系統(tǒng)集成耗費(fèi)的同時(shí)，也成為系統(tǒng)性能提升的主要技術(shù)制約。盡管STT-RAM作為一種具有通用特征的存儲(chǔ)器技術(shù)有望為系統(tǒng)級(jí)芯片提供完整的存儲(chǔ)解決方案，但是采用傳統(tǒng)同構(gòu)設(shè)計(jì)策略的STT-RAM難以滿足系統(tǒng)級(jí)芯片對(duì)存儲(chǔ)的多樣性要求。因此，在相同的存儲(chǔ)工藝基礎(chǔ)上，設(shè)計(jì)存儲(chǔ)特性不同的STT-RAM對(duì)系統(tǒng)級(jí)芯片有非常重要的意義。

發(fā)明內(nèi)容
本發(fā)明的目的在于提出一種異構(gòu)設(shè)計(jì)策略，在單一的存儲(chǔ)工藝下使STT-RAM能靈活滿足系統(tǒng)級(jí)芯片對(duì)存儲(chǔ)的多樣性需求，即能同時(shí)滿足運(yùn)算處理單元對(duì)高速、低功耗、大容量和非易失性存儲(chǔ)的要求，并能在此基礎(chǔ)上能進(jìn)一步優(yōu)化STT-RAM存儲(chǔ)系統(tǒng)的性能與硬件耗費(fèi)。為了實(shí)現(xiàn)上述任務(wù)，本發(fā)明采取一種異構(gòu)的設(shè)計(jì)策略在不改變STT-RAM工藝流程的條件下，采用不同的結(jié)構(gòu)和電路來設(shè)計(jì)存儲(chǔ)特性完全不同的STT-RAM存儲(chǔ)模塊，來分別滿足運(yùn)算處理單元多樣的存儲(chǔ)需求。從而實(shí)現(xiàn)僅采用STT-RAM技術(shù)就能滿足系統(tǒng)級(jí)芯片的需求，減少存儲(chǔ)芯片的使用，增加系統(tǒng)級(jí)芯片片上集成的存儲(chǔ)器容量，進(jìn)一步優(yōu)化 STT-RAM的性能與硬件耗費(fèi)。實(shí)現(xiàn)該異構(gòu)設(shè)計(jì)策略的具體方法主要包括 在同一芯片設(shè)計(jì)中，在STT-RAM存儲(chǔ)單元中選擇不同的控制nMOS晶體管大小， 從而使同一芯片中的STT-RAM具備不同的讀延遲和寫延遲比例。增大nMOS晶體管可減小 STT-RAM的寫延遲同時(shí)增加讀延遲；減小nMOS晶體管可減小STT-RAM的讀延遲同時(shí)增加寫延遲。 在同一芯片設(shè)計(jì)中，在STT-RAM存儲(chǔ)單元中選擇不同的磁通道結(jié)自由層面積， 從而使同一芯片中的STT-RAM單元同時(shí)具備易失性和非易失性。對(duì)于非易失性的STT-RAM， 其寫速度慢且能耗大，但可保存數(shù)據(jù)；對(duì)于易失性的STT-RAM，其寫速度快且能耗低，但數(shù)據(jù)會(huì)隨時(shí)間而丟失，需要不斷的刷新操作來保持?jǐn)?shù)據(jù)完整性。 在同一芯片設(shè)計(jì)中，對(duì)STT-RAM存儲(chǔ)陣列選擇不同的陣列大小，從而使同一芯片中的STT-RAM陣列同時(shí)具備不同的延遲水平和存儲(chǔ)密度。增大STT-RAM陣列，將同時(shí)增加STT-RAM陣列的讀寫延遲，但會(huì)獲得更高的存儲(chǔ)密度；減小STT-RAM陣列，將同時(shí)減少 STT-RAM陣列的讀寫延遲，但也會(huì)減小STT-RAM的存儲(chǔ)密度。通過采用上述的異構(gòu)設(shè)計(jì)策略與三種實(shí)現(xiàn)方法，可實(shí)現(xiàn)在系統(tǒng)級(jí)芯片上采用相同 STT-RAM工藝設(shè)計(jì)存儲(chǔ)特性相異的STT-RAM存儲(chǔ)陣列。從而使多種存儲(chǔ)特性不同的STT-RAM 存儲(chǔ)陣列集成于同一顆芯片上，以充分滿足系統(tǒng)級(jí)芯片對(duì)存儲(chǔ)模塊要求的多樣性。與已有技術(shù)相比，本發(fā)明的技術(shù)優(yōu)勢(shì)與效果體現(xiàn)在1.在不改變制造工藝的前提下，通過異構(gòu)設(shè)計(jì)實(shí)現(xiàn)多種存儲(chǔ)特性不同的STT-RAM 存儲(chǔ)陣列在同一芯片中集成，可滿足系統(tǒng)級(jí)芯片或高性能處理器對(duì)存儲(chǔ)的多樣性需求。2.在滿足系統(tǒng)級(jí)芯片的存儲(chǔ)多樣性需求的條件下，本發(fā)明的STT-RAM解決方案可為系統(tǒng)提供高速、低功耗和非易失性的存儲(chǔ)結(jié)構(gòu)，充分發(fā)揮STT-RAM多方面的技術(shù)優(yōu)勢(shì)。
3.本發(fā)明的STT-RAM解決方案可改變傳統(tǒng)存儲(chǔ)系統(tǒng)需要多種存儲(chǔ)工藝和多個(gè)芯片集成的現(xiàn)狀，顯著減少電子系統(tǒng)的封裝和板級(jí)硬件耗費(fèi)，進(jìn)一步有利于系統(tǒng)的小型化與便攜設(shè)計(jì)。


圖1為STT-RAM單元結(jié)構(gòu)和STT-RAM單元異構(gòu)設(shè)計(jì)方法示意圖。圖2為STT-RAM陣列異構(gòu)設(shè)計(jì)方法示意圖。圖3為采用傳統(tǒng)存儲(chǔ)技術(shù)的智能手機(jī)存儲(chǔ)系統(tǒng)示意。圖4為采用STT-RAM異構(gòu)設(shè)計(jì)策略的智能手機(jī)存儲(chǔ)系統(tǒng)示意圖。圖5為采用STT-RAM異構(gòu)設(shè)計(jì)策略的STT-RAM與靜態(tài)隨機(jī)存儲(chǔ)器混合的智能手機(jī)存儲(chǔ)系統(tǒng)示意圖。
具體實(shí)施例方式以下結(jié)合附圖和實(shí)施例對(duì)本發(fā)明作進(jìn)一步的詳細(xì)說明。圖1所示是STT-RAM的存儲(chǔ)單元結(jié)構(gòu)。通常，每個(gè)STT-RAM存儲(chǔ)單元由一個(gè)磁通道結(jié)(Magnetic Tunneling Junction,MTJ)和一個(gè)控制nMOS晶體管組成。而磁通道結(jié)是由上下兩層鐵磁層和中間的氧化層組成。其中一層鐵磁層的磁場(chǎng)方向可以在電流的作用下發(fā)生改變，被稱作自由層。而另一層的鐵磁層的磁場(chǎng)方向固定不變，被稱作固定層。在STT-RAM 存儲(chǔ)單元級(jí)別上，本發(fā)明提出兩種異構(gòu)設(shè)計(jì)方法。1.通過減小磁通道結(jié)自由層的面積，可減小磁通道結(jié)寫延遲和能耗，但會(huì)使磁通道結(jié)成為易失性存儲(chǔ)介質(zhì)。因此，可以在不改變制造工藝的基礎(chǔ)上，通過改變磁通道結(jié)自由層的面積，使易失性和非易失性的STT-RAM都集成于同一芯片中。2.通過增大nMOS晶體管，可提高STT-RAM單元的寫速度，但會(huì)同時(shí)降低讀速度。 因此，可以在不改變制造工藝的基礎(chǔ)上，通過改變nMOS晶體管的大小，使不同讀寫速度的 STT-RAM都集成于同一芯片中。圖2所示是STT-RAM陣列異構(gòu)設(shè)計(jì)方法。通過調(diào)整每個(gè)STT-RAM陣列的大小可以改變STT-RAM的讀寫訪問速度。當(dāng)減小STT-RAM陣列大小時(shí)，STT-RAM的讀寫延遲也相應(yīng)減小，但會(huì)因?yàn)榻档土送庠O(shè)電路的復(fù)用性而降低STT-RAM的存儲(chǔ)密度。因此，可以在不改變制造工藝的基礎(chǔ)上，通過改變STT-RAM陣列的大小，使不同存儲(chǔ)密度和訪問速度的STT-RAM 都集成于同一芯片上。以下以智能手機(jī)系統(tǒng)為例，解釋本發(fā)明的具體實(shí)施方式
。圖3所示為智能手機(jī)系統(tǒng)中的存儲(chǔ)器解決方案。智能手機(jī)系統(tǒng)主要包括基帶處理器、應(yīng)用處理器和媒體處理器三個(gè)部件。而智能手機(jī)系統(tǒng)的存儲(chǔ)架構(gòu)是由多種工藝不同的存儲(chǔ)技術(shù)組成的。其中 基帶處理器內(nèi)部集成嵌入式的靜態(tài)隨機(jī)存儲(chǔ)器，外部使用了非易失性的NOR閃存存儲(chǔ)器和易失性的偽靜態(tài)隨機(jī)存儲(chǔ)器(Pseudo SRAM)。 應(yīng)用處理器內(nèi)部集成嵌入式的靜態(tài)隨機(jī)存儲(chǔ)器作為高速緩存或寄存器，外部使用了 NOR閃存存儲(chǔ)器、NAND閃存存儲(chǔ)器和低功耗雙倍數(shù)據(jù)率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器(DDR SDRAM)。
媒體處理器內(nèi)部集成嵌入式靜態(tài)隨機(jī)存儲(chǔ)器作為高速緩存或寄存器，外部使用了低功耗雙倍數(shù)據(jù)率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器作為視頻圖像處理的幀存儲(chǔ)。因此，智能手機(jī)的存儲(chǔ)系統(tǒng)是有著多種不同的存儲(chǔ)特性需求、由多種存儲(chǔ)技術(shù)共同組成的多樣性系統(tǒng)，它包括了靜態(tài)隨機(jī)存儲(chǔ)器(SRAM)、動(dòng)態(tài)隨機(jī)存儲(chǔ)器(DRAM和PSRAM) 和閃存存儲(chǔ)器(NOR和NAND)三大類存儲(chǔ)器。智能手機(jī)系統(tǒng)中的多種存儲(chǔ)器技術(shù)共存的現(xiàn)狀一方面有效的滿足運(yùn)算處理單元不同的存儲(chǔ)需求，而另一方面也給系統(tǒng)的設(shè)計(jì)帶來難度。多種存儲(chǔ)芯片顯著增加了系統(tǒng)板級(jí)成本，阻礙了產(chǎn)品的小型化。同時(shí)，新采用的系統(tǒng)級(jí)封裝(System in Package, SiP)和多芯片封裝(Multiple Chip I^ckag^MCP)等高級(jí)封裝技術(shù)在提高系統(tǒng)成本的同時(shí)也降低了整個(gè)系統(tǒng)的良率。圖4所示為采用本發(fā)明提出的STT-RAM異構(gòu)設(shè)計(jì)策略與方法的智能手機(jī)存儲(chǔ)系統(tǒng)示意圖。示例中，通過異構(gòu)設(shè)計(jì)方法實(shí)現(xiàn)的STT-RAM主要分為三類1.第一類采取的技術(shù)方法是調(diào)節(jié)nMOS的大小使讀寫延遲平衡，選擇小陣列實(shí)現(xiàn)讀寫短延遲，減小磁通道結(jié)的自由層面積以減小寫延遲和寫能耗但使STT-RAM變成易失性存儲(chǔ)器件。這類STT-RAM適合高速頻繁的訪問，但無法保存數(shù)據(jù)，適合于替換芯片原有的靜態(tài)存儲(chǔ)器單元。2.第二類采取的技術(shù)方法是調(diào)節(jié)nMOS的大小使讀寫延遲平衡，選擇大陣列實(shí)現(xiàn)較高的存儲(chǔ)密度，調(diào)節(jié)磁通道結(jié)的自由層面積保證STT-RAM的非易失性。這類STT-RAM適合較頻繁的訪問，適合于替換芯片原有的外存和幀存儲(chǔ)(動(dòng)態(tài)隨機(jī)存儲(chǔ)器)，同時(shí)可以提供掉電不丟失數(shù)據(jù)的特性，適合快速熱啟動(dòng)。3.第三類采取的技術(shù)方法是調(diào)節(jié)nMOS的大小使STT-RAM讀速度快而寫速度較慢，采用非常大的陣列使STT-RAM具有高存儲(chǔ)密度，保證STT-RAM的非易失性。這類STT-RAM 適合于存儲(chǔ)較少更新的代碼或參數(shù)數(shù)據(jù)，可用來代替NOR閃存和一部分的NAND閃存的作用。對(duì)于芯片內(nèi)部分運(yùn)算處理模塊對(duì)訪問速度要求很高的情況，本發(fā)明提出的異構(gòu) STT-RAM設(shè)計(jì)還可以與靜態(tài)隨機(jī)存儲(chǔ)器組合為系統(tǒng)級(jí)芯片提供嵌入式存儲(chǔ)器的解決方案。 該方案如圖5所示。通過異構(gòu)設(shè)計(jì)策略與方法，STT-RAM使單一工藝的存儲(chǔ)技術(shù)實(shí)現(xiàn)了多種不同的存儲(chǔ)特性，滿足了智能手機(jī)系統(tǒng)級(jí)芯片對(duì)存儲(chǔ)系統(tǒng)的多樣性需求，更使智能手機(jī)的具備了極低漏電功耗和快速熱啟動(dòng)功能。同時(shí)，由于STT-RAM使不同存儲(chǔ)特性的器件都集成于一顆芯片，采用STT-RAM技術(shù)的手機(jī)將顯著減少封裝、測(cè)試和板級(jí)設(shè)計(jì)的成本，進(jìn)一步促進(jìn)智能手機(jī)的小型與便攜化。
權(quán)利要求
1.一種嵌入式STT-RAM存儲(chǔ)器的異構(gòu)設(shè)計(jì)方法，其特征在于在不改變STT-RAM工藝流程的條件下，采用不同的結(jié)構(gòu)和/或電路來設(shè)計(jì)存儲(chǔ)特性不同的STT-RAM存儲(chǔ)器；根據(jù)運(yùn)算處理模塊的存儲(chǔ)需求將上述存儲(chǔ)特性不同的STT-RAM存儲(chǔ)器集成在同一顆芯片中。
2.根據(jù)權(quán)利要求1所述方法，其特征在于通過改變所述STT-RAM的存儲(chǔ)單元內(nèi)磁通道結(jié)自由層的面積和/或nMOS晶體管的大小來設(shè)計(jì)存儲(chǔ)特性不同的STT-RAM存儲(chǔ)器。
3.根據(jù)權(quán)利要求1或2所述方法，其特征在于通過改變所述STT-RAM的存儲(chǔ)陣列的大小來設(shè)計(jì)存儲(chǔ)特性不同的STT-RAM存儲(chǔ)器。
4.根據(jù)權(quán)利要求2所述方法，其特征在于通過增大nMOS晶體管以減小存儲(chǔ)單元的寫延遲；減小nMOS晶體管以減小STT-RAM存儲(chǔ)單元的讀延遲。
5.根據(jù)權(quán)利要求2所述方法，其特征在于通過減小磁通道結(jié)自由層的面積，以減小存儲(chǔ)單元的寫延遲和能耗；增大磁通道結(jié)自由層的面積，以使STT-RAM具有非易失性。
6.根據(jù)權(quán)利要求3所述方法，其特征在于通過增大所述STT-RAM存儲(chǔ)陣列，以獲得更高的存儲(chǔ)密度；減小所述STT-RAM存儲(chǔ)陣列，以減少讀寫延遲。
7.根據(jù)權(quán)利要求1-6任一項(xiàng)所述方法設(shè)計(jì)制造的STT-RAM存儲(chǔ)器芯片或集成STT-RAM 存儲(chǔ)器的芯片。
8.一種電子設(shè)備，其特征在于，使用權(quán)利要求7所述STT-RAM存儲(chǔ)器芯片或集成 STT-RAM存儲(chǔ)器的芯片。
9.根據(jù)權(quán)利要求8所述的電子設(shè)備，其特征在于所述電子設(shè)備還包括與所述STT-RAM 存儲(chǔ)器結(jié)合使用的其他存儲(chǔ)器。
10.根據(jù)權(quán)利要求8或9所述的電子設(shè)備，其特征在于該電子設(shè)備為智能手機(jī)。
全文摘要
一種優(yōu)化嵌入式自旋力矩轉(zhuǎn)移隨機(jī)存儲(chǔ)器性能與硬件耗費(fèi)的異構(gòu)設(shè)計(jì)方法，通過改變自旋力矩轉(zhuǎn)移隨機(jī)存儲(chǔ)器上存儲(chǔ)單元磁通道結(jié)自由層的面積、nMOS晶體管的大小和存儲(chǔ)器陣列的大小來改變自旋力矩轉(zhuǎn)移隨機(jī)存儲(chǔ)器的存儲(chǔ)特性，并將具有不同特性的存儲(chǔ)模塊集成于同一顆芯片內(nèi)。本發(fā)明在不改變STT-RAM工藝流程的條件下，采用不同的結(jié)構(gòu)和電路來設(shè)計(jì)存儲(chǔ)特性完全不同的STT-RAM模塊，以分別滿足運(yùn)算處理單元多樣的存儲(chǔ)需求。從而實(shí)現(xiàn)僅采用STT-RAM技術(shù)就能滿足系統(tǒng)級(jí)芯片的需求，減少存儲(chǔ)芯片的使用，增加系統(tǒng)級(jí)芯片片上集成的存儲(chǔ)器容量，進(jìn)一步優(yōu)化STT-RAM的性能與硬件耗費(fèi)。
文檔編號(hào)H01L43/12GK102569643SQ20111044878
公開日2012年7月11日 申請(qǐng)日期2011年12月28日 優(yōu)先權(quán)日2011年12月28日
發(fā)明者孫宏濱, 張彤, 鄭南寧, 閩泰 申請(qǐng)人:西安交通大學(xué)