專利名稱：基于導(dǎo)電奈米溝道板的靜態(tài)隨機存取內(nèi)存單元的制作方法
技術(shù)領(lǐng)域：
本發(fā)明關(guān)于具有改良式電容器的靜態(tài)隨機存取憶體(DRAM)和嵌入式DRAM(eDRAM)單元。本發(fā)明特別應(yīng)用于需要嵌入式DRAM的半導(dǎo)體芯片。
背景技術(shù)：
單一晶體管動態(tài)內(nèi)存單元包含通過柵極(pass-gate)、儲存電容器、以及連接至位線、字符線、和電容器板的電性連接。該潮流已來到減小該內(nèi)存單元的尺寸，以提供更高的包裝密度，但卻增加裝置運作速度?，F(xiàn)今的內(nèi)存單元不是包含深溝槽電容器、就是包含后端制程(back end of line, BEOL)堆棧的電容器。然而，這些方案對于制造而言是困難且復(fù)雜的。因此，需要出現(xiàn)改良的方法，以制造包含有效電容值的靜態(tài)隨機存取內(nèi)存、及因而形成的裝置。

發(fā)明內(nèi)容
本發(fā)明的態(tài)樣為一種改良的方法，該方法藉由在導(dǎo)電本體中形成奈米溝道，以形成大電容器。本發(fā)明的另一態(tài)樣為形成在導(dǎo)電本體中的奈米溝道中的電容器。本發(fā)明的額外態(tài)樣及其它特征將在接下來的內(nèi)容中加以描述，其中某些部分對于本領(lǐng)域中具有通常技術(shù)者而言，在檢視過接下來的內(nèi)容后，會認為是顯而易見，或者也可從本發(fā)明的實作中加以學(xué)習(xí)。本發(fā)明的優(yōu)點，可由附隨的權(quán)利要求書中所特別指出的，來加以實現(xiàn)及獲得。根據(jù)本發(fā)明，一些技術(shù)效果可部分由一種方法達成，該方法包含形成通過第一層間介電質(zhì)的源極接觸；在該第一層間介電質(zhì)上形成導(dǎo)電本體；在該導(dǎo)電本體上形成第二層間介電質(zhì)；形成通過該第二層間介電質(zhì)、導(dǎo)電本體、和第一層間介電質(zhì)的漏極和柵極接觸；在該導(dǎo)電本體中形成奈米溝道；在該溝道中形成絕緣層；以及金屬化該溝道。本發(fā)明的態(tài)樣包含形成該漏極和柵極接觸的下列步驟形成通過該第二層間介電質(zhì)和導(dǎo)電本體的第一開口 ；在該第一開口中形成絕緣襯墊；形成通過該第一層間介電質(zhì)的第二開口 ；以及以金屬填充該第一和第二開口。本發(fā)明的另外態(tài)樣包含形成硅氧化物或高介電系數(shù)氧化物的該絕緣襯墊。其它態(tài)樣包含形成該絕緣襯墊至小于5奈米的厚度。額外態(tài)樣包含形成該第一層間介電質(zhì)的材料對該導(dǎo)電本體有蝕刻選擇性。另一個態(tài)樣包含形成摻雜多晶娃的該導(dǎo)電本體、以及形成氮化娃的該第一層間介電質(zhì)。進一步態(tài)樣包含形成該奈米溝道的下列步驟形成通過該第二層間介電質(zhì)的開口 ；以及在該導(dǎo)電本體中形成開口。進一步態(tài)樣包含形成該開口的下列步驟在該第二層間介電質(zhì)上形成奈米圖案化掩膜；通過該奈米圖案化掩膜蝕刻該第二層間介電質(zhì)；通過該奈米圖案化掩膜部分地蝕刻該導(dǎo)電本體；以及移除該奈米圖案化掩膜。其它態(tài)樣包含蝕刻該導(dǎo)電本體至該導(dǎo)電本體的厚度的80 %至90 %的深度。另一個態(tài)樣包含形成具有特征的該奈米圖案化掩膜，該特征有50奈米至100奈米的間距。額外態(tài)樣包含形成高介電系數(shù)材料的該絕緣層。本發(fā)明的另一個態(tài)樣是一種裝置，其包含層間介電質(zhì)；導(dǎo)電本體具有數(shù)個奈米溝道，各個奈米溝道包含設(shè)置于該奈米溝道中的絕緣層、以及填充該奈米溝道中的剩余空間的金屬；源極接觸，通過該層間介電質(zhì)而電性連接至該導(dǎo)電本體；柵極接觸，通過并電性絕緣于該導(dǎo)電本體；以及漏極接觸，通過并電性絕緣于該導(dǎo)電本體。態(tài)樣包含一種裝置，其具有介于該柵極和漏極接觸與該導(dǎo)電本體之間的絕緣襯墊，以將該接觸電性絕緣于該導(dǎo)電本體。進一步態(tài)樣包含該絕緣襯墊由硅氧化物或高介電系數(shù)氧化物形成。其它態(tài)樣包含該奈米溝道的間距為50奈米至100奈米。另一個態(tài)樣包含在該金屬上、填充該奈米溝道的第二層間介電質(zhì)。額外態(tài)樣包含在該第一層間介電質(zhì)下方、并電性連接至該源極、柵極、和漏極接觸的晶體管。對于本領(lǐng)域中的熟習(xí)技術(shù)者而言，從接下來的詳細描述中，可明顯地認識到本案的額外態(tài)樣及技術(shù)效果，其中，本發(fā)明的實施例僅藉由例示用以實行本發(fā)明的最佳模式來 加以描述。將會了解到，本發(fā)明可有其它不同的實施例，并且，可針對各種顯而易知的方面，修改部分的細節(jié)，而不致背離本發(fā)明。因此，圖式及描述其本質(zhì)僅視為例示之用，而非用以限制本發(fā)明。


本發(fā)明是藉由范例附隨圖式中的圖形來加以例示，而非用來限制，在該圖式中，相同的參考編號視為類似的組件，其中圖I至14示意地例示依據(jù)示范實施例的用米形成DRAM單元的制程流程。
具體實施例方式在接下來的描述中，為了解釋的目的，列出各種特定的細節(jié)，以提供示范實施例的全盤了解。然而，很明顯地，示范實施例不需要這些特定細節(jié)、或以均等配置，也可加以實行。在其它例子中，眾所周知的結(jié)構(gòu)及裝置是以方塊圖的形成加以顯示，以避免不必要地模糊示范實施例。此外，除非特別指明，否則應(yīng)了解到，說明書及圖式中所使用的所有數(shù)字、表現(xiàn)數(shù)量、比例、以及成分和反應(yīng)條件等的各種性質(zhì)，在所有例子中，均可由“大約”這個術(shù)語來加以修正。本發(fā)明面對并解決伴隨形成深溝槽或BEOL堆棧電容器所發(fā)生的復(fù)雜制造問題。依據(jù)本發(fā)明的實施例，在導(dǎo)電本體中形成奈米溝道，沉積絕緣體層，以及金屬化該奈米溝道。在此實施例中，由于采用堆棧圖案化電極，因此，可避免用于典型金屬/金屬電容器的無效的層間介電質(zhì)圖案化，并因此可減少制造步驟的數(shù)目。此外，可改進該電容性。依據(jù)本發(fā)明的實施例的方法包含形成通過第一層間介電質(zhì)的源極接觸；在該第一層間介電質(zhì)上形成導(dǎo)電本體；在該導(dǎo)電本體上形成第二層間介電質(zhì)；形成通過該第二層間介電質(zhì)、導(dǎo)電本體、和第一層間介電質(zhì)的漏極和柵極接觸；在該導(dǎo)電本體中形成奈米溝道；在該溝道中形成絕緣層；以及金屬化該溝道。對于本領(lǐng)域中的熟習(xí)技術(shù)者可言，從接下來的詳細描述，可明顯地得知其它態(tài)樣、特征、及技術(shù)效果，其中，僅藉由最佳模式的例示來顯示及描述較佳實施例。本發(fā)明可具有其它不同的實施例，而其各個細節(jié)在各種顯而易知的方面可加以修正。因此，圖式及描述其本質(zhì)僅視為例示之用，而非用以限制本發(fā)明。注意圖1，具有源極103、漏極105、及多晶硅柵極107的晶體管101是形成在硅基板109上。第一層間介電質(zhì)111是形成在晶體管101上方。接觸113、115、及117是形成通過層間介電質(zhì)111，并向下分別至源極103、柵極107、及漏極105。層間介電質(zhì)111可由二氧化硅(SiO2)來加以形成。厚度為50奈米至150奈米的第二層間介電質(zhì)201是形成在第一層間介電質(zhì)111及接觸113、115、和117上方，如圖2所例示的。層間介電質(zhì)201可由氮化硅(SiN)、或任何對層間介電質(zhì)111具有高蝕刻選擇性的適合材料來加以形成。微影掩膜(lithographymask) 203是涂布至層間介電質(zhì)201，并由任何適合的微影術(shù)來加以顯影，以在源極接觸113上方形成開口 205。開口 205將定義至該奈米溝道板的本體的中介接觸。如圖3所例示的，通過開口 205，將層間介電質(zhì)2向下蝕刻至源極接觸113。之后，如圖4所例示的，可例如以剝離法(stripping)移除微影掩膜203，并以任何適合的方法金屬化中介接觸401。注意圖5，沉積該奈米溝道板的本體501。例如，本體501可由ρ或η摻雜多晶硅來加以形成。例如，該多晶硅可摻雜有磷或硼?；蛘?，本體501可由鍺、或任何可予以圖案化的導(dǎo)體來加以形成?？沙练e第三層間介電質(zhì)503 (例如，氧化物或氮化物)至50奈米至150奈米的厚度。另一個微影掩膜505是涂布在層間介電質(zhì)503上，以開口來定義至漏極105及柵極107的接觸。如圖6所例示的，使用微影掩膜505，第三層間介電質(zhì)503及主體501是向下蝕刻至第二層間介電質(zhì)201,以形成孔洞601?？山逵筛軛U化(leverage)第三層間介電質(zhì)503及主體的不同蝕刻化學(xué)，而以單一步驟實施該蝕刻。此外，該蝕刻可為干蝕刻或反應(yīng)式離子蝕刻(RIE)。形成層間介電質(zhì)201的材料必需可作為蝕刻主體501的蝕刻停止。之后，剝離微影掩膜505，并將例如厚度上達5奈米(例如，3奈米)的絕緣襯墊701沉積至該蝕刻的孔洞內(nèi)，如圖7所例示的。襯墊701可由硅氧化物或高介電系數(shù)氧化物(例如，鉿氧化物或鋯氧化物)所形成。注意圖8，通過孔洞601而將層間介電質(zhì)201分別向下蝕刻至柵極及漏極接觸115及117。之后，孔洞601以金屬填充，以形成接觸901及903。該孔洞可由任何適合的方法加以金屬化。襯墊701將接觸901及903與主體501分離。如圖10所例示的，奈米圖案化掩膜1001被涂布至第三層間介電質(zhì)503上。掩膜1001可包含2至10個特征，而該等特征可具有50奈米至100奈米的間距。在圖11中，通過奈米圖案化掩膜1001而將大部分、但非全部的層間介電質(zhì)503及主體501向下蝕刻至層間介電質(zhì)201。該蝕刻可以時間為基準，而留下10%至20%的主體501未蝕刻，如此一來，主體501中便可形成多個溝道。該等溝道均連接在一起(未顯示，為了方便例示起見)。主體501的剩余部分形成電容器板的第一電極，而使用多個高度可產(chǎn)生大電容器區(qū)域。注意圖12，剝離掩膜1001，并將絕 緣層1201沉積至該溝道中。絕緣層1201可為高介電系數(shù)的絕緣體，例如，鉿氧化物或鋯氧化物，并因此形成該電容器板的絕緣體。該溝道可接著被金屬化，以形成金屬化的溝道1301，如圖13所例示的，金屬化的溝道1301可作為該電容器板的第二電極。如圖13所顯示的，晶體管101的源極103是固定至該電容器板的該主體，金屬化的奈米溝道1301作為接地，并產(chǎn)生連接至該字符和位線的連接。如圖14所例示的，可結(jié)合例如圖13的裝置。本發(fā)明的實施例可達成數(shù)種技術(shù)效果，包含更有效率的層間介電質(zhì)圖案化、減少制造步驟的數(shù)目、以及改良的電容值。本發(fā)明可應(yīng)用至各種類型的高度集積化半導(dǎo)體裝置，例如 DRAM 及 eDRAM。
在先前的段落中，本發(fā)明是參考本發(fā)明的特定示范實施例來加以描述。然而，很明顯地，可對本發(fā)明作出各種修正及改變，而不致于背離本發(fā)明在權(quán)利要求書中所呈現(xiàn)的最廣精神及范圍。因此，該說明書及圖式將被視為例示、而非限制之用。應(yīng)了解到，本發(fā)明可使用不同的其它組合及實施例，并因此可在本文所表示的發(fā)明概念的范圍內(nèi)，作任何的改變或修正。
權(quán)利要求
1.一種方法，包含 形成通過第一層間介電質(zhì)的源極接觸； 在該第一層間介電質(zhì)上形成導(dǎo)電本體； 在該導(dǎo)電本體上形成第二層間介電質(zhì)； 形成通過該第二層間介電質(zhì)、導(dǎo)電本體、和第一層間介電質(zhì)的漏極和柵極接觸； 在該導(dǎo)電本體中形成奈米溝道； 在該溝道中形成絕緣層；以及 金屬化該溝道。
2.如權(quán)利要求I所述的方法，復(fù)包含形成該漏極和柵極接觸的下列步驟 形成通過該第二層間介電質(zhì)和導(dǎo)電本體的第一開口； 在該第一開口中形成絕緣襯墊； 形成通過該第一層間介電質(zhì)的第二開口 ；以及 以金屬填充該第一和第二開口。
3.如權(quán)利要求2所述的方法，包含形成該第一開口的下列步驟 在該第二層間介電質(zhì)上形成掩膜；以及 通過該掩膜蝕刻該第二層間介電質(zhì)和導(dǎo)電本體。
4.如權(quán)利要求2所述的方法，包含形成硅氧化物或高介電系數(shù)氧化物的該絕緣襯墊。
5.如權(quán)利要求4所述的方法，包含形成該絕緣襯墊至小于5奈米的厚度。
6.如權(quán)利要求3所述的方法,包含形成該第一層間介電質(zhì)的材料對該導(dǎo)電本體有蝕刻選擇性。
7.如權(quán)利要求6所述的方法，包含 形成摻雜多晶硅的該導(dǎo)電本體；以及 形成氮化娃的該第一層間介電質(zhì)。
8.如權(quán)利要求I所述的方法，包含形成該奈米溝道的下列步驟 形成通過該第二層間介電質(zhì)的開口 ；以及 在該導(dǎo)電本體中形成開口。
9.如權(quán)利要求8所述的方法，包含形成該開口的下列步驟 在該第二層間介電質(zhì)上形成奈米圖案化掩膜； 通過該奈米圖案化掩膜蝕刻該第二層間介電質(zhì)； 通過該奈米圖案化掩膜部分地蝕刻該導(dǎo)電本體；以及 移除該奈米圖案化掩膜。
10.如權(quán)利要求9所述的方法，包含蝕刻該導(dǎo)電本體至該導(dǎo)電本體的厚度的8O %至90%的深度。
11.如權(quán)利要求9所述的方法，包含形成具有特征的該奈米圖案化掩膜，該特征有50奈米至100奈米的間距。
12.如權(quán)利要求I所述的方法，復(fù)包含形成高介電系數(shù)材料的該絕緣層。
13.一種裝置，包含 層間介電質(zhì)； 導(dǎo)電本體具有數(shù)個奈米溝道，各個奈米溝道包含絕緣層，設(shè)置于該奈米溝道中；以及 金屬，填充該奈米溝道中的剩余空間； 源極接觸，通過該層間介電質(zhì)而電性連接至該導(dǎo)電本體； 柵極接觸，通過并電性絕緣于該導(dǎo)電本體；以及 漏極接觸，通過并電性絕緣于該導(dǎo)電本體。
14.如權(quán)利要求13所述的裝置，復(fù)包含絕緣襯墊，介于該柵極和漏極接觸與該導(dǎo)電本體之間，以將該等接觸電性絕緣于該導(dǎo)電本體。
15.如權(quán)利要求14所述的裝置，其中，該絕緣襯墊包含硅氧化物或高介電系數(shù)氧化物。
16.如權(quán)利要求13所述的裝置，其中，該奈米溝道的間距為50奈米至100奈米。
17.如權(quán)利要求13所述的裝置，復(fù)包含在該金屬上、填充該奈米溝道的第二層間介電質(zhì)。
18.如權(quán)利要求13所述的裝置，復(fù)包含晶體管，在該第一層間介電質(zhì)下方、并電性連接至該源極、柵極、和漏極接觸。
19.一種方法，包含 在至少一個晶體管上形成第一層間介電質(zhì)； 針對各個晶體管形成通過該第一層間介電質(zhì)的源極接觸； 在該第一層間介電質(zhì)上形成摻雜多晶娃的導(dǎo)電本體； 在該導(dǎo)電本體上形成第二層間介電質(zhì)； 針對各個晶體管形成通過該第二層間介電質(zhì)、導(dǎo)電本體、和第一層間介電質(zhì)的漏極接觸和柵極接觸，并以硅氧化物或高介電系數(shù)氧化物襯墊將該漏極和柵極接觸電性絕緣于該導(dǎo)電本體； 在該導(dǎo)電本體中形成奈米溝道； 在該奈米溝道中沉積絕緣層；以及 金屬化該溝道。
20.如權(quán)利要求19所述的方法，包含形成該奈米溝道的下列步驟 在該第二層間介電質(zhì)上形成具有特征的掩膜，該特征有50奈米至100奈米的間距； 通過該掩膜蝕刻該第二層間介電質(zhì)； 通過該掩膜蝕刻該導(dǎo)電本體至該導(dǎo)電本體的厚度的80%至90%的深度；以及 移除該掩膜。
全文摘要
本發(fā)明涉及一種基于導(dǎo)電奈米溝道板的靜態(tài)隨機存取內(nèi)存單元，換言之，一種形成在導(dǎo)電本體中的奈米溝道中的電容器。實施例包含形成通過第一層間介電質(zhì)的源極接觸；在該第一層間介電質(zhì)上形成導(dǎo)電本體；在該導(dǎo)電本體上形成第二層間介電質(zhì)；形成通過該第二層間介電質(zhì)、導(dǎo)電本體、和第一層間介電質(zhì)的漏極和柵極接觸；在該導(dǎo)電本體中形成奈米溝道；在該溝道中形成絕緣層；以及金屬化該溝道。實施例包含形成該奈米溝道的下列步驟在該第二層間介電質(zhì)上形成掩膜、通過該掩膜蝕刻該第二層間介電質(zhì)、通過該掩膜將該導(dǎo)電本體蝕刻至該導(dǎo)電本體的厚度的80％至90％的深度、以及移除該掩膜，其中，該掩膜具有特征，而該特征有50奈米至100奈米的間距。
文檔編號H01L21/28GK102623410SQ201110421278
公開日2012年8月1日 申請日期2011年12月15日 優(yōu)先權(quán)日2011年1月31日
發(fā)明者D·丘馬科夫, P·黑策, W·布赫霍爾茨 申請人:格羅方德半導(dǎo)體公司