專利名稱：一種抗電磁干擾的芯片封裝結構的制作方法
技術領域：
本發(fā)明涉及一種芯片的封裝結構，尤其涉及一種能有阻隔電磁干擾的新型芯片封裝結構，屬于芯片封裝技術領域。
背景技術：
在集成電路的制作中，芯片是通過晶圓制作、形成集成電路以及切割晶圓等步驟而獲得。在晶圓的集成電路制作完成之后，由晶圓切割所形成的芯片可以向外電性連接到承載器上；其中，承載器可以是引腳架或是基板，而芯片可以采用打線結合或覆晶結合的方式電性連接至承載器。如果芯片和承載器是以打線結合的方式電性連接，則進入到填入封膠的制作步驟以構成芯片封裝體。芯片封裝技術就是將芯片包裹起來，以避免芯片與外界接觸，防止外界對芯片的損害的一種工藝技術。空氣中的雜質和不良氣體，乃至水蒸氣都會腐蝕芯片上的精密電路，進而造成電學性能下降。不同的封裝技術在制造工序和工藝方面差異很大，封裝后對內存芯片自身性能的發(fā)揮也起到至關重要的作用。隨著光電、微電制造工藝技術的飛速發(fā)展，電子產(chǎn)品始終在朝著更小、更輕、更便宜的方向發(fā)展，因此芯片元件的封裝形式也不斷得到改進。隨著人們對電子產(chǎn)品功能性要求的不斷提高，各式各樣的高性能芯片被廣泛應用于各種電器設備中。這些功高性能芯片在運行過程中容易受到電磁輻射的影響，擾亂其運行頻率，降低了電器設備的工作穩(wěn)定性。

發(fā)明內容
針對上述需求，本發(fā)明提供了一種抗電磁干擾的芯片封裝結構，該封裝結構設計合理，在確保芯片良好封裝性能的同時賦予優(yōu)秀的電磁屏蔽功能，能有效阻隔周邊電器設備釋放的電磁波輻射，確保了芯片的高效運行。本發(fā)明是一種抗電磁干擾的芯片封裝結構，該抗電磁干擾的芯片封裝結構主要包括電路板、基板、芯片、導電層、封裝體和金屬外殼，其特征在于，所述的電路板具有一承載面以及多處接地墊，基板設置在電路板上，芯片設置在基板上，所述的芯片與基板外側設有導電層，該導電層通過導電線路與電路板上的接地墊電性連接，所述的封裝體包覆在導電層外，所述的金屬外殼附著在封裝體外，并與電路板上的接地墊電性連接。在本發(fā)明一較佳實施例中，所述的芯片與基板之間采用焊接工藝進行電性連接。在本發(fā)明一較佳實施例中，所述的基板與電路板之間設置導電球，并采用粘膠進行包覆。在本發(fā)明一較佳實施例中，所述的基板材料可采用散熱性能優(yōu)良的硅片或覆銅板。在本發(fā)明一較佳實施例中，所述的導電層基材為硅膠，并通過電鍍、噴涂或濺鍍工藝形成導電線路。在本發(fā)明一較佳實施例中，所述的導電線路平行均布在導電層的外層上，其數(shù)量
3為10-40條。在本發(fā)明一較佳實施例中，所述的導電層的厚度一般為20-100um。本發(fā)明揭示了一種抗電磁干擾的芯片封裝結構，該結構具有雙重抗電磁干擾能力，能將電磁輻射通過有效接地弓I出，確保芯片的高效運行；同時，芯片封裝工藝成本低，實施簡便，適于批量生產(chǎn)。


下面結合附圖和具體實施方式
對本發(fā)明作進一步詳細的說明 圖1是本發(fā)明實施例抗電磁干擾的芯片封裝結構的結構示意附圖中各部件的標記如下1、電路板，2、基板，3、芯片，4、導電層，5、封裝體，6、金屬外殼，7、接地墊，8、導電線路，9、導電球。
具體實施例方式下面結合附圖對本發(fā)明的較佳實施例進行詳細闡述，以使本發(fā)明的優(yōu)點和特征能更易于被本領域技術人員理解，從而對本發(fā)明的保護范圍做出更為清楚明確的界定。圖1是本發(fā)明實施例抗電磁干擾的芯片封裝結構的結構示意圖；該抗電磁干擾的芯片封裝結構主要包括電路板1、基板2、芯片3、導電層4、封裝體5和金屬外殼6，其特征在于，所述的電路板1具有一承載面以及多處接地墊7，基板2設置在電路板1上，芯片3設置在基板2上，所述的芯片3與基板2外側設有導電層4，該導電層4通過導電線路8與電路板1上的接地墊7電性連接，所述的封裝體5包覆在導電層4外，所述的金屬外殼6附著在封裝體5外，并與電路板1上的接地墊7電性連接。本發(fā)明提及的抗電磁干擾的芯片封裝結構中芯片3與基板2之間采用焊接工藝進行電性連接，該焊接工藝一般為熱壓焊接法、超聲波壓焊法和熱超聲焊接法?；?與電路板1之間設置導電球9，導電球9可采用環(huán)形或矩形排列，通過導電球9實現(xiàn)基板2與電路板1的電性連接；同時，使用粘膠進行對導電球9進行包覆，提高連接穩(wěn)定性；基板2材料可采用散熱性能優(yōu)良的硅片或覆銅板。導電層4的基材為硅膠，通過電鍍、噴涂或濺鍍工藝形成導電線路8;導電線路8 平行均布于導電層4的外層，其材料一般為銅或銀，數(shù)量為10-40條，形成的導電層4厚度一般為20-100um ；導電線路8與電路板1的接地墊7電性連接，形成內屏蔽結構。金屬外殼6附著在封裝體5外，并與電路板1上的接地墊7電性連接，其材料一般選用銅或鋁合金，厚度為l_2mm ；金屬外殼6具有良好的導電性能以及強度，形成外屏蔽結構。本發(fā)明揭示了一種抗電磁干擾的芯片封裝結構，其特點是該結構具有雙重抗電磁干擾能力，能將電磁輻射通過有效接地引出，確保芯片的高效運行；同時，芯片封裝工藝成本低，實施簡便，適于批量生產(chǎn)。以上所述，僅為本發(fā)明的具體實施方式
，但本發(fā)明的保護范圍并不局限于此，任何熟悉本領域的技術人員在本發(fā)明所揭露的技術范圍內，可不經(jīng)過創(chuàng)造性勞動想到的變化或替換，都應涵蓋在本發(fā)明的保護范圍之內。因此，本發(fā)明的保護范圍應該以權利要求書所限定的保護范圍為準。
權利要求
1.一種抗電磁干擾的芯片封裝結構，該抗電磁干擾的芯片封裝結構主要包括電路板、 基板、芯片、導電層、封裝體和金屬外殼，其特征在于，所述的電路板具有一承載面以及多處接地墊，基板設置在電路板上，芯片設置在基板上，所述的芯片與基板外側設有導電層，該導電層通過導電線路與電路板上的接地墊電性連接，所述的封裝體包覆在導電層外，所述的金屬外殼附著在封裝體外，并與電路板上的接地墊電性連接。
2.根據(jù)權要求1所述的抗電磁干擾的芯片封裝結構，其特征在于，所述的芯片與基板之間采用焊接工藝進行電性連接。
3.根據(jù)權利要求2所述的抗電磁干擾的芯片封裝結構，其特征在于，所述的基板與電路板之間設置導電球，并采用粘膠進行包覆。
4.根據(jù)權要求3所述的抗電磁干擾的芯片封裝結構，其特征在于，所述的基板材料可采用散熱性能優(yōu)良的硅片或覆銅板。
5.根據(jù)權利要求1所述的抗電磁干擾的芯片封裝結構，其特征在于，所述的導電層基材為硅膠，并通過電鍍、噴涂或濺鍍工藝形成導電線路。
6.根據(jù)權利要求5所述的抗電磁干擾的芯片封裝結構，其特征在于，所述的導電線路平行均布在導電層的外層上，其數(shù)量為10-40條。
7.根據(jù)權利要求5所述的抗電磁干擾的芯片封裝結構，其特征在于，所述的導電層的厚度一般為20-100um。
全文摘要
本發(fā)明公開了一種抗電磁干擾的芯片封裝結構，該抗電磁干擾的芯片封裝結構主要包括電路板、基板、芯片、導電層、封裝體和金屬外殼，其特征在于，所述的電路板具有一承載面以及多處接地墊，基板設置在電路板上，芯片設置在基板上，所述的芯片與基板外側設有導電層，該導電層通過導電線路與電路板上的接地墊電性連接，所述的封裝體包覆在導電層外，所述的金屬外殼附著在封裝體外，并與電路板上的接地墊電性連接。本發(fā)明揭示了一種抗電磁干擾的芯片封裝結構，該結構具有雙重抗電磁干擾能力，能將電磁輻射通過有效接地引出，確保芯片的高效運行；同時，芯片封裝工藝成本低，實施簡便，適于批量生產(chǎn)。
文檔編號H01L23/552GK102368494SQ201110305088
公開日2012年3月7日 申請日期2011年10月11日 優(yōu)先權日2011年10月11日
發(fā)明者李明 申請人:常熟市廣大電器有限公司