專利名稱：累積型場(chǎng)效應(yīng)管可變電容及其制造工藝的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，尤其涉及累積型場(chǎng)效應(yīng)管(A-MOS，Accumulation M0S)可變電容及其制造工藝。
背景技術(shù)：
圖1是現(xiàn)有P型襯底A-MOS可變電容(Varactor)的結(jié)構(gòu)示意圖，圖示A-M0S可變電容包括P型襯底(P-substrate) 10、N阱(N_well) 11、用作源極和漏極的N型摻雜區(qū)13、 柵絕緣層15及多晶硅柵14。以N型摻雜區(qū)13上的電勢(shì)為零電勢(shì)位，則當(dāng)多晶硅柵14上添加的柵電壓Vg發(fā)生變動(dòng)時(shí)，A-MOS的電容也隨之變動(dòng)。具體原理如下在Vg為負(fù)電壓時(shí)，多晶硅柵14電勢(shì)低于N阱11電勢(shì)，多晶硅柵14內(nèi)的自由電子將被吸引聚集到與柵絕緣層15的接觸面，N阱11與柵絕緣層15的接觸面構(gòu)成帶正電荷的耗盡層，達(dá)到電勢(shì)平衡。由于N阱11的N型摻雜濃度較低，因此需要聚集的帶正電荷的耗盡層厚度很高，而自由電子厚度可以忽略不計(jì)，因此在Vg為負(fù)電壓時(shí)，A-MOS可變電容的電容主要取決于N阱11的耗盡層厚度及柵絕緣層厚度，由于電容與厚度成反比，因此此時(shí)A-MOS 可變電容的電容較低為Cl。在Vg為正電壓時(shí)，多晶硅柵14電勢(shì)高于N阱11電勢(shì)，在多晶硅柵14與柵絕緣層 15的接觸面形成帶正電荷的耗盡層，N阱11的自由電子被吸引聚集至與柵絕緣層15的接觸面，達(dá)到電勢(shì)平衡。由于電子厚度忽略不計(jì)，因此此時(shí)A-MOS可變電容的電容主要取決于多晶硅柵14的耗盡層厚度及柵絕緣層厚度。多晶硅柵14是重?fù)诫s，其摻雜離子濃度遠(yuǎn)高于N阱11內(nèi)的濃度，只需要較少的耗盡便能提供與襯底自由電子相平衡的正電荷，因此與 Vg為負(fù)電壓時(shí)N阱11的耗盡層相比，多晶硅柵14的耗盡層厚度較低，此時(shí)A-MOS可變電容的電容較高為C2。其中C2與Cl的比值為該A-MOS可變電容的電容調(diào)節(jié)范圍。隨著可變電容的各種應(yīng)用范圍擴(kuò)展，上述A-MOS可變電容的電容調(diào)節(jié)范圍無(wú)法滿足實(shí)際需要，因此亟需進(jìn)一步擴(kuò)大。

發(fā)明內(nèi)容
本發(fā)明提供A-MOS可變電容結(jié)構(gòu)及制造工藝，以提高A-MOS可變電容的電容調(diào)節(jié)范圍。根據(jù)發(fā)明人分析，圖1所示的P型襯底A-MOS可變電容的電容調(diào)節(jié)范圍主要由Cl 和C2決定，由于多晶硅柵14是重?fù)诫s，因此C2基本與工藝無(wú)關(guān)而只與柵氧化層15的厚度相關(guān)，Cl主要由N阱11摻雜濃度及其一致性決定，N阱11的摻雜濃度越低，其內(nèi)形成的耗盡層厚度越大，則Cl的值越小，此外N阱11的一致性越好，在同樣電壓下耗盡層會(huì)越厚，Cl 的值也越小，其可調(diào)節(jié)范圍C2/C1也就越大。因此本發(fā)明提供的技術(shù)方案核心思路在于不增加工藝步驟的情況下采用摻雜濃度更低或一致性更好的阱結(jié)構(gòu)，以便進(jìn)一步降低Cl的值，提高A-MOS可變電容的電容調(diào)節(jié)范圍C2/C1。本發(fā)明提供的一種A-MOS可變電容采用低閾值(Low-Vt) N阱替代常規(guī)N阱作為阱結(jié)構(gòu)，低閾值N阱是半導(dǎo)體領(lǐng)域一種專業(yè)術(shù)語(yǔ)，意為表面摻雜濃度低于常規(guī)N阱表面摻雜濃度的一種阱，低閾值N阱用于提供閾值電壓更低的N-MOS器件。本發(fā)明提供的另一種A-MOS可變電容采用深N阱(DNW)作為阱結(jié)構(gòu)，深N阱也是一種專業(yè)術(shù)語(yǔ)，其一致性(Uniform)遠(yuǎn)高于常規(guī)阱的一致性，深N阱在現(xiàn)有工藝中主要用于隔離P阱與P襯底，因此深N阱都是注入到P阱下方，當(dāng)把深N阱直接注入P襯底的時(shí)候， 由于P襯底的濃度很低，因此深N阱會(huì)讓P襯底反型而變成摻雜濃度非常淡的N型阱，這種非常淡同時(shí)一致性非常好的N型阱會(huì)讓Cl接近于0，因此采用上述的結(jié)構(gòu)和方法會(huì)讓該 A-MOS可變電容Cl的值將大幅度降低。

本發(fā)明還提供一種A-MOS可變電容，采用VTP工藝獲得的阱做為阱結(jié)構(gòu)，VTP離子注入是半導(dǎo)體領(lǐng)域一種專業(yè)術(shù)語(yǔ)，意為調(diào)整P-MOS閾值電壓的單獨(dú)離子注入，是摻雜濃度較低的N型摻雜，通常VTP直接注入的區(qū)域是N阱區(qū)域以二次調(diào)整N阱區(qū)域的濃度，當(dāng)將 VTP直接對(duì)P型襯底進(jìn)行VTP離子注入，P型襯底會(huì)反型成為N型阱，采用VTP工藝制出的阱相比常規(guī)N阱工藝摻雜濃度更低，從而降低了 A-MOS可變電容的Cl值，進(jìn)而提高電容調(diào)節(jié)范圍。本發(fā)明提供的上述A-MOS可變電容制造工藝通常能夠與現(xiàn)有制造工藝兼容，而且不會(huì)明顯增加現(xiàn)有A-MOS可變電容制作成本。由于本發(fā)明提供的上述A-MOS可變電容主要是采用了其它摻雜濃度或一致性更佳的阱，因此本發(fā)明提供的A-MOS可變電容制造工藝核心在于阱結(jié)構(gòu)制作相關(guān)工藝改進(jìn)， 主要是采用制作Low-Vt阱、深N阱的工藝或VTP工藝來(lái)替代現(xiàn)有A-MOS可變電容的阱制造工藝。根據(jù)核心思路，本發(fā)明提供了下述A-MOS可變電容制造工藝。本發(fā)明提供的一種A-MOS可變電容制造工藝，采用制作Low-Vt阱、深N阱工藝或 VTP工藝制作阱結(jié)構(gòu)。本發(fā)明提供的一種A-MOS可變電容制造工藝包括步驟提供襯底；在襯底上形成絕緣層；基于阱光掩模版，光刻絕緣層，形成阱摻雜區(qū)；對(duì)阱摻雜區(qū)進(jìn)行雜質(zhì)離子注入，形成低閾值阱或深阱；并通過(guò)后續(xù)常規(guī)工藝，完成柵極、源極及漏極結(jié)構(gòu)的制作。本發(fā)明提供另一種A-MOS可變電容制造工藝，包括步驟提供襯底；在襯底上形成絕緣層；基于阱光掩模版，光刻絕緣層，形成阱摻雜區(qū)；采用VTP工藝形成阱結(jié)構(gòu)；并通過(guò)后續(xù)常規(guī)工藝，完成柵極、源極及漏極結(jié)構(gòu)的制作。


圖1是現(xiàn)有P型襯底A-MOS可變電容(Varactor)的結(jié)構(gòu)示意圖；圖2 圖6為本發(fā)明實(shí)施例中P型襯底A-MOS可變電容的制造工藝中各階段結(jié)構(gòu)示意圖；圖7為本發(fā)明第二實(shí)施例中可變電容制作流程示意圖。
具體實(shí)施例方式下面提供P型襯底A-MOS可變電容的三個(gè)實(shí)施例，對(duì)于N型襯底A-MOS可變電容的實(shí)施，本領(lǐng)域一般技術(shù)人員容易根據(jù)這三個(gè)實(shí)施例推出實(shí)施方式，不再贅述。實(shí)施例一、采用低閾值N阱的P型襯底A-MOS可變電容。
低閾值N阱的結(jié)構(gòu)與N阱結(jié)構(gòu)主要的區(qū)別在于摻雜濃度較低，其它尺寸等參數(shù)相同，因此采用低閾值N阱的P型襯底A-MOS可變電容的剖面結(jié)構(gòu)也與圖1所示結(jié)構(gòu)相同，低閾值N阱的表面摻雜濃度通常是N阱摻雜濃度的一半左右，在下述制造工藝中體現(xiàn)在摻雜工藝參數(shù)不同。參照?qǐng)D2 圖6，本實(shí)施例中該P(yáng)型襯底A-MOS可變電容的制造工藝包括步驟al，如圖2 ，提供P型襯底20，雜質(zhì)濃度約7E14個(gè)/cm-3 ；步驟a2，如圖3，在襯底20上形成絕緣層21，厚度約100A，材質(zhì)可以是二氧化硅寸。步驟a3，如圖4，基于阱光刻掩模版，光刻絕緣層21，形成阱摻雜區(qū)22 ；步驟a3，如圖5，進(jìn)行雜質(zhì)離子注入，并推阱形成低閾值N阱23，其中注入離子可以是As或者Ph，注入劑量為lE12cnT2 lE13cnT2，注入能量為20Kev 400Kev，形成的低閾值N阱的摻雜離子濃度約lE17cnT3 6E17cm_3。步驟a4，如圖6，通過(guò)后續(xù)常規(guī)工藝完成柵極、源極及漏極結(jié)構(gòu)的制作，獲得P型襯底A-MOS可變電容24。實(shí)施例二、采用深N阱(DNW)的P型襯底A-MOS可變電容。深N阱目前通常用在襯底隔離器件、高壓器件及B⑶工藝中，進(jìn)行的是淺摻雜，其一致性遠(yuǎn)高于N阱，因此該可變電容的最低電容值Cl就很低，提高了可變電容的電容調(diào)節(jié)范圍。本實(shí)施例提供的該A-MOS可變電容制作過(guò)程包括如下，參照?qǐng)D7。步驟bl，提供P型襯底，雜質(zhì)濃度約7E14個(gè)/cm_3步驟b2，在該襯底上形成絕緣層，厚度約100A，材質(zhì)可以是二氧化硅；步驟b3，基于阱光刻掩模版，光刻絕緣層，形成阱摻雜區(qū)；步驟b4，將深N阱通過(guò)阱摻雜區(qū)注入P型襯底，使得注入?yún)^(qū)域的P型襯底變?yōu)槿鮊型，其中注入離子可以是Ph，注入劑量為lE12cnT2 2E13cnT2，注入能量為20Kev 2000Kev,形成的深N阱的摻雜離子濃度約4E16cnT3 4E17cnT3步驟b5，通過(guò)后續(xù)常規(guī)工藝完成柵極、源極及漏極結(jié)構(gòu)的制作，獲得P型襯底 A-MOS可變電容實(shí)施例三、采用VTP工藝制作阱結(jié)構(gòu)的P型襯底A-MOS可變電容。通過(guò)VTP工藝制作的阱結(jié)構(gòu)摻雜濃度極低，從而提高A-MOS可變電容的Cl值，進(jìn)而提高電容調(diào)節(jié)范圍。本實(shí)施例中，A-MOS可變電容制造工藝包括步驟cl，提供P型襯底，雜質(zhì)濃度約7E14個(gè)/cm_3 ；步驟c2，在該襯底上形成絕緣層，厚度約100A，材質(zhì)可以是二氧化硅；步驟c3，基于阱光刻掩模版，光刻絕緣層，形成阱摻雜區(qū)；步驟c4，向阱摻雜區(qū)注入VTP離子(η型摻雜)，所述VTP離子可以是As或Ph，注入劑量為lE12cnT2 lE13cnT2，注入能量為20Kev 130Kev，形成的阱結(jié)構(gòu)的摻雜濃度約 lE16cm_3 2E17cm_3步驟c5，通過(guò)后續(xù)常規(guī)工藝完成柵極、源極及漏極結(jié)構(gòu)的制作，獲得P型襯底 A-MOS可變電容。顯然，本領(lǐng)域的技術(shù)人員可以對(duì)本發(fā)明進(jìn)行各種改動(dòng)和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這 些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動(dòng)和變型在內(nèi)。
權(quán)利要求
1.一種累積型場(chǎng)效應(yīng)管可變電容，包括阱結(jié)構(gòu)、源端、漏端及柵端，其特征在于，所述阱結(jié)構(gòu)為低閾值阱或深阱。
2.如權(quán)利要求1所述的可變電容，其特征在于，所述低閾值阱的摻雜濃度為4E16cnT3 6E17cnT3，以及所述深阱的深度為0. 5微米 2微米，所述深阱的摻雜濃度為4E16cm_3 4E17cm_3。
3.一種累積型場(chǎng)效應(yīng)管可變電容，包括阱結(jié)構(gòu)、源端、漏端及柵端，其特征在于，所述阱結(jié)構(gòu)采用P-MOS閾值電壓調(diào)整離子注入工藝形成。
4.如權(quán)利要求3所述的可變電容，其特征在于，所述采用P-MOS閾值電壓調(diào)整離子注入工藝形成的阱結(jié)構(gòu)摻雜濃度為lE16cnT3 2E17cnT3。
5.一種累積型場(chǎng)效應(yīng)管可變電容制造工藝，所述可變電容包括阱結(jié)構(gòu)、源端、漏端及柵端，其特征在于，該工藝包括步驟提供襯底；在襯底上形成絕緣層；基于阱光掩模版，光刻絕緣層，形成阱摻雜區(qū)；對(duì)阱摻雜區(qū)進(jìn)行雜質(zhì)離子注入，形成低閾值阱或深N阱；通過(guò)后續(xù)常規(guī)工藝，完成柵極、源極及漏極結(jié)構(gòu)的制作。
6.如權(quán)利要求5所述的制造工藝，其特征在于，所述低閾值阱的摻雜濃度為4E16cm_3 6E17cnT3，以及所述深阱的深度為0. 2微米 1微米，所述深阱的摻雜濃度為4E16cm_3 4E17cm_3。
7.如權(quán)利要求6所述的制造工藝，其特征在于，所述雜質(zhì)離子是As或者Ph，注入劑量為 lE12cnT2 lE13cnT2，注入能量為 20Kev 400Kev。
8.如權(quán)利要求6所述的制造工藝，其特征在于，所述雜質(zhì)離子Ph，注入劑量為 lE12cnT2 2E13cnT2，注入能量為 20Kev 2000Kev。
9.一種累積型場(chǎng)效應(yīng)管可變電容制造工藝，所述可變電容包括阱結(jié)構(gòu)、源端、漏端及柵端，其特征在于，該工藝包括步驟提供襯底；在襯底上形成絕緣層；基于阱光掩模版，光刻絕緣層，形成阱摻雜區(qū)；采用P-MOS閾值電壓調(diào)整離子注入工藝形成阱結(jié)構(gòu)；通過(guò)后續(xù)常規(guī)工藝，完成柵極、源極及漏極結(jié)構(gòu)的制作。
10.如權(quán)利要求9所述的制造工藝，其特征在于，所述離子注入工藝注入的離子是As或 Ph，注入劑量為lE12cnT2 lE13cnT2，注入能量為20Kev 130Kev。
11.如權(quán)利要求9所述的制造工藝，其特征在于，所述阱結(jié)構(gòu)的摻雜濃度為lE16cm_3 2E17 cm_3o
全文摘要
本發(fā)明提供A-MOS可變電容及其制造工藝，以提高可變電容的電容調(diào)節(jié)范圍，該可變電容包括阱結(jié)構(gòu)、源端、漏端及柵端，所述阱結(jié)構(gòu)為低閾值阱或深阱，該制造工藝包括步驟提供襯底；在襯底上形成絕緣層；基于阱光掩模版，光刻絕緣層，形成阱摻雜區(qū)；對(duì)阱摻雜區(qū)進(jìn)行雜質(zhì)離子注入，形成低閾值阱或深阱；通過(guò)后續(xù)常規(guī)工藝，完成柵極、源極及漏極結(jié)構(gòu)的制作。
文檔編號(hào)H01L29/06GK102280497SQ20111025735
公開(kāi)日2011年12月14日 申請(qǐng)日期2011年9月1日 優(yōu)先權(quán)日2011年9月1日
發(fā)明者黎坡 申請(qǐng)人:上海宏力半導(dǎo)體制造有限公司