專利名稱：半導(dǎo)體元件結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于半導(dǎo)體工藝領(lǐng)域。特別是關(guān)于一種具有多層接觸蝕刻停止層(contact etch stop layer，CESL)的半導(dǎo)體元件，用以降低半導(dǎo)體工藝對(duì)集成電路所產(chǎn)生的電荷傷害。
背景技術(shù)：
已知，等離子工藝會(huì)引起損害，是因?yàn)殡姾衫鄯e造成的結(jié)果。在等離子工藝中，浮動(dòng)導(dǎo)體會(huì)收集電荷，因此扮演著如同天線的角色。一般而言，絕緣層，如位于導(dǎo)體基板以及晶圓表面的被絕緣的導(dǎo)電電極(柵極)之間的柵極氧化層，會(huì)被存在于表面電極以及基板間的電位差所驅(qū)使的電流流經(jīng)該絕緣層，因而造成損害。已知，在晶圓處理過程中，整體等離子密度與/或電子溫度的不均勻性會(huì)導(dǎo)致晶圓等級(jí)的電位差。對(duì)于厚氧化層元件，因?yàn)闁艠O氧化層厚度較厚，在等離子處理程序中，不會(huì)產(chǎn)生明顯的隧穿(tunneling)漏電現(xiàn)象，但卻使得電荷積聚在柵極電極，使得電位上升，最終造成氧化層或介電堆疊層崩潰故障。在某些情況下，其可能為重度崩潰故障，使得元件完全喪失其效能，在其他情形下，則是在柵極堆疊氧化層中產(chǎn)生潛在的缺陷，因而縮短元件的使用壽命。在半導(dǎo)體晶圓的集成電路中，為了降低等離子處理程序?qū)呻娐匪斐傻碾姾蓚?，可在晶圓制造流程時(shí)對(duì)晶圓上的切割線(scribe lines)進(jìn)行處理，在集成電路制造流程中，這些切割線可以幫助引導(dǎo)電流，使電流流動(dòng)至基板或從基板內(nèi)流出，避免電流流經(jīng)重要的集成電路元件。然而，上述的現(xiàn)有技術(shù)仍未健全。承上所述，就晶圓良率以及可靠度而言，等離子處理程序誘發(fā)損害造成大量的成本損耗，因此有必要發(fā)展出一種能解決現(xiàn)有技術(shù)缺點(diǎn)以及缺失的改良式半導(dǎo)體元件結(jié)構(gòu)。

發(fā)明內(nèi)容
為了解決現(xiàn)有技術(shù)中等離子處理程序?qū)﹄娐吩斐蓳p害的技術(shù)問題，本發(fā)明提供一種新的半導(dǎo)體元件結(jié)構(gòu)。為達(dá)到上述目的，根據(jù)本發(fā)明的較佳實(shí)施方式，提供一種半導(dǎo)體元件結(jié)構(gòu)，其包含有基底，其上包含有晶體管；多層接觸蝕刻停止層結(jié)構(gòu)，覆蓋住晶體管，多層接觸蝕刻停止層結(jié)構(gòu)包含有第一蝕刻停止層以及第二蝕刻停止層；以及介電層，設(shè)在第二蝕刻停止層上； 其中，第一蝕刻停止層與第二蝕刻停止層由不同材料所構(gòu)成，而第二蝕刻停止層與介電層由不同材料所構(gòu)成。根據(jù)本發(fā)明的另一較佳實(shí)施方式，提供一種半導(dǎo)體元件結(jié)構(gòu)，其包含有基底，其上包含有NMOS晶體管以及PMOS晶體管；多層接觸蝕刻停止層結(jié)構(gòu)，覆蓋住NMOS晶體管及 PMOS晶體管，多層接觸蝕刻停止層結(jié)構(gòu)包含有第一蝕刻停止層以及第二蝕刻停止層；以及介電層，設(shè)于第二蝕刻停止層上；其中，第一蝕刻停止層與第二蝕刻停止層由不同材料所構(gòu)成，而第二蝕刻停止層與介電層由不同材料所構(gòu)成。
本發(fā)明提供的半導(dǎo)體元件結(jié)構(gòu)中的蝕刻停止層可做為等離子放電層，以轉(zhuǎn)導(dǎo)等離子處理程序中產(chǎn)生的等離子誘發(fā)電荷，避免其下的元件遭受到電壓差的損害，因此可提升元件的可靠度，且可降低臨界電壓偏移的數(shù)值。


圖1至圖5所描繪的是根據(jù)本發(fā)明較佳實(shí)施方式制備的具有多層接觸蝕刻停止層的改良式半導(dǎo)體元件的方法剖面示意圖。
具體實(shí)施例方式在說明書及權(quán)利要求書當(dāng)中使用了某些詞匯來稱呼特定的元件。本領(lǐng)域的技術(shù)人員應(yīng)可理解，硬件制造商可能會(huì)用不同的名詞來稱呼同一個(gè)元件。本說明書及權(quán)利要求書并不以名稱的差異來作為區(qū)分元件的方式，而是以元件在功能上的差異來作為區(qū)分的準(zhǔn)貝U。在通篇說明書及權(quán)利要求書當(dāng)中所提及的“包含”是開放式的用語(yǔ)，故應(yīng)解釋成“包含但不限定于”。此外，“耦接”一詞在此是包含任何直接及間接的電氣連接手段。因此，若文中描述第一裝置耦接于第二裝置，則代表第一裝置可直接電氣連接于第二裝置，或通過其它裝置或連接手段間接地電氣連接到第二裝置。根據(jù)本發(fā)明的具體實(shí)施方式
所描繪的圖式僅為示意圖，并未按照原比例繪制。而為了更明確地表達(dá)本發(fā)明的發(fā)明特征，一些圖式中的尺寸會(huì)被加以放大。在下文中，揭露多個(gè)具體實(shí)施方式
，這些具體實(shí)施方式
具有一些相同的特征。為了簡(jiǎn)潔起見，在不同具體實(shí)施方式
中出現(xiàn)的相同或類似的特征，以相同的元件符號(hào)表示。圖1至圖5是根據(jù)本發(fā)明較佳實(shí)施方式所描繪的制備具有多層接觸蝕刻停止層的半導(dǎo)體元件的方法剖面示意圖。如圖1所示，提供半導(dǎo)體基底10，其上包含有NMOS晶體管 102以及PMOS晶體管104。此處需特別強(qiáng)調(diào)，本具體實(shí)施方式
所述的金屬氧化物半導(dǎo)體晶體管僅作為解說的用途，本發(fā)明仍可適用其他類型的晶體管。此外，雖然在本發(fā)明的較佳實(shí)施方式中包含兩個(gè)晶體管，本發(fā)明也可實(shí)施于一個(gè)或多個(gè)晶體管結(jié)構(gòu)。而且，本發(fā)明可應(yīng)用于P型晶體管、N型晶體管或是上述兩者。半導(dǎo)體基底10可包含但不限于硅基底、具有外延晶層(印itaxial)的硅基底、包含有內(nèi)嵌絕緣層的硅絕緣基底、砷化鎵(GaAs)基底、磷砷化鎵(GaAsP)基底、磷化銦αηΡ)基底、砷化鎵鋁(GaAlAs)基底、或磷化銦鎵(InGaP)基底。根據(jù)本發(fā)明的較佳實(shí)施方式，半導(dǎo)體基底10可為P型硅基底。淺溝槽絕緣 (shallow trench isolation, STI)區(qū)12可形成于半導(dǎo)體基底10的主要表面，使NMOS晶體管102與PMOS晶體管104相隔絕。NMOS晶體管102可包含覆蓋于半導(dǎo)體基底10主動(dòng)區(qū)域之上的柵極電極22、介于柵極電極22以及半導(dǎo)體基底10之間的柵極介電層M、位于半導(dǎo)體基底10內(nèi)的N型源極重?fù)诫s區(qū)^a，其中N型源極重?fù)诫s區(qū)26a位于柵極電極22的一側(cè)、以及位于半導(dǎo)體基底10 內(nèi)的N型漏極重?fù)诫s區(qū)^b，其中N型漏極重?fù)诫s區(qū)26b位于柵極電極22的另一側(cè)。側(cè)壁間隙壁(sidewall spacer) 222可形成于柵極電極22的側(cè)壁。同樣地，PMOS晶體管104可包含覆蓋于半導(dǎo)體基底10主動(dòng)區(qū)域之上的柵極電極 42、介于柵極電極42以及半導(dǎo)體基底10之間的柵極介電層44、位于半導(dǎo)體基底10內(nèi)的P 型源極重?fù)诫s區(qū)46a，其中P型源極重?fù)诫s區(qū)46a位于柵極電極42的一側(cè)、以及位于半導(dǎo)體基底10內(nèi)的P型漏極重?fù)诫s區(qū)46b，其中P型漏極重?fù)诫s區(qū)46b位于柵極電極42的另一側(cè)。側(cè)壁間隙壁422可形成于柵極電極42的側(cè)壁。此處需特別強(qiáng)調(diào)，本具體實(shí)施方式
所述的NMOS晶體管102以及PMOS晶體管104僅作為解說的用途，本發(fā)明仍可適用其他結(jié)構(gòu)的半導(dǎo)體元件，例如，其他結(jié)構(gòu)的晶體管。如圖2所示，第一蝕刻停止層120可通過包覆的方式，順形地沉積于半導(dǎo)體基底10 之上。第一蝕刻停止層120可覆蓋于NMOS晶體管102、淺溝槽絕緣區(qū)12、以及PMOS晶體管 104之上。此外，第一蝕刻停止層120可包覆位于NMOS晶體管102內(nèi)的源極重?fù)诫s區(qū)^a、 間隙壁222、柵極電極22以及漏極重?fù)诫s區(qū)^b，也可包覆位于PMOS晶體管104內(nèi)的源極重?fù)诫s區(qū)46a、間隙壁422、柵極電極42以及漏極重?fù)诫s區(qū)46b。根據(jù)本發(fā)明的較佳實(shí)施方式，第一蝕刻停止層120可包含有氮化硅、氧化硅、氮氧化硅或上述組合，但不限于此。根據(jù)本發(fā)明的較佳實(shí)施方式，第一蝕刻停止層120可以是氮化硅層。第一蝕刻停止層120的厚度與工藝技術(shù)有關(guān)。舉例而言，第一蝕刻停止層120的厚度可為數(shù)十至數(shù)百埃米。第一蝕刻停止層120可為能轉(zhuǎn)移應(yīng)力的應(yīng)力層，舉例而言，伸張應(yīng)力層或壓縮應(yīng)力層，根據(jù)本發(fā)明的較佳實(shí)施方式，第一蝕刻停止層120能轉(zhuǎn)移應(yīng)力至第一蝕刻停止層 120下的基底，更重要的是，能轉(zhuǎn)移應(yīng)力至晶體管中的載子通道，使得載子的遷移率得以提升。目前，已有許多不同的方法可用來形成位于半導(dǎo)體基底10上的第一蝕刻停止層120， 舉例而言，等離子輔助化學(xué)氣相沉積(plasma-enhanced CVD, PECVD)或低壓化學(xué)氣相沉積 (low-pressure CVD，LPCVD)。如圖3所示，在形成或沉積第一蝕刻停止層120之后，可接著形成或沉積第二蝕刻停止層122，鋪展于第一蝕刻停止層120上。第二蝕刻停止層122的厚度與工藝技術(shù)有關(guān)。 舉例而言，第二蝕刻停止層122的厚度可為數(shù)十至數(shù)百埃米。第二蝕刻停止層122能順形地覆蓋第一蝕刻停止層120，因此構(gòu)成本發(fā)明的多層蝕刻停止層結(jié)構(gòu)200。根據(jù)本發(fā)明的較佳實(shí)施方式，第二蝕刻停止層122與第一蝕刻停止層120由不同材料所構(gòu)成。舉例而言，第一蝕刻停止層120可為氮化硅層而第二蝕刻停止層122可為氮氧化硅層。根據(jù)本發(fā)明的較佳實(shí)施方式，第二蝕刻停止層122可包含有氮化硅、氧化硅、氮氧化硅、碳化硅或上述組合，但不限于此。根據(jù)本發(fā)明的較佳實(shí)施方式，第二蝕刻停止層 122可做為等離子放電層，等離子放電層能轉(zhuǎn)導(dǎo)等離子處理程序中產(chǎn)生的等離子誘發(fā)電荷，避免其下的元件遭受到電壓差的損害，因此可提升元件的可靠度，且可降低臨界電壓 (threshold voltage, Vt)偏移的數(shù)值。為了有效轉(zhuǎn)導(dǎo)等離子誘發(fā)電荷，第二蝕刻停止層122較第一蝕刻停止層具有較強(qiáng)的等離子耐受性。已知第二蝕刻停止層122可為能轉(zhuǎn)移應(yīng)力的應(yīng)力層，舉例而言，伸張應(yīng)力層或壓縮應(yīng)力層，用以增進(jìn)元件的效能。緊接著，參照?qǐng)D4，形成介電層，例如，層間介電(inter-layer dielectric, ILD) 層132，覆于半導(dǎo)體基底10上。此處須注意，層間介電層132可直接形成在第二蝕刻停止層 122之上，且覆蓋于NMOS晶體管102以及PMOS晶體管104之上。介電層132可包含有未摻雜硅玻璃(USG)、硼硅玻璃(BSG)、硼磷硅玻璃(BPSG)或上述組合，但不限于此。且可采用不同種類的介電材料，用來形成介電層132，介電層132可能為一層或多層介電層。根據(jù)本發(fā)明的較佳實(shí)施方式，第二蝕刻停止層122與介電層132是由不同材料所構(gòu)成。介電層 132可通過傳統(tǒng)的工藝而形成，舉例而言，等離子輔助化學(xué)氣相沉積或低壓化學(xué)氣相沉積。
如圖5所示，接著，進(jìn)行傳統(tǒng)的微影蝕刻(lithographic and etching)工藝，以在介電層132與多層蝕刻停止層結(jié)構(gòu)200內(nèi)形成多個(gè)接觸洞134。舉例而言，蝕刻可以分成兩步驟進(jìn)行。在第一蝕刻步驟中，可蝕刻接觸洞的上部至介電層132內(nèi)，并且使接觸洞的底部停止在多層蝕刻停止層結(jié)構(gòu)200的上表面或是第二蝕刻停止層122的表面。第一蝕刻步驟可能為較激烈的干式蝕刻且具有較快的蝕刻速率。在第二蝕刻步驟，施行在較溫和的蝕刻條件下以及具有較緩慢的蝕刻速率，用以蝕刻殘留的多層蝕刻停止層結(jié)構(gòu)200，暴露出位于下層的擴(kuò)散區(qū)，例如，源極區(qū)或漏極區(qū)。根據(jù)本發(fā)明的其他實(shí)施方式，多層蝕刻停止層結(jié)構(gòu)可包含兩層以上的多層蝕刻停止層。多層蝕刻停止層結(jié)構(gòu)可至少由兩種不同材料所構(gòu)成，即，位于多層蝕刻停止層結(jié)構(gòu)中的至少一蝕刻停止層的材料不同于位于多層蝕刻停止層結(jié)構(gòu)中的另一蝕刻停止層的材料。 此外，位于多層蝕刻停止層結(jié)構(gòu)最上層的蝕刻停止層材料不同于位于蝕刻停止層之上的介電層材料。本領(lǐng)域中技術(shù)人員應(yīng)能理解，在不脫離本發(fā)明的精神和范圍的情況下，可對(duì)本發(fā)明做許多更動(dòng)與改變。因此，上述本發(fā)明的范圍具體應(yīng)以后附的權(quán)利要求界定的范圍為準(zhǔn)。
權(quán)利要求
1.一種半導(dǎo)體元件結(jié)構(gòu)，包含有基底，其上包含有晶體管；多層接觸蝕刻停止層結(jié)構(gòu)，覆蓋住上述晶體管，上述多層接觸蝕刻停止層結(jié)構(gòu)包含有第一蝕刻停止層以及第二蝕刻停止層；以及介電層，設(shè)于上述第二蝕刻停止層上；其中，上述第一蝕刻停止層與上述第二蝕刻停止層由不同材料所構(gòu)成，而上述第二蝕刻停止層與上述介電層由不同材料所構(gòu)成。
2.如權(quán)利要求1所述的半導(dǎo)體元件結(jié)構(gòu)，其特征在于，上述第二蝕刻停止層較上述第一蝕刻停止層具有較強(qiáng)的等離子耐受性，而能轉(zhuǎn)導(dǎo)上述半導(dǎo)體元件結(jié)構(gòu)制造過程中產(chǎn)生的等離子誘發(fā)電荷。
3.如權(quán)利要求1所述的半導(dǎo)體元件結(jié)構(gòu)，其特征在于，上述第一蝕刻停止層包含有氮化硅、氧化硅、氮氧化硅或上述組合。
4.如權(quán)利要求1所述的半導(dǎo)體元件結(jié)構(gòu)，其特征在于，上述第二蝕刻停止層包含有氮化硅、氧化硅、氮氧化硅、碳化硅或上述組合。
5.如權(quán)利要求1所述的半導(dǎo)體元件結(jié)構(gòu)，其特征在于，上述第一蝕刻停止層為氮化硅所構(gòu)成，上述第二蝕刻停止層為氮氧化硅所構(gòu)成。
6.如權(quán)利要求1所述的半導(dǎo)體元件結(jié)構(gòu)，其特征在于，上述介電層包含有未摻雜硅玻璃、硼硅玻璃、硼磷硅玻璃或上述組合。
7.如權(quán)利要求1所述的半導(dǎo)體元件結(jié)構(gòu)，其特征在于，上述第一蝕刻停止層為應(yīng)力層。
8.如權(quán)利要求7所述的半導(dǎo)體元件結(jié)構(gòu)，其特征在于，上述第一蝕刻停止層為伸張應(yīng)力層。
9.如權(quán)利要求1所述的半導(dǎo)體元件結(jié)構(gòu)，其特征在于，上述第二蝕刻停止層為應(yīng)力層。
10.一種半導(dǎo)體元件結(jié)構(gòu)，包含有基底，其上包含有NMOS晶體管以及PMOS晶體管；多層接觸蝕刻停止層結(jié)構(gòu)，覆蓋住上述NMOS晶體管及上述PMOS晶體管，上述多層接觸蝕刻停止層結(jié)構(gòu)包含有第一蝕刻停止層以及第二蝕刻停止層；以及介電層，設(shè)于上述第二蝕刻停止層上；其中，上述第一蝕刻停止層與上述第二蝕刻停止層由不同材料所構(gòu)成，而上述第二蝕刻停止層與上述介電層由不同材料所構(gòu)成。
11.如權(quán)利要求10所述的半導(dǎo)體元件結(jié)構(gòu)，其特征在于，上述第二蝕刻停止層較上述第一蝕刻停止層具有較強(qiáng)的等離子耐受性，而能轉(zhuǎn)導(dǎo)上述半導(dǎo)體元件結(jié)構(gòu)制造過程中產(chǎn)生的等離子誘發(fā)電荷。
12.如權(quán)利要求10所述的半導(dǎo)體元件結(jié)構(gòu)，其特征在于，上述第一蝕刻停止層包含有氮化硅、氧化硅、氮氧化硅或上述組合。
13.如權(quán)利要求10所述的半導(dǎo)體元件結(jié)構(gòu)，其特征在于，上述第二蝕刻停止層包含有氮化硅、氧化硅、氮氧化硅、碳化硅或上述組合。
14.如權(quán)利要求10所述的半導(dǎo)體元件結(jié)構(gòu)，其特征在于，上述第一蝕刻停止層為氮化硅所構(gòu)成，上述第二蝕刻停止層為氮氧化硅所構(gòu)成。
15.如權(quán)利要求10所述的半導(dǎo)體元件結(jié)構(gòu)，其特征在于，上述介電層包含有未摻雜硅玻璃、硼硅玻璃、硼磷硅玻璃或上述組合。
16.如權(quán)利要求10所述的半導(dǎo)體元件結(jié)構(gòu)，其特征在于，上述第一蝕刻停止層為應(yīng)力層。
17.如權(quán)利要求16所述的半導(dǎo)體元件結(jié)構(gòu)，其特征在于，上述第一蝕刻停止層為伸張應(yīng)力層。
18.如權(quán)利要求16所述的半導(dǎo)體元件結(jié)構(gòu)，其特征在于，上述第一蝕刻停止層為壓縮應(yīng)力層。
19.如權(quán)利要求10所述的半導(dǎo)體元件結(jié)構(gòu)，其特征在于，上述第二蝕刻停止層為應(yīng)力層。
20.如權(quán)利要求10所述的半導(dǎo)體元件結(jié)構(gòu)，其特征在于，上述介電層直接設(shè)于上述第二蝕刻停止層上，并同時(shí)覆蓋上述NMOS晶體管及上述PMOS晶體管。
全文摘要
一種半導(dǎo)體元件結(jié)構(gòu)，其包含有基底，其上包含有晶體管；多層接觸蝕刻停止層結(jié)構(gòu)，覆蓋住晶體管，多層接觸蝕刻停止層結(jié)構(gòu)包含有第一蝕刻停止層以及第二蝕刻停止層；以及介電層，設(shè)于第二蝕刻停止層上；其中，第一蝕刻停止層與第二蝕刻停止層由不同材料所構(gòu)成，而第二蝕刻停止層與介電層由不同材料所構(gòu)成。本發(fā)明提供的半導(dǎo)體元件結(jié)構(gòu)中的蝕刻停止層可做為等離子放電層，以轉(zhuǎn)導(dǎo)等離子處理程序中產(chǎn)生的等離子誘發(fā)電荷，避免其下的元件遭受到電壓差的損害，因此可提升元件的可靠度，且可降低臨界電壓偏移的數(shù)值。
文檔編號(hào)H01L27/092GK102468301SQ20111025417
公開日2012年5月23日 申請(qǐng)日期2011年8月31日 優(yōu)先權(quán)日2010年11月4日
發(fā)明者張?zhí)聿? 楊明宗, 陳京好 申請(qǐng)人:聯(lián)發(fā)科技股份有限公司