專利名稱：同時(shí)制備垂直導(dǎo)通孔和第一層再布線層的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造、微電子封裝和三維集成技術(shù)領(lǐng)域，特別是涉及一種同時(shí)制備垂直導(dǎo)通孔和第一層再布線層的方法。
背景技術(shù)：
垂直導(dǎo)通孔是一種嵌入在半導(dǎo)體襯底內(nèi)部的導(dǎo)電通道，通過減薄半導(dǎo)體襯底將其背端露出，可以構(gòu)成貫穿半導(dǎo)體芯片的電連接，將信號(hào)從半導(dǎo)體芯片的一面?zhèn)鲗?dǎo)至半導(dǎo)體芯片的另一面，并通過結(jié)合芯片堆疊技術(shù)，實(shí)現(xiàn)多層半導(dǎo)體芯片的三維集成。與傳統(tǒng)的引線鍵合技術(shù)相比，使用垂直導(dǎo)通孔可以有效縮短芯片間互連線的長度，從而提高電子系統(tǒng)的信號(hào)傳輸性能和工作頻率，是未來半導(dǎo)體技術(shù)發(fā)展的重要方向。為了充分發(fā)揮垂直導(dǎo)通孔的互連自由度以及整個(gè)半導(dǎo)體芯片的可靠性，垂直導(dǎo)通孔需要與再布線層 (Re-Distribution Layer, RDL)結(jié)合使用，再布線層實(shí)現(xiàn)芯片連接位置的優(yōu)化。從產(chǎn)業(yè)化角度來說，如何降低垂直導(dǎo)通孔與再布線層的總體制造成本，并確保制造成品率，對(duì)實(shí)現(xiàn)多個(gè)半導(dǎo)體芯片的三維集成至關(guān)重要。目前國際上存在多種工藝方案實(shí)現(xiàn)垂直導(dǎo)通孔和再布線層的加工，一般來說，這些方案都是首先完成垂直導(dǎo)通孔的制造，這包括深孔刻蝕、側(cè)壁絕緣、導(dǎo)電材料填充、表面平坦化等幾個(gè)關(guān)鍵步驟，在這些步驟完成之后再進(jìn)行再布線層的加工。為詳細(xì)說明這類加工方式，下面介紹兩個(gè)典型實(shí)例。作為第一個(gè)典型實(shí)例，比利時(shí)IMEC在文獻(xiàn)A. Jourdain, S. Stoukatch, P. De Moor, et al. , “Simultanneous Cu-Cu and Compliant Dielectric Bonding for 3D Stacking of ICs", Proc. 2007 IEEE International Interconnects Technology Conference, pp. 207—209禾口文獻(xiàn)G. Katti, A. Mercha, J. Van Olmen, et al. , "3D Stacked ICs using Cu TSVs and Die to Wafer Hybrid Collective bonding，，， Proc. 2009 IEEE International Electron Devices Meeting, pp. 357-360中提出的技術(shù)方案為在有源半導(dǎo)體襯底上完成器件制造之后，進(jìn)行深孔刻蝕、側(cè)壁絕緣、金屬填充及化學(xué)機(jī)械拋光(CMP)工藝，獲得垂直導(dǎo)通孔，之后再進(jìn)行再布線層的加工。最終通過減薄，使垂直導(dǎo)通孔從半導(dǎo)體襯底背部露出，并借助堆疊鍵合技術(shù)，實(shí)現(xiàn)與下層芯片的電學(xué)連接和機(jī)械連接。在這一集成方式下，垂直導(dǎo)通孔制造及第一層再布線層加工共需2次光刻，2次金屬化，和2次化學(xué)機(jī)械拋光步驟。作為第二個(gè)典型實(shí)例，新加坡微電子研究院(Institute of Microelectronics, IME)在文獻(xiàn)V. S. Rao, H. S. Wee, Lee W. S. Vincent, et al. , "TSV Interposer Fabrication for 3D IC Packaging，，， Proc. 2009 Electronics Packaging Technology Conference, pp. 431-437提出的集成方案為在無源半導(dǎo)體襯底上首先進(jìn)行深孔刻蝕、 側(cè)壁絕緣、金屬填充及化學(xué)機(jī)械拋光加工，獲得垂直導(dǎo)通孔，然后再進(jìn)行再布線層的制造， 而且在制作第一層再布線層之前，首先在化學(xué)機(jī)械拋光之后的表面沉積一層氮化硅介質(zhì)層，經(jīng)由微孔刻蝕及第二次金屬化，獲得第一層再布線層加工并實(shí)現(xiàn)其與垂直導(dǎo)通孔的連接。在這一集成方式下，垂直導(dǎo)通孔制造及第一層再布線層加工共需3次光刻，2次金屬化， 和至少1次化學(xué)機(jī)械拋光步驟?，F(xiàn)有技術(shù)存在如下幾個(gè)缺陷
(1)由于垂直導(dǎo)通孔最終需要穿透整個(gè)半導(dǎo)體芯片襯底，其分布及密度存在很大限制， 一般其開口面積不及整個(gè)芯片面積的5%，在這種情況下，進(jìn)行金屬填充后的化學(xué)機(jī)械拋光， 存在很大的負(fù)載效應(yīng)問題，往往難以獲得很好的均勻性，而且優(yōu)化過程存在很大限制；
(2)垂直導(dǎo)通孔填充后的化學(xué)機(jī)械拋光步驟需要停止于垂直導(dǎo)通孔頂端，即垂直導(dǎo)通孔側(cè)壁絕緣層頂部，由于機(jī)械作用，容易損傷側(cè)壁絕緣層，影響其厚度和性能，并影響最終產(chǎn)品的可靠性；
(3)完成垂直導(dǎo)通孔所有工藝之后再進(jìn)行再布線層的加工，所需工藝步驟往往較多，根據(jù)以上所述的兩個(gè)實(shí)例，單純考慮垂直導(dǎo)通孔制造和第一層再布線層加工，至少需要2次光刻，2次金屬化，和至少1次化學(xué)機(jī)械拋光步驟，對(duì)應(yīng)工藝成本較高。

發(fā)明內(nèi)容
本發(fā)明為了解決現(xiàn)有技術(shù)方案中化學(xué)機(jī)械拋光工藝停止于垂直導(dǎo)通孔頂端，工藝優(yōu)化困難、易損傷垂直導(dǎo)通孔側(cè)壁絕緣層；垂直導(dǎo)通孔制造和第一層再布線層加工所需的整體工藝步驟多、工藝成本高等問題，提出一種同時(shí)制備垂直導(dǎo)通孔和第一層再布線層的方法。根據(jù)本發(fā)明的一個(gè)方面，提供一種同時(shí)制備垂直導(dǎo)通孔和第一層再布線層的方法，包括
在半導(dǎo)體襯底表面制作介質(zhì)層； 對(duì)所述介質(zhì)層進(jìn)行圖形化刻蝕；
對(duì)已經(jīng)被所述圖形化刻蝕掉所述介質(zhì)層的半導(dǎo)體襯底的區(qū)域進(jìn)行圖形化刻蝕，以在所述半導(dǎo)體襯底上的形成孔或槽結(jié)構(gòu)； 在所述半導(dǎo)體襯底表面沉積絕緣層；
實(shí)施導(dǎo)電材料填充工藝，使導(dǎo)電材料填充所述半導(dǎo)體襯底上的孔或槽結(jié)構(gòu)； 對(duì)所述半導(dǎo)體襯底進(jìn)行平坦化處理，同時(shí)獲得垂直導(dǎo)通孔和第一層再布線層。進(jìn)一步地，所述半導(dǎo)體襯底材料為硅、鍺、鍺硅或砷化鎵。進(jìn)一步地，所述介質(zhì)層為氧化硅、氮化硅、硼硅玻璃、磷硅玻璃、硼磷硅玻璃、有機(jī)聚合物中的一種或多種組合。進(jìn)一步地，所述制作介質(zhì)層的方法為熱氧化、化學(xué)汽相沉積(CVD)、旋涂烘烤中的一種或多種組合。進(jìn)一步地，所述在半導(dǎo)體襯底表面沉積的絕緣層為氧化硅、氮化硅、有機(jī)聚合物中的一種或多種組合。進(jìn)一步地，所述在半導(dǎo)體襯底表面沉積絕緣層的方法為化學(xué)汽相沉積(CVD)。進(jìn)一步地，所述實(shí)施導(dǎo)電填充工藝時(shí)所用的導(dǎo)電材料為金屬銅。進(jìn)一步地，所述實(shí)施導(dǎo)電填充工藝時(shí)所用的方式為電鍍。本發(fā)明提供的同時(shí)制備垂直導(dǎo)通孔和第一層再布線層的方法一方面化學(xué)機(jī)械拋光工藝停止于第一層再布線層頂部，可以通過優(yōu)化第一層再布線層的分布獲得優(yōu)化且不會(huì)損傷垂直導(dǎo)通孔的側(cè)壁絕緣層；另一方面可以減少垂直導(dǎo)通孔制造和第一層再布線層加工所需的總體工藝步驟、降低工藝成本。


圖1為本發(fā)明實(shí)施例提供的一種同時(shí)制備垂直導(dǎo)通孔和第一層再布線層的方法的流程圖2為本發(fā)明實(shí)施例提供的一種同時(shí)制備垂直導(dǎo)通孔和第一層再布線層的方法在半導(dǎo)體襯底表面制作介質(zhì)層之后的剖面結(jié)構(gòu)示意圖3為本發(fā)明實(shí)施例提供的一種同時(shí)制備垂直導(dǎo)通孔和第一層再布線層的方法在對(duì)所述介質(zhì)層進(jìn)行圖形化刻蝕之后的剖面結(jié)構(gòu)示意圖4為本發(fā)明實(shí)施例提供的一種同時(shí)制備垂直導(dǎo)通孔和第一層再布線層的方法在對(duì)沒有被所述介質(zhì)層覆蓋區(qū)域的所述半導(dǎo)體襯底進(jìn)行圖形化刻蝕之后的剖面結(jié)構(gòu)示意圖5為本發(fā)明實(shí)施例提供的一種同時(shí)制備垂直導(dǎo)通孔和第一層再布線層的方法在所述半導(dǎo)體襯底表面沉積絕緣層之后的剖面結(jié)構(gòu)示意圖6為本發(fā)明實(shí)施例提供的一種同時(shí)制備垂直導(dǎo)通孔和第一層再布線層的方法在實(shí)施導(dǎo)電材料填充工藝之后的剖面結(jié)構(gòu)示意圖7為本發(fā)明實(shí)施例提供的一種同時(shí)制備垂直導(dǎo)通孔和第一層再布線層的方法在對(duì)所述半導(dǎo)體襯底表面進(jìn)行平坦化處理之后的剖面結(jié)構(gòu)示意圖。
具體實(shí)施例方式如圖1所示，本發(fā)明實(shí)施例提供的同時(shí)制備垂直導(dǎo)通孔和第一層再布線層的方法包括以下步驟
步驟101、在半導(dǎo)體襯底表面制作介質(zhì)層；步驟102、對(duì)介質(zhì)層進(jìn)行圖形化刻蝕；
步驟103、對(duì)已經(jīng)被所述圖形化刻蝕掉所述介質(zhì)層的半導(dǎo)體襯底進(jìn)行圖形化刻蝕，以在所述半導(dǎo)體襯底上的形成孔或槽結(jié)構(gòu)；
步驟104、在半導(dǎo)體襯底表面沉積絕緣層；
步驟105、實(shí)施導(dǎo)電材料填充工藝，使導(dǎo)電材料填充所述半導(dǎo)體襯底上的孔或槽結(jié)構(gòu)；步驟106、對(duì)半導(dǎo)體襯底進(jìn)行平坦化處理，同時(shí)獲得垂直導(dǎo)通孔和第一層再布線層。下面結(jié)合圖2-圖7對(duì)本發(fā)明實(shí)施例提供的同時(shí)制備垂直導(dǎo)通孔和第一層再布線層的方法進(jìn)行具體說明。第一步，如圖2所示，在半導(dǎo)體襯底1表面制作介質(zhì)層2。半導(dǎo)體襯底的材料可以是硅、鍺、鍺硅或砷化鎵；介質(zhì)層可以是氧化硅、氮化硅、硼硅玻璃、磷硅玻璃、硼磷硅玻璃、有機(jī)聚合物中的一種或多種組合；制作介質(zhì)層的方法可以是熱氧化、化學(xué)汽相沉積(CVD)、旋涂烘烤中的一種或多種組合。作為一個(gè)具體實(shí)施例，可以使用硅作為半導(dǎo)體襯底材料，使用化學(xué)汽相沉積工藝制作的氧化硅作為介質(zhì)層材料。第二步，如圖3所示，對(duì)介質(zhì)層2進(jìn)行圖形化刻蝕。圖形化刻蝕可以選擇濕法腐蝕、干法刻蝕或者光敏材料直接曝光顯影的方式。
5具體的，如果選用的介質(zhì)層材料為化學(xué)汽相沉積工藝制作的氧化硅，采用反應(yīng)離子刻蝕(Reactive Ion Etching, RIE)的方式，以獲得更好的線條定義。所用掩膜圖形對(duì)應(yīng)第一層再布線層的線條圖形，更具體的，最終要將需要制作第一層再布線層的區(qū)域的介質(zhì)層2刻蝕去除干凈。第三步，如圖4所示，對(duì)已經(jīng)被所述圖形化刻蝕掉所述介質(zhì)層的半導(dǎo)體襯底的區(qū)域(即原來覆蓋在半導(dǎo)體襯底1上的介質(zhì)層2被圖形化刻蝕掉)進(jìn)行圖形化刻蝕，以在半導(dǎo)體襯底1上獲得孔或槽結(jié)構(gòu)。本次刻蝕在沒有介質(zhì)層2覆蓋的區(qū)域進(jìn)行，直接刻蝕半導(dǎo)體襯底1，由于是單一材料刻蝕，這種刻蝕可以很好地控制刻蝕剖面形狀，有利于后續(xù)的填充工藝。本次刻蝕的圖形與要制造的垂直導(dǎo)通孔的形狀和分布相同。更具體的，在襯底材料是硅的情況下，優(yōu)選深反應(yīng)離子刻蝕(De印Reactive IonEtching, DRIE)的方式，這種方式可以獲得深寬比較大的孔或槽結(jié)構(gòu)，有助于獲得陡直的垂直導(dǎo)通孔。第四步，如圖5所示，在半導(dǎo)體襯底1表面沉積絕緣層3。絕緣層可以是氧化硅、氮化硅、有機(jī)聚合物中的一種或多種組合。沉積絕緣層的方法優(yōu)選化學(xué)汽相沉積的方法，以在低溫下獲得高深寬比結(jié)構(gòu)的側(cè)壁連續(xù)覆蓋。本步驟完成之后，絕緣層覆蓋半導(dǎo)體襯底上的孔或槽結(jié)構(gòu)，以及所述介質(zhì)層2，如圖5所示。第五步，如圖6所示，實(shí)施導(dǎo)電材料填充工藝，使導(dǎo)電材料4填充半導(dǎo)體襯底上的孔或槽結(jié)構(gòu)。優(yōu)選的導(dǎo)電材料為金屬銅，優(yōu)選的填充方式為電鍍，電鍍銅工藝是一種比較成熟的工藝，可以在深寬比較大的結(jié)構(gòu)中實(shí)現(xiàn)比較好的填充效果。在電鍍填充工藝之前，需要首先在所述絕緣層表面制作擴(kuò)散阻擋層以及電鍍種子層，阻擋銅離子向絕緣層擴(kuò)散，并提供電鍍工藝的籽晶層。
第六步，如圖7所示，對(duì)半導(dǎo)體襯底進(jìn)行平坦化處理，同時(shí)獲得垂直導(dǎo)通孔和第一層再布線層。平坦化處理使用化學(xué)機(jī)械拋光、電化學(xué)拋光或電化學(xué)機(jī)械拋光的方式，平坦化操作將半導(dǎo)體襯底表面多余的導(dǎo)電材料4去除，最終在半導(dǎo)體襯底上的介質(zhì)層開口位置及深孔位置保留導(dǎo)電材料4 (分別對(duì)應(yīng)在第一層再布線層和垂直導(dǎo)通孔)。應(yīng)用本發(fā)明提供的同時(shí)制備垂直導(dǎo)通孔和第一層再布線層的方法，一方面化學(xué)機(jī)械拋光工藝停止于第一層再布線層頂部，可以通過優(yōu)化第一層再布線層的分布獲得優(yōu)化且不會(huì)損傷垂直導(dǎo)通孔的側(cè)壁絕緣層；另一方面可以減少垂直導(dǎo)通孔制造和第一層再布線層加工所需的總體工藝步驟、降低工藝成本。使用本發(fā)明提供的方法能夠縮減工藝步驟、降低工藝成本，并提供工藝優(yōu)化的更多自由度，保證最終產(chǎn)品的性能。以上所述的具體實(shí)施方式
，對(duì)本發(fā)明的目的、技術(shù)方案和有益效果進(jìn)行了進(jìn)一步詳細(xì)說明，所應(yīng)理解的是，以上所述僅為本發(fā)明的具體實(shí)施方式
而已，并不用于限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種同時(shí)制備垂直導(dǎo)通孔和第一層再布線層的方法，包括 在半導(dǎo)體襯底表面制作介質(zhì)層；對(duì)所述介質(zhì)層進(jìn)行圖形化刻蝕；對(duì)已經(jīng)被所述圖形化刻蝕掉所述介質(zhì)層的半導(dǎo)體襯底的區(qū)域進(jìn)行圖形化刻蝕，以在所述半導(dǎo)體襯底上的形成孔或槽結(jié)構(gòu)； 在所述半導(dǎo)體襯底表面沉積絕緣層；實(shí)施導(dǎo)電材料填充工藝，使導(dǎo)電材料填充所述半導(dǎo)體襯底上的孔或槽結(jié)構(gòu)； 對(duì)所述半導(dǎo)體襯底進(jìn)行平坦化處理，同時(shí)獲得垂直導(dǎo)通孔和第一層再布線層。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于 所述半導(dǎo)體襯底材料為硅、鍺、鍺硅或砷化鎵。
3.根據(jù)權(quán)利要求1所述的方法，其特征在于所述介質(zhì)層為氧化硅、氮化硅、硼硅玻璃、磷硅玻璃、硼磷硅玻璃、有機(jī)聚合物中的一種或多種組合。
4.根據(jù)權(quán)利要求1所述的方法，其特征在于所述制作介質(zhì)層的方法為熱氧化、化學(xué)汽相沉積、旋涂烘烤中的一種或多種組合。
5.根據(jù)權(quán)利要求1所述的方法，其特征在于所述在半導(dǎo)體襯底表面沉積的絕緣層為氧化硅、氮化硅、有機(jī)聚合物中的一種或多種組合。
6.根據(jù)權(quán)利要求1所述的方法，其特征在于所述在半導(dǎo)體襯底表面沉積絕緣層的方法為化學(xué)汽相沉積。
7.根據(jù)權(quán)利要求1所述的方法，其特征在于所述實(shí)施導(dǎo)電填充工藝時(shí)所用的導(dǎo)電材料為金屬銅。
8.根據(jù)權(quán)利要求1所述的方法，其特征在于 所述實(shí)施導(dǎo)電填充工藝時(shí)所用的方式為電鍍。
9.根據(jù)權(quán)利要求1-8任一項(xiàng)所述的方法，其特征在于，在所述實(shí)施導(dǎo)電材料填充工藝之前還包括在所述絕緣層表面制作擴(kuò)散阻擋層以及電鍍種子層。
全文摘要
本發(fā)明公開了一種同時(shí)制備垂直導(dǎo)通孔和第一層再布線層的方法，包括在半導(dǎo)體襯底表面制作介質(zhì)層；對(duì)所述介質(zhì)層進(jìn)行圖形化刻蝕；對(duì)所述圖形化刻蝕掉所述介質(zhì)層而沒有所述介質(zhì)層覆蓋區(qū)域的半導(dǎo)體襯底進(jìn)行圖形化刻蝕，以在所述半導(dǎo)體襯底上的形成孔或槽結(jié)構(gòu)；在所述半導(dǎo)體襯底表面沉積絕緣層；實(shí)施導(dǎo)電材料填充工藝，使導(dǎo)電材料填充所述半導(dǎo)體襯底上的孔或槽結(jié)構(gòu)；對(duì)所述半導(dǎo)體襯底進(jìn)行平坦化處理，同時(shí)獲得垂直導(dǎo)通孔和第一層再布線層。使用本發(fā)明提供的方法能夠縮減工藝步驟、降低工藝成本，并提供工藝優(yōu)化的更多自由度，保證最終產(chǎn)品的性能。
文檔編號(hào)H01L21/768GK102386129SQ20111023318
公開日2012年3月21日 申請(qǐng)日期2011年8月15日 優(yōu)先權(quán)日2011年8月15日
發(fā)明者宋崇申 申請(qǐng)人:中國科學(xué)院微電子研究所