專利名稱：可調(diào)節(jié)維持電壓esd保護(hù)器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件領(lǐng)域，更具體地說(shuō)，涉及一種可調(diào)節(jié)維持電壓ESD保護(hù)器件。
背景技術(shù)：
靜電放電(ESD)是由于靜電荷的積累導(dǎo)致在兩個(gè)對(duì)象之間流動(dòng)的快速放電。由于快速放電可以產(chǎn)生相對(duì)大的電流，ESD可以破壞半導(dǎo)體器件。為了減少由于ESD導(dǎo)致的半導(dǎo)體故障，開發(fā)了 ESD保護(hù)電路，以提供電流放電路徑。當(dāng)ESD事件發(fā)生時(shí)，放電電流通過(guò)放電路徑傳導(dǎo)，而不經(jīng)過(guò)將被保護(hù)的內(nèi)部電路。在半導(dǎo)體技術(shù)中，廣泛地使用NMOS晶體管、硅可控整流器(SCR)和RC觸發(fā)PMOS 晶體管。然而，隨著亞微型半導(dǎo)體處理的發(fā)展，現(xiàn)有ESD保護(hù)方案可能不滿足半導(dǎo)體工業(yè)日益提高的要求。例如，在高壓應(yīng)用中，由于維持電壓不夠高，基于SCR或NMOS的ESD保護(hù)電路可能導(dǎo)致閉鎖故障。另一方面，雖然具有相對(duì)高的維持電壓，但是RC觸發(fā)PMOS晶體管可能消耗大芯片區(qū)域。而且，多種應(yīng)用都要求不同的ESD保護(hù)維持電壓?，F(xiàn)有ESD方案可能不能提供基于基本ESD保護(hù)結(jié)構(gòu)的多種ESD保護(hù)維持電壓。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的一個(gè)方面，提供一種靜電放電(ESD保護(hù)器件)，包括雙極PNP晶體管，包括發(fā)射極，由第一高壓P型區(qū)域和設(shè)置在所述第一高壓P型區(qū)域上的第一 P+區(qū)域形成；以及集電極，由第二高壓P型區(qū)域和設(shè)置在所述第二高壓P型區(qū)域上的第二 P+區(qū)域形成。優(yōu)選地，第一高壓P型區(qū)域設(shè)置在第一隔離區(qū)之下。優(yōu)選地，第二高壓P型區(qū)域設(shè)置在第一隔離區(qū)之下。優(yōu)選地，第一高壓P型區(qū)域通過(guò)高壓N阱區(qū)與第二高壓P型區(qū)域隔離。優(yōu)選地，雙極PNP晶體管具有基極，該基極浮置或電連接至所述發(fā)射極。優(yōu)選地，所述第一高壓P型區(qū)域和所述第二高壓P型區(qū)域之間的距離在1 μ m至 10 μ m之間。優(yōu)選地，所述第一高壓P型區(qū)域具有1015/cm3至l(^6/cm3的摻雜濃度。根據(jù)本發(fā)明的另一方面，提供一種ESD保護(hù)結(jié)構(gòu)，包括高壓N阱；第一高壓P型區(qū)域，設(shè)置在所述高壓N阱上；第一 P+區(qū)域，設(shè)置在所述第一高壓P型區(qū)域上；第二 P+區(qū)域， 鄰近所述第一 P+區(qū)域設(shè)置；以及N+區(qū)域，設(shè)置在所述高壓N阱上。優(yōu)選地，所述第一 P+區(qū)域通過(guò)第一隔離區(qū)與所述第二 P+區(qū)域隔離。優(yōu)選地，該結(jié)構(gòu)進(jìn)一步包括第二高壓P型區(qū)域，設(shè)置在所述高壓N阱上。優(yōu)選地，所述第一高壓P型區(qū)域具有1015/cm3至l(^6/cm3的摻雜濃度。優(yōu)選地，所述第二 P+區(qū)域設(shè)置在所述第二高壓P型區(qū)域上。優(yōu)選地，所述第一 P+區(qū)域形成雙極PNP晶體管的發(fā)射極。
優(yōu)選地，所述第一 P+區(qū)域和所述第一高壓P型區(qū)域形成雙極PNP晶體管的發(fā)射極。優(yōu)選地，所述第二 P+區(qū)域形成雙極PNP晶體管的集電極。優(yōu)選地，所述第二 P+區(qū)域和所述第二高壓P型區(qū)域形成所述雙極PNP晶體管的所述發(fā)射極。根據(jù)本發(fā)明的又一方面，提供一種半導(dǎo)體芯片，包括雙極PNP晶體管，包括發(fā)射極，由第一高壓P型區(qū)域和設(shè)置在所述第一高壓P型區(qū)域上的第一 P+區(qū)域形成；以及集電極，由第二高壓P型區(qū)域和設(shè)置在所述第二高壓P型區(qū)域上的第二 P+型區(qū)域形成；第一焊盤，與所述雙極PNP晶體管的所述發(fā)射極電連接；以及第二焊盤，與所述雙極PNP晶體管的所述集電極電連接。優(yōu)選地，該半導(dǎo)體芯片還包括多個(gè)電路，具有與所述第一焊盤電連接的第一端子和與所述第二焊盤電連接的第二端子。優(yōu)選地，所述第二焊盤接地。優(yōu)選地，該半導(dǎo)體芯片還包括多個(gè)雙極PNP晶體管，在所述第一焊盤和所述第二焊盤之間串聯(lián)電連接。


為了更好地理解本發(fā)明及其優(yōu)點(diǎn)，現(xiàn)在結(jié)合附圖作出以下描述作為參考，其中圖1示出根據(jù)實(shí)施例的ESD保護(hù)結(jié)構(gòu)的簡(jiǎn)化截面圖；圖2示出圖1中所示的ESD保護(hù)結(jié)構(gòu)的等效電路圖；圖3示出具有不同SEC值的圖1的ESD保護(hù)電路的I-V曲線；圖4示出根據(jù)可選實(shí)施例的ESD保護(hù)結(jié)構(gòu)的簡(jiǎn)化截面圖；圖5示出圖4中所示的ESD保護(hù)結(jié)構(gòu)的等效電路圖；圖6示出根據(jù)另一實(shí)施例的ESD保護(hù)結(jié)構(gòu)的簡(jiǎn)化截面圖；圖7示出圖6中所示的ESD保護(hù)結(jié)構(gòu)的等效電路圖；圖8示出集成電路級(jí)ESD保護(hù)示意圖；以及圖9示出采用在I/O焊盤和VSS焊盤之間串聯(lián)多個(gè)ESD保護(hù)電路的又一 ESD保護(hù)方案。除非另外指出，不同附圖中的相應(yīng)數(shù)字和符號(hào)通常指相應(yīng)部分。繪制附圖以清楚地示出多個(gè)實(shí)施例的相關(guān)方面并且不必須按比例繪制。
具體實(shí)施例方式以下詳細(xì)描述當(dāng)前優(yōu)選實(shí)施例的制造和使用。然而，應(yīng)該想到，本發(fā)明提供了可以在多種特定環(huán)境中具體化的多個(gè)可應(yīng)用發(fā)明思想。所描述的特定實(shí)施例僅示出制造和使用本發(fā)明的特定方式，并不限制本發(fā)明的范圍。圖1示出根據(jù)實(shí)施例的ESD保護(hù)結(jié)構(gòu)100的簡(jiǎn)化截面圖。ESD保護(hù)結(jié)構(gòu)100包括第一 P+區(qū)域102、第二 P+區(qū)域104、N+區(qū)域116、第一隔離區(qū)112、第二隔離區(qū)114、第一高壓P型注入?yún)^(qū)108、第二高壓P型注入?yún)^(qū)110和高壓N阱(HVNW) 106。通過(guò)將摻雜材料注入基板形成HVNW 106。例如，銻和/或砷可以被注入至約1015/cm3至IO16Cm3的摻雜濃度。第一高壓P型注入?yún)^(qū)108和第一 P+區(qū)域102順序地設(shè)置在HVNW 106上。第一高壓P型注入?yún)^(qū)108設(shè)置在第一 P+區(qū)域102之下。根據(jù)實(shí)施例，在摻雜之后，第一高壓P型注入?yún)^(qū)108具有在約1015/cm3和IOlfVcm3之間的摻雜濃度。同樣地，第二高壓P型注入?yún)^(qū)110和第二 P+ 區(qū)域104順序地設(shè)置在HVNW 106上。第二高壓P型注入?yún)^(qū)110設(shè)置在第二 P+區(qū)域104之下。根據(jù)實(shí)施例，在摻雜之后，第二高壓P型摻雜區(qū)110具有在約1015/cm3至IOlfVcm3之間的摻雜濃度。第一隔離區(qū)112和第二隔離區(qū)114用于隔離有源區(qū)，以防止泄露電流在鄰近有源區(qū)之間流動(dòng)。隔離區(qū)(例如，112)可以通過(guò)多種方式(例如，熱生長(zhǎng)、沉積)和材料(例如， 氧化硅、氮化硅)形成。在該實(shí)施例中，第一隔離區(qū)112和第二隔離區(qū)114可以通過(guò)表面溝道隔離(STI)技術(shù)制造。N+區(qū)域116在第二 P+區(qū)域104的一側(cè)設(shè)置在HVNW 106中。N+區(qū)域116通過(guò)第二隔離區(qū)114與第二 N+區(qū)域104隔離。第一 P+區(qū)域102通過(guò)第一隔離區(qū)112與第二 P+ 區(qū)域104隔離。第一高壓P型注入?yún)^(qū)108的上部和第二高壓P型注入?yún)^(qū)110的上部通過(guò)第一隔離區(qū)112隔離。如圖1中所示，第一高壓P型注入?yún)^(qū)108的底部通過(guò)HVNW 106與第二高壓P型注入?yún)^(qū)110的底部隔離。第一高壓P型注入?yún)^(qū)108和第二高壓P型注入?yún)^(qū)110之間的距離被設(shè)定為SEC。本領(lǐng)域技術(shù)人員將認(rèn)識(shí)到，圖1示出摻雜的理想剖面。距離SEC可能在隨后的擴(kuò)散處理之后改變。圖1中所示的距離SEC用于示出多個(gè)實(shí)施例的多個(gè)發(fā)明方面。本發(fā)明不限于兩個(gè)高壓P型注入?yún)^(qū)域之間的任何特定距離。根據(jù)一實(shí)施例，SEC為可調(diào)節(jié)參數(shù)。如圖1所示，SEC表示兩個(gè)高壓P型注入?yún)^(qū) (即，108和110)之間的距離。更特別地，SEC為從第一高壓P型注入?yún)^(qū)108的邊緣122至第二高壓P型注入?yún)^(qū)110的邊緣124的距離。在半導(dǎo)體摻雜處理中，可以經(jīng)由離子注入添加摻雜材料。通過(guò)控制高壓P型注入?yún)^(qū)(例如，108)的摻雜范圍，SEC可以相應(yīng)地改變。如關(guān)于圖3在以下描述的，SEC幫助提供ESD保護(hù)的可調(diào)節(jié)閾值電壓。應(yīng)該注意，在先前實(shí)例中使用的摻雜技術(shù)純粹被選擇用于示范目的，并且不旨在將本發(fā)明的多個(gè)實(shí)施例限于任何特定摻雜技術(shù)。本領(lǐng)域技術(shù)人員將認(rèn)識(shí)到，可以采用可選實(shí)施例(諸如，采用擴(kuò)散技術(shù))。在圖1中，ESD保護(hù)結(jié)構(gòu)100提供芯片上ESD保護(hù)方案。對(duì)于ESD保護(hù)應(yīng)用，第二 P+區(qū)域104通常與輸入/輸出(I/O)焊盤連接，并且第一 P+區(qū)域102通常與電源VSS焊盤連接，電源VSS焊盤通常接地或者與電源連接。所描述的實(shí)施例的有益特征在于，ESD保護(hù)器件的可調(diào)節(jié)閾值電壓允許從圖1中所示的相同結(jié)構(gòu)得到的不同電壓ESD保護(hù)方案。圖2示出了圖1中所示的ESD保護(hù)結(jié)構(gòu)100的等效電路圖。圖1中所示的ESD保護(hù)結(jié)構(gòu)100的等效電路200包括具有發(fā)射極204、基極210和集電極206的雙極PNP晶體管 202?；鶚O210通過(guò)電阻器206與N+區(qū)域116連接。電阻器206表示HVNW 106(未示出， 但是在圖1中示出)中的寄生電阻。發(fā)射極204由第二 P+區(qū)域104和第二高壓P型注入?yún)^(qū)110形成。集電極206由第一 P+區(qū)域102和第一高壓P型注入?yún)^(qū)108形成。再次參考圖1，第二高壓P型注入?yún)^(qū)110和第二 P+區(qū)域104具有相同的導(dǎo)電類型，但是具有不同的摻雜濃度。第二高壓P型注入?yún)^(qū)110將第二 P+區(qū)域104延伸至更深區(qū)域。同樣地，第一高壓P型注入?yún)^(qū)108將第一 P+區(qū)域延伸至更深區(qū)域。雙極PNP晶體管202的發(fā)射極204和集電極206的延伸件導(dǎo)致發(fā)射極204和集電極206之間的擊穿電壓特征的改變。總之，簡(jiǎn)化電路圖200示出ESD保護(hù)結(jié)構(gòu)100的相應(yīng)電路構(gòu)成一個(gè)雙極PNP晶體管(例如，202)，其中，其發(fā)射極和集電極均由P+區(qū)域(例如，104)和設(shè)置在P+區(qū)域之下的高壓P型注入?yún)^(qū)(例如，108)形成。然而，應(yīng)該認(rèn)識(shí)到，雖然圖2示出了具有一個(gè)雙極PNP 晶體管(例如，PNP晶體管202)的ESD保護(hù)電路，但是ESD保護(hù)電路可以容納任意數(shù)量的雙極PNP晶體管。而且，應(yīng)該明白，可以使用串聯(lián)連接的多個(gè)雙極PNP晶體管實(shí)現(xiàn)ESD保護(hù)電路。換句話說(shuō)，多個(gè)雙極PNP晶體管的其他配置(諸如，并聯(lián)雙極PNP晶體管連接至并聯(lián)雙極PNP晶體管)也在本實(shí)施例的預(yù)期范圍內(nèi)。ESD保護(hù)電路200通常位于I/O焊盤和待保護(hù)器件(未示出，但在圖8中示出) 的VSS處。第二 P+區(qū)域104通常與I/O焊盤連接，并且第一 P+區(qū)域102通常與VSS連接， VSS通常接地或連接至電源。如果ESD事件發(fā)生，則在第二 P+區(qū)域104和第一 P+區(qū)域102 之間施加電壓峰值。從而，雙極PNP晶體管202經(jīng)歷電壓峰值，其可以超過(guò)雙極PNP晶體管 202的擊穿電壓。結(jié)果，雙極PNP晶體管202進(jìn)入雪崩式傳導(dǎo)模式。作為雪崩式傳導(dǎo)的結(jié)果，雙極PNP晶體管提供電流路徑，使得ESD放電電流可以從發(fā)射極204流至集電極206。 雙極PNP 202的傳導(dǎo)將發(fā)射極204和集電極206之間的電壓鉗制到較低電平，使得可以保護(hù)與發(fā)射極204連接的內(nèi)部電路。再次參考圖2，基極210通過(guò)電阻器208與發(fā)射極204連接。在該實(shí)施例中，電阻器208表示HVNW 106的體電阻。應(yīng)該注意，基極210和發(fā)射極204之間的電阻可以對(duì)雙極 PNP晶體管202的集電極-發(fā)射極擊穿電壓產(chǎn)生影響。N+區(qū)域116和第二 P+區(qū)域104之間的直接連接僅被提供用于說(shuō)明目的，并且僅被提供用于提供可以包括在該實(shí)施例中的功能的實(shí)例。本領(lǐng)域技術(shù)人員將認(rèn)識(shí)到，在ESD保護(hù)應(yīng)用中，N+區(qū)域116可以浮置(float)或者通過(guò)ESD保護(hù)結(jié)構(gòu)100外部的外部電阻器與第二 P+區(qū)域104連接。圖3示出說(shuō)明具有不同SEC值的ESD保護(hù)電路200的電流相對(duì)電壓特征的三條曲線。圖3的水平軸表示跨過(guò)ESD保護(hù)電路(例如，ESD保護(hù)電路200)的ESD電壓。圖3的垂直軸表示流過(guò)ESD保護(hù)電路的ESD電流。曲線302、曲線304和曲線306示出流過(guò)SEC分另Ij為1. 6 μ m、2 μ m禾口 2. 5 μ m的ESD保護(hù)電路200的電流。如圖3所示，用于曲線302、304和306的擊穿電壓非常相似(大約15V)。一旦所施加的ESD電壓超過(guò)擊穿電壓，則三個(gè)ESD電流與所施加的ESD電壓成比例地增加。然而， 在相同的ESD電流等級(jí)處，不同SEC值導(dǎo)致ESD保護(hù)電路200具有不同維持電壓。例如，當(dāng) SEC為1. 6 μ m的ESD保護(hù)電路200 (由曲線302所示)提供0. 004的ESD電流，相應(yīng)維持電壓稍微超過(guò)20V。相反，對(duì)于相同的ESD電流等級(jí)，SEC為2.5μπι的ESD保護(hù)電路200(由曲線306所示)具有約23V的維持電壓。類似地，當(dāng)ESD保護(hù)電路200具有2 μ m的SEC時(shí)， 曲線304示出維持電壓為約21. 5V。圖3示出基于ESD保護(hù)結(jié)構(gòu)100的ESD保護(hù)器件可以通過(guò)選擇不同的SEC值而具有不同維持電壓。SEC的增加導(dǎo)致相應(yīng)維持電壓的成比例增加。這樣，本實(shí)施例的有益特征在于，可以通過(guò)選擇不同的SEC值，基于相同的基本結(jié)構(gòu)制造具有不同額定電壓(例如， 20V.30V.40V)的半導(dǎo)體器件。圖4示出根據(jù)可選實(shí)施例的ESD保護(hù)結(jié)構(gòu)400的簡(jiǎn)化截面圖。如圖4中所示，第一高壓P型注入?yún)^(qū)108設(shè)置在第一 P+區(qū)域102之下。然而，第二高壓P型注入?yún)^(qū)110不設(shè)置在ESD保護(hù)結(jié)構(gòu)400中。第一高壓P型注入?yún)^(qū)108具有與第一 P+區(qū)域102相同的導(dǎo)電類型，使得第一高壓P型注入?yún)^(qū)108可以使第一 P+區(qū)域102延伸到更深等級(jí)。這幫助提供與傳統(tǒng)雙極PNP晶體管不同的維持電壓特征。圖5示出圖4中所示的ESD保護(hù)結(jié)構(gòu)400的等效電路圖。ESD保護(hù)電路500包括具有發(fā)射極504、基極510、集電極506和電阻器508的雙極PNP晶體管502。如圖4中所示，第一高壓P型注入?yún)^(qū)108和第一 P+區(qū)域102形成集電極506。發(fā)射極504由第二 P+區(qū)域104形成。電阻器508表示HVNW 106 (未示出，但在圖4中示出)中的寄生電阻。類似于關(guān)于圖2描述的ESD保護(hù)電路200，一旦跨過(guò)發(fā)射極504和集電極506的電壓超過(guò)雙極 PNP晶體管502的擊穿電壓，ESD保護(hù)電路500就可以提供ESD電流路徑。圖6示出根據(jù)另一實(shí)施例的ESD保護(hù)結(jié)構(gòu)600的簡(jiǎn)化截面圖。如圖6中所示，第二高壓P型注入?yún)^(qū)Iio設(shè)置在第二 P+區(qū)域10之下。然而，第一高壓P型注入?yún)^(qū)108不設(shè)置在ESD保護(hù)結(jié)構(gòu)600中。第二高壓P型注入?yún)^(qū)110具有與第二 P+區(qū)域104相同的導(dǎo)電類型，使得第二高壓P型注入?yún)^(qū)110可以將第二 P+區(qū)域104延伸至更深等級(jí)。這幫助提供具有與傳統(tǒng)PNP晶體管不同的特征的ESD電流路徑。圖7示出圖6中所示的ESD保護(hù)結(jié)構(gòu)600的等效電路圖。ESD保護(hù)電路700包括具有發(fā)射極704、基極710、集電極706和電阻器708的雙極PNP晶體管702。如圖6中所示，第二高壓P型注入?yún)^(qū)110和第二 P+區(qū)域104形成發(fā)射極704。集電極706由第一 P+區(qū)域102形成。電阻器708表示HVNW 106 (未示出，但在圖6中示出)中的寄生電阻。類似于關(guān)于圖2描述的ESD保護(hù)電路200，一旦跨過(guò)發(fā)射極704和集電極706的電壓超過(guò)雙極 PNP晶體管702的擊穿電壓，ESD保護(hù)電路700就可以提供ESD電流路徑。圖8示出集成電路級(jí)ESD保護(hù)示意圖。集成電路芯片800具有VDD焊盤808、I/O 焊盤806和VSS焊盤804。內(nèi)部電路802與VDD焊盤808和VSS焊盤804連接。內(nèi)部電路 802進(jìn)一步包括與I/O焊盤806連接的輸入。ESD保護(hù)電路200連接于I/O焊盤806和VSS 焊盤804之間。應(yīng)該注意，ESD保護(hù)電路200僅被提供用于說(shuō)明目的。I/O焊盤806和VSS 焊盤804之間的ESD保護(hù)電路可以分別為圖2、圖5和圖7中所示的ESD保護(hù)電路200、500 和700中的任意一個(gè)。當(dāng)ESD事件發(fā)生在I/O焊盤806和VSS焊盤804之間時(shí)，ESD保護(hù)電路200傳導(dǎo) ESD電流，并且ESD保護(hù)電路(例如，ESD保護(hù)電路200)的接通將I/O焊盤806和VSS焊盤 804之間的電壓鉗制在最大電壓(其被指定給內(nèi)部電路80 以下，以保護(hù)連接于I/O焊盤 706和VSS焊盤705之間的內(nèi)部電路。所描述的電路級(jí)ESD保護(hù)的有益特征在于，ESD保護(hù)電路提供用于ESD電流流動(dòng)的旁路，以保護(hù)內(nèi)部電路。圖9示出采用在I/O焊盤和VSS焊盤之間串聯(lián)連接多個(gè)ESD保護(hù)電路的又一 ESD 保護(hù)方案。類似于圖8，圖9包括集成電路800、VDD焊盤808、I/O焊盤806、VSS焊盤804 和內(nèi)部電路802。然而，圖8進(jìn)一步包括與I/O焊盤806和VSS焊盤804電連接的ESD保護(hù)電路的串聯(lián)連接。在高壓應(yīng)用中，單個(gè)ESD保護(hù)電路(諸如，圖8中所示的ESD保護(hù)電路 200)可以不提供可靠ESD保護(hù)。相反，串聯(lián)連接的多個(gè)ESD保護(hù)電路200可以提供可調(diào)節(jié) ESD保護(hù)擊穿點(diǎn)以及可調(diào)節(jié)ESD保護(hù)維持電壓。在圖9中，如果ESD事件發(fā)生，則在I/O焊盤806和VSS焊盤804之間施加電壓峰值。串聯(lián)連接的ESD保護(hù)電路可以幾乎同時(shí)接通。每個(gè)ESD保護(hù)電路均提供ESD保護(hù)維持電壓。所有串聯(lián)連接的ESD電路的擊穿電壓的總和將I/O焊盤的電壓806鉗制到內(nèi)部電路 802的最大額定電壓之下的電平，使得內(nèi)部電路802被保護(hù)。在本實(shí)施例中，通過(guò)控制兩個(gè)高壓P型注入?yún)^(qū)之間的距離，ESD保護(hù)器件可以具有用于ESD保護(hù)的可調(diào)節(jié)閾值電壓。ESD保護(hù)電路為具有不同額定電壓的半導(dǎo)體器件提供靈活的ESD保護(hù)方案。根據(jù)一實(shí)施例，ESD保護(hù)器件具有雙極PNP晶體管，雙極PNP晶體管具有由第一高壓P型注入?yún)^(qū)和設(shè)置在第一高壓P型注入?yún)^(qū)上的第一 P+型區(qū)域形成的發(fā)射極、以及由第二高壓P型注入?yún)^(qū)和設(shè)置在第二高壓P型注入?yún)^(qū)上的第二 P+區(qū)域形成的集電極。第一高壓P 型注入?yún)^(qū)和第二高壓P型注入?yún)^(qū)之間的距離為SEC。ESD保護(hù)器件的維持電壓可通過(guò)選擇不同的SEC值來(lái)調(diào)節(jié)。根據(jù)上述實(shí)施例的一種變型，ESD保護(hù)器件具有雙極PNP晶體管，雙極PNP晶體管具有由第一高壓P型注入?yún)^(qū)和設(shè)置在第一高壓P型注入?yún)^(qū)上的第一 P+區(qū)域形成的發(fā)射極、 以及由第二 P+區(qū)域形成的集電極。根據(jù)上述實(shí)施例的另一變型，ESD保護(hù)器件具有雙極PNP晶體管，雙極PNP晶體管具有由所設(shè)置的第一 P+區(qū)域形成的發(fā)射極和由高壓P型注入?yún)^(qū)和設(shè)置在高壓P型注入?yún)^(qū)上的第二 P+區(qū)域形成的集電極。盡管詳細(xì)描述了本發(fā)明的實(shí)施例及其優(yōu)點(diǎn)，但應(yīng)該理解，在不背離由所附權(quán)利要求限定的本發(fā)明的精神和范圍的情況下，可以進(jìn)行各種改變、替換和修改。此外，本申請(qǐng)的范圍不限于本說(shuō)明書中描述的工藝、機(jī)器、制造、物質(zhì)組成、裝置、 方法和步驟的特定實(shí)施例。本領(lǐng)域的技術(shù)人員從公開可以容易理解，可根據(jù)本公開的內(nèi)容利用執(zhí)行與本文描述的對(duì)應(yīng)實(shí)施例基本相同的功能或?qū)崿F(xiàn)基本相同結(jié)果的現(xiàn)有或稍后開發(fā)的工藝、機(jī)器、制造、物質(zhì)組成、手段、方法或步驟。因此，所附權(quán)利要求的范圍包括這些工藝、機(jī)器、制造、物質(zhì)組成、手段、方法或步驟。
權(quán)利要求
1.一種靜電放電(ESD)保護(hù)器件，包括 雙極PNP晶體管，包括發(fā)射極，由第一高壓P型區(qū)域和設(shè)置在所述第一高壓P型區(qū)域上的第一 P+區(qū)域形成；以及集電極，由第二高壓P型區(qū)域和設(shè)置在所述第二高壓P型區(qū)域上的第二 P+區(qū)域形成。
2.根據(jù)權(quán)利要求1所述的器件，其中，所述第一高壓P型區(qū)域設(shè)置在第一隔離區(qū)之下。
3.根據(jù)權(quán)利要求1所述的器件，其中，所述第二高壓P型區(qū)域設(shè)置在所述第一隔離區(qū)之下。
4.根據(jù)權(quán)利要求1所述的器件，其中，所述第一高壓P型區(qū)域通過(guò)高壓N阱區(qū)與所述第二高壓P型區(qū)域隔離。
5.根據(jù)權(quán)利要求1所述的器件，其中，所述雙極PNP晶體管具有基極，所述基極浮置或電連接至所述發(fā)射極。
6.一種ESD保護(hù)結(jié)構(gòu)，包括 高壓N阱；第一高壓P型區(qū)域，設(shè)置在所述高壓N阱上； 第一 P+區(qū)域，設(shè)置在所述第一高壓P型區(qū)域上； 第二 P+區(qū)域，鄰近所述第一 P+區(qū)域設(shè)置；以及 N+區(qū)域，設(shè)置在所述高壓N阱上。
7.根據(jù)權(quán)利要求6所述的結(jié)構(gòu)，其中，所述第一P+區(qū)域通過(guò)第一隔離區(qū)與所述第二 P+ 區(qū)域隔離。
8.根據(jù)權(quán)利要求6所述的結(jié)構(gòu)，進(jìn)一步包括第二高壓P型區(qū)域，設(shè)置在所述高壓N阱上。
9.根據(jù)權(quán)利要求6所述的結(jié)構(gòu)，其中，所述第一高壓P型區(qū)域具有1015/cm3至IOlfVcm3 的摻雜濃度。
10.一種半導(dǎo)體芯片，包括 雙極PNP晶體管，包括發(fā)射極，由第一高壓P型區(qū)域和設(shè)置在所述第一高壓P型區(qū)域上的第一 P+區(qū)域形成；以及集電極，由第二高壓P型區(qū)域和設(shè)置在所述第二高壓P型區(qū)域上的第二 P+型區(qū)域形成；第一焊盤，與所述雙極PNP晶體管的所述發(fā)射極電連接；第二焊盤，與所述雙極PNP晶體管的所述集電極電連接；以及多個(gè)電路，具有與所述第一焊盤電連接的第一端子和與所述第二焊盤電連接的第二端子。
全文摘要
本發(fā)明公開一種靜電放電(ESD)保護(hù)結(jié)構(gòu)，包括雙極PNP晶體管，其具有由設(shè)置在第一P+區(qū)域之下的第一高壓P型注入?yún)^(qū)形成的發(fā)射極和由設(shè)置在第二P+區(qū)域之下的第二高壓P型注入?yún)^(qū)形成的集電極。ESD保護(hù)結(jié)構(gòu)通過(guò)控制第一高壓P型注入?yún)^(qū)和第二高壓P型注入?yún)^(qū)之間的距離可以具有可調(diào)節(jié)閾值電壓。基于基本ESD保護(hù)結(jié)構(gòu)，ESD保護(hù)器件可以為具有不同額定電壓的半導(dǎo)體器件提供可靠ESD保護(hù)。
文檔編號(hào)H01L27/02GK102468297SQ20111016756
公開日2012年5月23日 申請(qǐng)日期2011年6月20日 優(yōu)先權(quán)日2010年11月16日
發(fā)明者黃新言 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司