專利名稱：一種層狀透明導電層led芯片的制備方法
技術領域：
本發(fā)明涉及半導體制造技術領域，更具體地，本發(fā)明涉及一種應用在發(fā)光二極管(LED)芯片的透明導電層的制備方法。
背景技術：
發(fā)光二極管(LED)相對于其他的光源，具有壽命長、可靠性高、體積小、響應速度快并且易于集成的優(yōu)點，使得其已經廣泛用于信息顯示、圖像處理、消費電子等各類顯示光源。目前，大功率LED透明電極主要采用氧化銦錫(ITO)，ITO具有導電、透明的優(yōu)點，并且ITO薄膜由于具有高的穿透率和低的面電阻率，廣泛應用于LED領域，作為LED芯片工藝中的透明導電層，現(xiàn)在同向型LED芯片制造中，幾乎100%采用ITO膜層做為透明導電層。·然而，由于ITO和P-GaN之間有巨大的功函數差異，其中ITO為4. 7eV，P-GaN為
7.2eV，使得ITO做為P-GaN的電流擴散層會產生巨大的接觸勢壘，進而增加LED芯片的驅動電壓。

發(fā)明內容
因此，為克服現(xiàn)有技術中ITO膜層和P-GaN之間高接觸勢壘的問題，本發(fā)明提供一種應用在發(fā)光二極管(LED)芯片的透明導電層結構及其制備方法。根據本發(fā)明的一個方面，提供一種層狀透明導電層LED芯片結構的制備方法，包括步驟10)、提供LED外延片；步驟20)、在LED外延片上進行Mesa處理，以暴露出外延片的N-GaN層；步驟30)、外延片的未暴露表面上沉積具有高功函數的第一層透明導電層；步驟40)、在第一層透明導電層上沉積第二層透明導電層；步驟50)、蒸鍍P&N電極，形成LEDCOW結構。其中，此第一層透明導電膜層的折射率介于P-GaN和第二層透明導電膜層之間或與第二層透明導電膜層的折射率相當。根據本發(fā)明的另一個方面，提供一種層狀透明導電層LED芯片結構，包括一 LED外延片ITO層；在此LED外延片上通過Mesa工序形成暴露出的N-GaN層；其上具有高功函數與合適的折射率的第一層透明導電層，折射率介于P-GaN和第二層透明導電層的折射率之間；在第一層透明導電層上沉積第二層透明導電層；蒸鍍P&N電極，形成的LED COW結構。為了在保持面電阻和穿透率的同時，也降低透明導電膜層和P-GaN之間的勢壘，本發(fā)明提供了一種新的透明導電層膜系，層狀透明導電層結構，即在透明導電膜層膜和P-GaN之間插入一層新的高功函數的膜層，以此來降低P-GaN和ITO膜層之間的接觸勢壘，進而降低LED芯片的驅動電壓。同時，為保證整個芯片不因光的全反射作用二喪失芯片的外量子效率，此插入層的折射率介于ITO膜層和P-GaN之間或與之上的透明導電膜層的折射率相當。與現(xiàn)有單層透明導電層的LED芯片相比，本發(fā)明能顯著降低P-GaN和透明導電膜層之間由于功函數的差異而產生的高的接觸勢壘，進而降低LED芯片的驅動電壓，提高LED芯片效率，同時保持芯片的外量子效率。


圖I為本發(fā)明實施例的層狀透明導電層結構示意圖；圖2為本發(fā)明實施例的層狀透明導電層的制備方法流程圖。如圖所示，為了能明確說明本發(fā)明的實施例的結構，在圖中標注了特定的結構和器件，但這僅為示意需要，并非意圖將本發(fā)明限定在該特定結構、器件和環(huán)境中，根據具體需要，本領域的普通技術人員可以將這些器件和環(huán)境進行調整或者修改，所進行的調整或者修改仍然包括在后附的權利要求的范圍中。
具體實施例方式以下結合附圖和實施例對本發(fā)明的一種應用在發(fā)光二極管(LED)芯片的透明導電層結構及其制備方法進行詳細描述。
其中，在以下的描述中，將描述本發(fā)明的多個不同的方面，然而，對于本領域內的普通技術人員而言，可以僅僅利用本發(fā)明的一些或者全部結構或者流程來實施本發(fā)明。為了解釋的明確性而言，闡述了特定的數目、配置和順序，但是很明顯，在沒有這些特定細節(jié)的情況下也可以實施本發(fā)明。在其他情況下，為了不混淆本發(fā)明，對于一些眾所周知的特征將不再進行詳細闡述。在本發(fā)明的第一實施例中，提供一種層狀透明導電層LED芯片結構的制備方法，包括以下步驟1、提供LED外延片；2、在此LED外延片上進行Mesa處理，以暴露出外延片的N-GaN層；3、外延片的未暴露表面上沉積具有高功函數的第一層透明導電層；4、在第一層透明導電層上沉積第二層透明導電層；5、蒸鍍P&N電極，做出LED COW結構。進一步，步驟3還包括在已完成Mesa制程的外延片上沉積一層ITO膜層，其中，使用EB電子蒸鍍，膜層厚度5nm，O2流量為lOsccm，沉積溫度為295°C，沉積速率O. 6A/s,蒸鍍源為 In203/Sn02 = 95% /5%0之后，對此ITO膜層做退火處理，其中，在O2氛圍下，退火溫度為300°C，時間為20min, O2 流量為 lOsccm。步驟4還包括完成退火制程后，接著再沉積一層ITO透明導電膜層。其中，采用EB電子蒸鍍，膜層厚度280nm，02流量為lOsccm，沉積溫度為295°C，沉積速率為I. OA/s，蒸鍍源為 In203/Sn02 = 95% /5%0其中，P-GaN接觸的第一層透明導電層為接觸層。其中，第一透明導電層上面的第二層透明導電層為電流擴散層。其中，接觸層和電流擴散層具有不同的功函數，接觸層的功函數明顯大于電流擴散層。其中，接觸層的厚度為Ι-lOnm，電流擴散層的厚度為100_400nm。其中，接觸層和電流擴散層有相同元素構成，但二者的元素構成比不同。另外，接觸層和電流擴散層也可由不同元素組成。其中，接觸層和電流擴散層的折射率相當。其中，接觸層和電流擴散層采用以下沉積工藝，包括蒸鍍、濺射、離子鍍。在本發(fā)明的第二個實施例中，如圖I所示，提供一種層狀透明導電層LED芯片結構，包括一 LED外延片ITO層；在此LED外延片上通過制作Mesa工序以形成暴露出芯片的N-GaN層；其上具有高功函數的第一層透明導電層；在第一層透明導電層上沉積第二層透明導電層；蒸鍍P&N電極，形成的LED COff結構。高功函數透明導電層中，第一層透明導電層和第二層透明導電層均是ITO材料，但相比第二層ITO層，第一層ITO材料采用低摻雜SnO2 (第一層ITO SnO2 = 1_3% ;第二層ITO SnO2 = 5% )，通過降低Sn02的摻雜，降低底層ITO層的電子濃度和O空位濃度，進而提升ITO底層的功函數。所述層狀透明導電層由兩層構成，其中和P-GaN接觸的為接觸層，其上的為電流擴散層。接觸層和電流擴散層具有不同的功函數，接觸層的功函數明顯大于電流擴散層。接觸層的厚度為Ι-lOnm，電流擴散層的厚度為100_400nm。接觸層和電流擴散層有相同元素構成，但二者的元素構成比不同。接觸層和電流擴散層的折射率相當。 接觸層和電流擴散層采用以下沉積工藝，包括蒸鍍、濺射、離子鍍。在本發(fā)明的第三個實施例中，如圖I所示，提供一種層狀透明導電層LED芯片結構，包括一 LED外延片；在此LED外延片上通過制作Mesa工序以形成暴露出芯片的N-GaN層；其上具有高功函數的第一層透明導電層；在第一層透明導電層上沉積第二層透明導電層；蒸鍍P&N電極，形成的LED COff結構。 所述層狀透明導電層由兩層構成，其中和P-GaN接觸的為接觸層，其上的為電流擴散層。接觸層和電流擴散層具有不同的功函數，接觸層的功函數明顯大于電流擴散層。接觸層的厚度為Ι-lOnm，電流擴散層的厚度為100_400nm。接觸層和電流擴散層有不同元素構成，接觸層可為IZ0(Zn0:In)，GZO(ZnOiGa),AZO(ZnO:Al)，接觸層為 ITO0接觸層的折射率介于電流擴散層和P-GaN之間。在根據第一實施例的方法中，其中操作過程進一步如圖2所示，該層狀透明導電層的沉積方法包括以下步驟步驟1，在已完成Mesa制程的外延晶圓上沉積一層ITO膜層，具體沉積工藝為使用EB電子蒸鍍，膜層厚度5nm，O2流量為lOsccm，沉積溫度為295°C，沉積速率O. 6A/s,蒸鍍源為 In203/Sn02 = 95% /5%0步驟2，對此ITO膜層做退火處理，具體退火工藝為在O2氛圍下,退火溫度為300°C,時間為20min, O2流量為lOsccm。步驟3，完成退火制程后，接著再沉積一層ITO透明導電膜層，具體沉積工藝為采用EB電子蒸鍍，膜層厚度280nm，O2流量為lOsccm，沉積溫度為295°C，沉積速率為I. OA/s,蒸鍍源為 In203/Sn02 = 95% /5% 0進一步，對于沉積過程在刻蝕暴露出N-GaN之后，通過蒸鍍或濺射低摻雜ITO膜層，然后更換蒸鍍源或靶，蒸鍍或沉積高摻雜ITO膜層，然后N2氛圍退火處理。最后應說明的是，以上實施例僅用以描述本發(fā)明的技術方案而不是對本技術方法進行限制，本發(fā)明在應用上可以延伸為其他的修改、變化、應用和實施例，并且因此認為所有這樣的修改、變化、應用、實施例都在本發(fā)明的精神和教導范圍內。
權利要求
1.一種層狀透明導電層LED芯片結構的制備方法，包括 步驟10)、提供LED外延片； 步驟20)、在LED外延片上進行Mesa處理，以暴露出外延片的N-GaN層； 步驟30)、外延片的未暴露表面上沉積具有高功函數的第一層透明導電層； 步驟40)、在第一層透明導電層上沉積第二層透明導電層； 步驟50)、蒸鍍P&N電極，形成LED COff結構。
2.權利要求I所述的方法，其中，步驟30)還包括 在已完成Mesa制程的外延片上沉積第一層透明導電層時，使用EB電子蒸鍍，膜層厚度5nm, O2流量為IOsccm,沉積溫度為295°C,沉積速率O. 6A/s,蒸鍍源為In203/Sn02 = 95%/5% ； 之后，對此第一層透明導電層做退火處理，其中，在O2氛圍下，退火溫度為300°C，時間為 20min, O2 流量為 lOsccm。
3.權利要求2所述的方法，其中，步驟40)還包括完成退火制程后，接著沉積第二層透明導電層時，采用EB電子蒸鍍，膜層厚度280nm，02流量為lOsccm，沉積溫度為295°C，沉積速率為 I. OA/s，蒸鍍源為 In203/Sn02 = 95% /5%0
4.權利要求I所述的方法，其中，與P-GaN接觸的第一層透明導電層為接觸層，第一透明導電層上面的第二層透明導電層為電流擴散層。
5.權利要求4所述的方法，其中，接觸層和電流擴散層具有不同的功函數，接觸層的功函數大于電流擴散層。
6.權利要求4所述的方法，其中，接觸層的厚度為Ι-lOnm，電流擴散層的厚度為100_400nmo
7.權利要求4所述的方法，其中，接觸層和電流擴散層由相同元素構成，但二者的元素構成比不同，或者接觸層和電流擴散層由不同元素組成。
8.權利要求4所述的方法，其中，接觸層的折射率介于電流擴散層和P-GaN之間或與電流擴散層相當。
9.權利要求I所述的方法，其中，對于沉積過程在刻蝕暴露出N-GaN之后，通過蒸鍍或濺射低摻雜第一層透明導電層，然后更換蒸鍍源或靶，蒸鍍或沉積高摻雜第二層透明導電層，然后N2氛圍進行退火處理。
10.一種層狀透明導電層LED芯片結構，包括 一 LED外延片ITO層； 在此LED外延片上通過Mesa工序形成暴露出的N-GaN層； 其上具有高功函數的第一層透明導電層； 在第一層透明導電層上沉積第二層透明導電層； 蒸鍍P&N電極，形成的LED COff結構。
11.根據權利要求10所述的結構，其中，第一層透明導電層中，底層材料為ΙΤ0，相比上層ΙΤ0，底層ITO材料采用低摻雜SnO2,通過降低SnO2的摻雜，降低底層ITO層的電子濃度和O空位濃度。
12.根據權利要求10所述的結構，其中，底層ITO的SnO2= 1-3%;上層ITO的SnO2 = 5%。
13.根據權利要求11所述的結構，其中，第一透明導電層為接觸層，接觸層上面的第二層透明導電層為電流擴散層；接觸層和電流擴散層具有不同的功函數，接觸層的功函數明顯大于電流擴散層，接觸層的折射率介于電流擴散層和P-GaN之間或與電流擴散層相當；接觸層的厚度為Ι-lOnm，電流擴散層的厚度為100-400nm。
全文摘要
本發(fā)明提供了一種層狀透明導電層LED芯片結構的制備方法及其結構，該方法包括步驟10)、提供LED外延片；步驟20)、在LED外延片上進行Mesa處理，以暴露出外延片的N-GaN層；步驟30)、外延片的未暴露表面上沉積具有高功函數的第一層透明導電層；步驟40)、在第一層透明導電層上沉積第二層透明導電層；步驟50)、蒸鍍P&N電極，形成LED COW結構。本發(fā)明在透明導電膜層膜和P-GaN之間插入一層新的高功函數的膜層，降低透明導電膜層膜和P-GaN之間的接觸勢壘，起到降低芯片的驅動電壓，同時，由于此插入層的折射率介于ITO膜層和P-GaN之間或與之上的透明導電膜層的折射率相當保證了LED外量子效率沒有降低。
文檔編號H01L33/42GK102832299SQ201110164808
公開日2012年12月19日 申請日期2011年6月17日 優(yōu)先權日2011年6月17日
發(fā)明者劉英策, 吳大可, 火東明 申請人:廣東量晶光電科技有限公司