專利名稱：具有快速寫入特性的相變存儲裝置的制作方法
技術(shù)領(lǐng)域：
國際商用 器公司(International Business Machines Corporation)，是紐約公司，以及旺宏電子股份有限公司(Macronix International Corporation，Ltd.)，是臺灣公司，為聯(lián)合研究協(xié)議的當(dāng)事人。本發(fā)明是關(guān)于包括相變基存儲材料的存儲裝置，該相變基存儲材料包括硫?qū)倩锘牧吓c其它可編程阻抗材料，以及用于制造如此裝置的方法。
背景技術(shù)：
基于相變化的存儲材料，像硫?qū)倩锘牧吓c類似材料，能夠通過一適合在集成電路中實施的電流的施加而產(chǎn)生在一非晶狀態(tài)與一結(jié)晶狀態(tài)之間的相(Phase)改變，普通非晶狀態(tài)其特征在于較高電阻率，這些材料是集成電路相變存儲裝置，與其它存儲科技的 —石出。從非晶至結(jié)晶狀態(tài)的改變通常是ー較低電流操作，從結(jié)晶至非晶的改變，在此是指如復(fù)位(reset)，通常是ー較高電流操作，其包括一短高電流密度脈沖以熔化或者擊穿結(jié)晶結(jié)構(gòu)，此后相變材料迅速冷卻，淬火(quench)相變過程并允許相變材料的至少一部分在非晶狀態(tài)中穩(wěn)定。復(fù)位所需要的電流強(qiáng)度能夠經(jīng)由減少單元及/或電極與相變材料之間的接觸面積內(nèi)的相變材料元件的大小而減少，如此以至于以少量的絕對電流值通過相變材料元件來達(dá)成較高電流密度。研究已經(jīng)取得進(jìn)展以提供經(jīng)由調(diào)整在相變材料中的摻雜濃度，與經(jīng)由提供具有非常小尺寸的結(jié)構(gòu)而得以低復(fù)位電流來操作的存儲裝置，非常小尺寸相變裝置的一個問題涉及耐久度，具體地，使用在ー設(shè)定狀態(tài)的相變材料而制作的存儲單元其電阻會漂移當(dāng)相變材料合成物緩慢地隨著裝置壽命期間的時間而改變時。本案申請人于此同時另一名為 "Dielectric Mesh Isolated Phase Change Structure for Phase Change Memory，，白勺待審美國專利申請，其美國申請?zhí)?2Λ86，874 (現(xiàn)為美國專利公開號2010-00846M)，在2008 年10月2日提出申請(MXIC 1849-1)，說明了前述所討論關(guān)于在前幾個循環(huán)的操作期間相變存儲器合成物的變化的若干問題，美國申請?zhí)?2/286，874在此并入以供參考就像在此完全地提出一祥，此外，復(fù)合摻雜已經(jīng)被描述為用于穩(wěn)定相變材料的科技，在本案申請人于此同時另ー待審美國專利申請?zhí)?2/7 , 837之中，其名為“Wiase Change Memory Having One or More non-Constant Doping Profiles",于 2010 年 3 月 23 日提出申請(MXIC 1911-2)，在此并入以供參考就像在此完全地提出一祥。漂移會造成可靠度的問題并増加需要用來操作裝置的控制電路的復(fù)雜度，例如， 如果電阻在設(shè)定或/及復(fù)位狀態(tài)單元上漂移，則相變速度改變，単元的動態(tài)電阻可能會改變，遭遇到不同保持行為(電阻穩(wěn)定度)，以及等等，這些問題的ー個結(jié)果就是裝置所需要的感應(yīng)電路必須處理每個電阻狀態(tài)的更寬電阻范圍，其典型地導(dǎo)致更低速度操作，此外，設(shè)定與復(fù)位流程必須視為改變存儲單元的主體條件(bulk condition)，即使在單一存儲狀態(tài)
4內(nèi)，典型地導(dǎo)致跨陣列的不均勻設(shè)定與復(fù)位速度。本案共同發(fā)明人李明修在本案申請人于此同時另ー待審美國專利申請?zhí)?12/484，955，于2010年6月15日(MXIC 1879-1)提出申請，之中已經(jīng)描述，在作用區(qū)域中具有帶有ー經(jīng)修改化學(xué)計量數(shù)(modified stoichiometry)的相變材料元件的一存儲裝置，其未展示在現(xiàn)有存儲裝置的設(shè)定狀態(tài)電阻的漂移，美國專利申請?zhí)?2/484，955在此并入以供參考就像在此完全地提出一祥，此外，在美國專利申請?zhí)?2/484,955中描述ー種用于制造該存儲裝置的方法包括首先制造包括帶有具有主體化學(xué)計量數(shù)(bulk stoichiometry) 的相變材料本體的相變存儲單元陣列的集成電路；以及然后施加形成電流至該陣列中的該相變存儲單元以改變在該相變材料本體的作用區(qū)域的該主體化學(xué)計量數(shù)至該經(jīng)修改化學(xué)計量數(shù)，該經(jīng)修改化學(xué)計量數(shù)不同于該主體化學(xué)計量數(shù)，且在該作用區(qū)域之外不擾亂該主體化學(xué)計量數(shù)。該主體化學(xué)計量數(shù)其特征是在于在熱力條件下在該作用區(qū)域之外穩(wěn)定， 雖然該經(jīng)修改化學(xué)計量數(shù)其特征是在于在熱力條件下在該作用區(qū)域之內(nèi)穩(wěn)定，經(jīng)由在該存儲元件中建立該主體與該經(jīng)修改化學(xué)計量數(shù)，使該存儲単元的該設(shè)定狀態(tài)電阻穩(wěn)定于該單元的壽命期間，其能夠延長至百萬次設(shè)定/復(fù)位循環(huán)與更多。作為存儲元件的相變材料本體采用穩(wěn)定的微結(jié)構(gòu)，在該微結(jié)構(gòu)中該化學(xué)計量數(shù)為非均勻的，在作用區(qū)域內(nèi)具有原子濃度剖面，其不同于在相變材料本體作用區(qū)域之外發(fā)現(xiàn)的原子濃度剖面，在相變材料本體的化學(xué)計量數(shù)中的過渡并不唐突，但反而發(fā)生在跨越沿著作用區(qū)域邊界的過渡區(qū)，過渡區(qū)特性將根據(jù)存儲單元結(jié)構(gòu)、所施加的形成電流型態(tài)，以及其它因素而變動，在此所使用的用語 “化學(xué)計量數(shù)”是指在相變材料中介于兩個或者更多物質(zhì)之間的體積可測量的，例如，使用X 射線能量散射光譜(EDX)，或者類似技木，的原子濃度的定量關(guān)系。除以上所討論的問題外，相變存儲器的寫入帶寬是能夠限制其能夠用在集成電路中的存儲任務(wù)功能型態(tài)的ー個特性，這種存儲器的寫入帶寬是經(jīng)由設(shè)定操作速度而不是復(fù)位所限制，這是因為設(shè)定時間是5到10倍的大于復(fù)位時間，然而，設(shè)定電流振幅是復(fù)位的 50% 70%。通常，系統(tǒng)單芯片(SOC)技術(shù)是ー電子系統(tǒng)的多重子系統(tǒng)在單一集成電路中的整合，其可能會涵蓋數(shù)字、模擬、混合信號以及射頻功能。各種可整合単一集成電路中的子系統(tǒng)類型包括微處理器與微控制器核心、數(shù)字信號處理器(DSPs)、可配置邏輯單元、存儲區(qū)塊、定時源、外部接ロ、與電カ管理電路、等等，ー個SOC不但是由以上所描述的硬件，而且還由控制子系統(tǒng)的軟件兩者所組成，用語“系統(tǒng)單芯片”可用于描述復(fù)雜特殊應(yīng)用集成電路 (ASIC)，其中先前經(jīng)由結(jié)合多重集成電路在一電路板上所達(dá)成的許多功能現(xiàn)在由一個單ー 集成電路提供，這種整合的程度大大地減少系統(tǒng)的大小與電カ消耗，同時通常也減少制造成本。為了滿足SOC的各種功能存儲器執(zhí)行需求，用在不同任務(wù)功能目的的不同型態(tài)存儲電路典型地是嵌入在存儲應(yīng)用如隨機(jī)存取存儲器(RAM)、閃存、與只讀存儲器(ROM)的集成電路中的各種位置，然而，用在SOC中的各種存儲應(yīng)用的不同型態(tài)存儲裝置的整合可能是困難的并導(dǎo)致高度復(fù)雜的設(shè)計與エ藝。據(jù)此，提供具有在裝置壽命期間的更穩(wěn)定操作的存儲單元結(jié)構(gòu)，并提供更高速操作是令人向往的。提供滿足不同的存儲器執(zhí)行需求如SOC的各種功能的那些需求，同時也滿足設(shè)計整合的問題的在単一集成電路上存儲器也是令人向往的。提供制造如此裝置的方法也是令人向往的。提供能夠被調(diào)試用于許多任務(wù)功能中的存儲技術(shù)也是令人向往的。

發(fā)明內(nèi)容
在此所描述的ー集成電路包含在一村底上的多個存儲単元，至少部分存儲單元已經(jīng)受改變陣列単元設(shè)定速度的一預(yù)應(yīng)カ操作所約束。由于該預(yù)應(yīng)カ程序，該存儲単元經(jīng)調(diào)試以操作比使用不受該預(yù)應(yīng)カ程序所約束的単元所能夠完成的更快的寫入循環(huán)。在此所描述的ー制造一集成電路的方法包含提供電極，以及接觸該電極的表面的存儲元件，實行ー預(yù)應(yīng)カ程序，包括施加一形成脈沖，因此單元具有較快操作速度。在此所描述的ー集成電路包含在一村底上的多個存儲単元，ー控制器經(jīng)調(diào)試以施加偏壓操作至建立預(yù)應(yīng)カ條件的目標(biāo)存儲単元，以及以取決于所施加的該預(yù)應(yīng)力條件的寫入速度來操作該裝置上的這些存儲單元，因此至少若干的存儲單元能夠受變動陣列中単元的設(shè)定速度的一預(yù)應(yīng)カ程序所約束，由于預(yù)應(yīng)力程序，該存儲單元經(jīng)調(diào)試以操作，例如，比使用不受該預(yù)應(yīng)カ程序所約束的単元所能夠完成的更快的寫入循環(huán)。在此所描述的ー集成電路包含在一村底上的多個存儲単元，這些存儲單元包含一第一組存儲単元其包含一可編程阻抗存儲材料，以及ー第二組存儲単元其包含該可編程阻抗存儲材料，其中該第一與第二組存儲単元的其中至少之一已經(jīng)受變動陣列中単元的設(shè)定速度的一預(yù)應(yīng)カ程序所約束，因此該第一組的特性不同于該第二組的，由于該預(yù)應(yīng)カ程序， 該第一與第二組存儲単元具有不同性質(zhì)如此以至于該第一與第二組存儲単元具有不同操作存儲特性。在此所描述的包含作為SOC或者其它集成電路裝置的部分并具有不同性質(zhì)的存儲材料的存儲單元組導(dǎo)致提供不同操作特性如切換速度、循環(huán)耐久度、與在相同芯片上的數(shù)據(jù)保持性的存儲單元組，該存儲單元組能夠滿足不同的存儲器執(zhí)行需求如在単一集成電路上的SOC的各種任務(wù)功能的那些需求。本發(fā)明的其它方面與優(yōu)點能夠基于對附圖、詳細(xì)描述與權(quán)利要求的敘述而了解， 其如下文所述。


圖1為展示現(xiàn)有相變存儲単元中存儲狀態(tài)的電阻分布的圖。圖2為展示現(xiàn)有相變存儲単元的基本結(jié)構(gòu)。圖3為說明帶有具有一經(jīng)預(yù)應(yīng)力操作所調(diào)試以増加設(shè)定速度的相變材料本體的存儲單元結(jié)構(gòu)。圖4為說明在此所描述エ藝的簡化流程圖。圖5-圖13為說明用于形成使用在圖4所描述的エ藝的電流的替代脈沖形狀。圖14為說明使用在于此所描述的作用區(qū)域中帶有介電網(wǎng)格的相變材料的橋式型態(tài)存儲単元結(jié)構(gòu)。圖15為說明使用在于此所描述的作用區(qū)域中帶有介電網(wǎng)格的相變材料的“在通孔中作用”型態(tài)存儲単元結(jié)構(gòu)。
圖16為說明使用在于此所描述的作用區(qū)域中帶有介電網(wǎng)格的相變材料的孔隙型 態(tài)存儲單元結(jié)構(gòu)。圖17是為包括在此所描述的相變存儲單元的存儲陣列的簡化電路示意圖。圖18是為包括在此所描述的相變存儲單元的集成電路存儲裝置的簡化區(qū)塊示意 圖。圖19為展示三個預(yù)應(yīng)力操作結(jié)果的實驗結(jié)果的標(biāo)繪圖，展示三個預(yù)應(yīng)力操作在 位計數(shù)對應(yīng)不同刻度數(shù)時的設(shè)定電阻。圖20為能夠被施加至集成電路上的存儲單元預(yù)應(yīng)力選擇組的偏壓操作的流程 圖。圖21是為說明能夠使用圖20的程序被建立的不同預(yù)應(yīng)力條件帶的簡化示意圖。圖22是為說明用于單一或者多重陣列集成電路的四個預(yù)應(yīng)力條件帶的簡化示意 圖。主要元件符號說明100:低電阻設(shè)定狀態(tài)101 :讀取邊際102:高電阻復(fù)位狀態(tài)103:門限電阻值民最聞電阻R2 :最低電阻RsA:門限電阻值111 :第一電極112 :介電材料113:存儲元件114:第二電極115:作用區(qū)域200 :存儲單元210:作用區(qū)域216 :存儲元件220:第一電極222:接觸表面230:介電材料240:第二電極300:第一電極形成310:相變材料沉積320:第二電極形成330 :BE0L 藝340 :施加電性預(yù)加應(yīng)力操作以配置設(shè)定特性400:單一方形脈沖401:相分離門限402 :方形脈沖403 :方形脈沖404 :方形脈沖405 :方形脈沖406 :方形脈沖407 :單一脈沖408 :尾部409 :脈沖410 :脈沖411 :單一脈沖412 :尾部413 :脈沖414 :脈沖415 :脈沖416 :脈沖417 :單一脈沖418 :尾部500 :第二存儲單元510:作用區(qū)域515 :介電間隙物質(zhì)516 :存儲兀件
517寬度520第一電極
540第二電極
600第三存儲單元610作用區(qū)域
613剰余物質(zhì)616存儲元件
617寬度620第一電極
622頂部624底部
640第二電極
700第四存儲單元710作用區(qū)域
716存儲元件720第一電極
740第二電極
810集成電路812存儲陣列
814字線譯碼器816多條字線
818位線譯碼器820多條位線
822總線826總線
824感應(yīng)電路(感應(yīng)放大器)與數(shù)據(jù)輸入結(jié)構(gòu)
828數(shù)據(jù)輸入線830其它電路
832數(shù)據(jù)輸出線834控制器
835配置登錄器836偏壓配置供應(yīng)電壓電流源
930存儲單元932存儲單元
934存儲單元936存儲單元
940存儲元件942存儲元件
944存儲元件946存儲元件
954源極線955源極線終端電路
956字線958字線
960位線962位線
980路徑
2001:192微秒預(yù)應(yīng)カ的繪圖
2002:27微秒預(yù)應(yīng)カ的繪圖
2003:6微秒預(yù)應(yīng)カ的繪圖
2009初始狀態(tài)
2010選擇目標(biāo)單元
2011施加設(shè)定脈沖
2012施加復(fù)位脈沖
2013使用目標(biāo)設(shè)定脈沖寬度進(jìn)行設(shè)定
2014 通過？
2015太多重試？
2016失敗
2017選擇性地，改變預(yù)設(shè)定脈沖定時、波形、電流
2018所有目標(biāo)單元？
2019:設(shè)定配置登錄器2020 就緒狀態(tài)2030 長效保持性相變存儲陣列2030A:高速相變存儲陣列2030B 長效保持性相變存儲陣列2040A:應(yīng)カ條件3 2040B 應(yīng)カ條件42040C:應(yīng)カ條件2 2040D:應(yīng)カ條件具體實施例方式新存儲器技術(shù)的實施例詳細(xì)描述以圖1-圖22提供。在相變存儲器中，數(shù)據(jù)是經(jīng)由造成介于非晶與結(jié)晶相之間的相變材料在作用區(qū)域中的過渡而存儲，其具有顯著不同的阻抗，圖1為在存儲單一位(bit)數(shù)據(jù)的存儲單元中的存儲狀態(tài)的電阻分布圖，包括對應(yīng)單元的作用區(qū)域中的初始結(jié)晶相的低電阻設(shè)定(經(jīng)編程)狀態(tài)100，以及對應(yīng)單元的作用區(qū)域中的初始非晶相的高電阻復(fù)位(擦除)狀態(tài)102， 對于可靠的操作，電阻分布必須具有非重疊的電阻范圍。設(shè)定狀態(tài)100的最高電阻隊以及復(fù)位狀態(tài)102的最低電阻も間差異定義出用于將在設(shè)定狀態(tài)100的単元區(qū)別于在復(fù)位狀態(tài)102的讀取邊際101，存儲在存儲單元的數(shù)據(jù)能夠經(jīng)由測量存儲單元的電阻是否高于或者低于讀取邊際101內(nèi)的門限電阻值RSA103，在多重位每單元(bit-per-cell)實施例，在位之間有多于兩個帶有讀取邊際的電阻狀態(tài)。為了可靠地區(qū)別復(fù)位狀態(tài)102與設(shè)定狀態(tài)100，維持一個相對大的讀取邊際101是重要的，単元的感應(yīng)電路是設(shè)計來在所定義的讀取邊際內(nèi)操作，以及更狹窄邊際需要更復(fù)雜電路并會導(dǎo)致較慢讀取過程，此外，設(shè)定與復(fù)位脈沖是以在設(shè)定與復(fù)位狀態(tài)內(nèi)的電阻分布為基礎(chǔ)所設(shè)計，設(shè)定狀態(tài)的較寬電阻分布例如導(dǎo)致時間量，或者造成過渡至非晶相所需要的能量(Power)的變動，以及反之亦然。圖2為說明具有延伸穿過介電材料112的第一電極111的現(xiàn)有“磨菇型態(tài)”存儲単元，存儲元件113包含相變材料本體，以及在存儲元件113上的第二電極114，第一電極 111是耦接至存取裝置(未示于圖中)如ニ極管或者晶體管的終端，而第二電極114耦接至位線并能夠成為位線(未示于圖中)的一部分，第一電極111具有小于第二電極114寬度的寬度以及存儲元件113，建立介于相變材料本體與第一電極111之間的ー小接觸面積以及介于相變材料本體與第二電極114之間的ー相對較大接觸面積，如此以至于以少量的絕對電流值通過存儲元件113而達(dá)成較高電流密度，因為在第一電極111處的這個較小接觸面積，在鄰近第一電極111的區(qū)域的操作的電流密度是最大的，導(dǎo)致作用區(qū)域115具有“磨菇型態(tài)”形狀如圖所示，在所說明的存儲單元，相變材料本體的主體化學(xué)計量數(shù)在作用區(qū)域 115之內(nèi)與之外是均勻的。圖3為說明包括延伸穿過介電材料230以接觸存儲元件216的底部表面的第一電極220的存儲單元200，以及在存儲元件216上的第二電極對0，存儲元件216由相變材料本體所組成，在存儲元件216中的相變材料本體在作用區(qū)域210之外具有主體化學(xué)計量數(shù)以及對若干實施例，在作用區(qū)域內(nèi)的經(jīng)修改化學(xué)計量數(shù)，其經(jīng)修改化學(xué)計量數(shù)不同于主體化學(xué)計量數(shù)，在此所描述的電性預(yù)應(yīng)カ操作造成設(shè)定速度的變換。
第一與第二電極220與240可包含，例如，氮化鈦(TiN)或者氮化鉭(TaN)，替代地，第一與第二電極220與MO各自可為鎢(W)、氮化鎢(WN)、氮化鋁鈦(TiAlN)或者氮化鋁鉭(TaAlN)，或者包含，進(jìn)ー步例如，選自由摻雜硅(Si)、硅(Si)、碳(C)、鍺(Ge)、鉻(Cr)、 鈦(Ti)、鎢(W)、錳(Mo)、鋁(Al)、鉭(Ta)、銅(Cu)、鉬(Pt)、銥(Ir)、鑭(La)、鎳(Ni)、氮 (N)、氧(0)與釕(Ru)及其組合所組成群組之ー或者更多元素。在所說明實施例中介電材料230包含氮化硅(SiN)，替代地，可使用其它介電材料，如氧化硅。在這個范例中的存儲元件216的相變材料包含摻雜10到20原子百分比(以％表示)氧化硅的GeぶbyTez材料，其中對于主體化學(xué)計量數(shù)χ = 2、y = 2以及ζ = 5，對于在作用區(qū)域內(nèi)的經(jīng)修改化學(xué)計量數(shù)χ = 2、y = 4以及ζ = 4，在一個顯著位的舍去誤差范圍內(nèi)， 對此范例単元。其它硫?qū)倩镆约跋嘧兒辖鸩牧弦部梢员皇褂?，如由附圖所能了解的，介于第一電極220與相變材料本體間的接觸表面222具有一個小于存儲元件216與頂部電極240寬度的寬度(其在若干實施例是直徑)，因此，電流是集中在存儲元件216鄰近第一電極220 的部分，導(dǎo)致如圖所示的作用區(qū)域210，其中相變動能在操作期間受到局限，存儲元件216 也包括在作用區(qū)域210之外的非作用區(qū)域，使用這材料，非作用區(qū)域仍然處在帶有小顆粒大小的多晶硅狀態(tài)。作用區(qū)域210包含在富含介電材料網(wǎng)格(未示于圖中)中的相變材料領(lǐng)域，由氧化硅摻雜分隔的相變合金所造成，如在名為“Dielectric Mesh Isolated Phase Change Structure for Phase Change Memory”的美國專利申請，申請?zhí)?2Λ86，874，參考前述，中所詳細(xì)描述。圖4說明制造如圖3所示的存儲單元的エ藝的流程示意圖。在步驟300形成具有接觸表面222的第一電極220，其延伸穿過介電材料230，在所說明實施例第一電極220包含氮化鈦(TiN)且介電材料230包含氮化硅(SiN)，在若干實施例第一電極220的接觸表面222具有亞光刻寬度或者直徑。第一電極220延伸穿過介電材料230至位于下方的存取電路(未示于圖中)，下方的存取電路可以經(jīng)由本領(lǐng)域熟知的標(biāo)準(zhǔn)エ藝來形成，以及存取電路元件的配置取決于在其中所實施在此所描述的存儲單元的陣列配置，通常，存取電路可包括存取裝置如場效應(yīng)晶體管(FET)或者雙極晶體管與ニ極管、字線與源極線、導(dǎo)電插塞(conductive plugs)以及在半導(dǎo)體襯底中的摻雜區(qū)域。第一電極220與介電材料230可以，例如，使用方法、材料、以及公開在于2007 年6月18日提申的美國專利申請?zhí)?1/764,678，現(xiàn)已于2008年8月14日公開的公開號 US2008-0191187,^^"Method for Manufacturing a Phase Change Memory Device with Pillar Bottom Electrode”，其在此并入以供參考，中的エ藝來形成，例如，電極材料層可以形成在存取電路(未示于圖中)的頂部表面，其接續(xù)在使用標(biāo)準(zhǔn)光刻技術(shù)以圖案化在電極層上的光刻膠層以便于形成覆蓋于第一電極220的位置的掩膜之后，接著，使用，例如， 氧氣等離子體來修整掩膜以形成覆蓋于第一電極220的位置并具有亞光刻尺寸的掩膜結(jié)構(gòu)，然后，使用經(jīng)修整電極材料層，借此，形成具有亞光刻直徑的第一電極220，接著形成并平坦化介電材料230。
在步驟310，在第一電極220與介電材料230上沉積具有主體化學(xué)計量數(shù)(舉例 具有10到20%氧化硅的摻雜Ge^b2Te5)的相變材料本體，Ge2Sb2Te5與氧化硅的沉積可經(jīng)由在氬氣環(huán)境中以例如，10瓦直流(DC)電カ的GST靶以及以10到115瓦的射頻電カ的ニ 氧化硅(SiO2)靶的雙靶共濺射來完成，可以使用其它エ藝如果其適合特定相變材料與存儲單元。一選擇性退火(未示于圖中)可被執(zhí)行以結(jié)晶相變材料，在說明的實施例中在 300°C的氮氣環(huán)境中實行100秒的熱退火步驟，替代地，因為隨后經(jīng)執(zhí)行以完成裝置的后段 (back-end-of-line)エ藝可包括高溫度循環(huán)及/或取決于用于完成裝置的制造技術(shù)的熱退火步驟，在若干實施例中退火可經(jīng)由接續(xù)エ藝所完成，以及沒有分離的退火步驟被添加至生產(chǎn)線。接著，在步驟320形成第二電極M0，導(dǎo)致圖4所說明的結(jié)構(gòu)，在所說明的實施例中第二電極240包含氮化鈦(TiN)。接著，在步驟330執(zhí)行后段(BEOL)エ藝以完成芯片的半導(dǎo)體エ藝步驟，BEOLエ藝可以是本領(lǐng)域熟知的標(biāo)準(zhǔn)エ藝，以及所執(zhí)行的エ藝取決于在其中所實施的存儲單元的芯片配置，通常，由BEOLエ藝所形成的結(jié)構(gòu)可包括接觸、層間介電材料與在芯片上作為互連其包括將存儲單元耦接至周邊電路的各種金屬層，這些BEOLエ藝可包括在升高溫度的介電材料的沉積，如在400°C沉積氮化硅(SiN)或者在500°C或者更高的高密度等離子體HDP氧氣沉積，由于這些エ藝，如圖18所示的控制電路與偏壓電路被形成在裝置上，包括在若干實施例中用于施加如下所述電性預(yù)應(yīng)カ操作的電路。接著，在步驟340，施加電性預(yù)應(yīng)カ操作至陣列中的目標(biāo)存儲単元，電性預(yù)應(yīng)カ操作會包括使用芯片型(on-chip)控制電路與偏壓電路來形成所施加的脈沖，因此，控制電路與偏壓電路可被實施以執(zhí)行電性預(yù)應(yīng)カ操作，在另ー替代，電性預(yù)應(yīng)カ操作可使用產(chǎn)在線在制造期間連接至芯片的設(shè)備，如測試設(shè)備，被實施以設(shè)定電壓強(qiáng)度與脈沖高度。圖5-圖13說明多種可被施加在各種實施例的用于預(yù)應(yīng)力操作的脈沖形狀。在圖5，相對長延時與迅速升降沿的単一方形脈沖400被施加，帶有在相變材料的相分離(phase segregation)門限401之上的峰值振幅以造成在高溫相中足夠用于改變存儲單元操作特性的累積延吋，代表性的相分離門限約可為100微安(microAmps)，雖然該標(biāo)準(zhǔn)取決于單元結(jié)構(gòu)，包括底部電極接觸面積、與脈沖延吋，代表性脈沖寬度可在約0. 5毫秒 (millisecond)至超過200毫秒的范圍，取決于所使用材料、存儲單元的配置、在陣列中存儲單元的數(shù)量、以設(shè)定/復(fù)位循環(huán)計數(shù)的単元特定壽命、與其它因素，所利用的振幅與脈沖寬度可以被經(jīng)驗地確定，在一給定實施例，以及提供足夠的能量(Power)以造成相變材料與摻雜的分離。圖6展示可以被施加作為造成在高溫相中足夠用于在作用區(qū)域中的經(jīng)修改化學(xué)計量數(shù)的形成的累積延時的方形脈沖402、403序列的形成電流。圖7展示可以被施加作為具有梯級下降強(qiáng)度的方形脈沖404、405、406序列的形成電流，其造成在高溫相中足夠用于設(shè)定速度調(diào)整的累積延吋，梯級下降強(qiáng)度可防止結(jié)構(gòu)中界面層與局部化異常(anomalies)的形成。圖8展示可以被施加作為帶有迅速上升沿與坡道形狀拖拽沿或常數(shù)或近似常數(shù)坡度的尾部408的単一脈沖407的形成電流，其造成在高溫相中足夠用于設(shè)定速度調(diào)整的累積延吋，形成脈沖的尾部408可讓原子在沒有突然停止(淬火)的情況下更溫和地移動，故避免在作用區(qū)域中界面層的形成，對于具有在比淬火遮斷(cutoff)更短間隔內(nèi)坡降至零的快速拖拽沿，該快速拖拽沿可被認(rèn)為是導(dǎo)致非晶相材料在作用區(qū)域內(nèi)固化的“淬火 (quench) ”，以Ge2Sb2I^5為基礎(chǔ)相變材料的淬火遮斷約為10納秒(nanosecond)，以及不同相變材料將會不同，在圖9所示的實施例，拖拽沿在顯著大于淬火遮斷，舉例比兩倍淬火遮斷更多，且可為5至10倍長，或者更長，的時間間隔中坡降。圖9展示可以被施加作為具有常數(shù)或近似常數(shù)坡度的相對長尾部的坡度拖拽沿的脈沖409、410序列的形成電流，其造成在高溫相中足夠用于設(shè)定速度調(diào)整的累積延吋， 對于具有足夠在第一延時中造成作用區(qū)域內(nèi)溫度超過相變材料的相分離門限的峰值電流的脈沖，在該坡度拖拽沿之中的電流強(qiáng)度在顯著大于淬火遮斷的時間間隔期間中降低，在這個范例可以減少在相變材料本體內(nèi)的界面形成。圖10展示可以被施加作為帶有迅速上升沿與坡道形狀、或坡度、拖拽沿或從相對高負(fù)坡度移動至遍及拖拽沿長度接近零的坡度的變坡度尾部412的単一脈沖411的形成電流，其造成在高溫相中足夠用于設(shè)定速度調(diào)整的累積延吋，對于具有足夠在第一延時中造成作用區(qū)域內(nèi)溫度超過相變材料的相分離門限的峰值電流的脈沖，在該坡度拖拽沿之中的電流強(qiáng)度在大于淬火遮斷的時間間隔期間中降低，在這個范例可以減少在相變材料本體內(nèi)的界面形成。圖11展示可以被施加作為具有變坡度相對長尾部的坡道拖拽沿的脈沖413、414 序列的形成電流，其造成在高溫相中足夠用于設(shè)定速度調(diào)整的累積延吋，序列中的每ー脈沖，或只有序列中的最后脈沖其特征在于具有足夠在第一延時中造成作用區(qū)域內(nèi)溫度超過相變材料的相分離門限的峰值電流的脈沖，與在該坡度拖拽沿之中的電流強(qiáng)度在顯著大于淬火遮斷的時間間隔期間中降低。圖12展示可以被施加作為帶有振幅梯級下降、與具有常數(shù)或近似常數(shù)坡度的相對長尾部的坡度拖拽沿的ー脈沖415、416序列的形成電流，其造成在高溫相中足夠用于設(shè)定速度調(diào)整的累積延吋，序列中的每ー脈沖，或只有序列中的最后脈沖其特征在于具有足夠在第一延時中造成作用區(qū)域內(nèi)溫度超過相變材料的相分離門限的峰值電流的脈沖，與在該坡度拖拽沿之中的電流強(qiáng)度在顯著大于淬火遮斷的時間間隔期間中降低。圖13展示可以被施加作為帶有迅速上升沿與經(jīng)由梯級下降拖拽沿或尾部418實施的坡度拖拽沿的単一脈沖417的形成電流，其造成在高溫相中足夠用于設(shè)定速度調(diào)整的累積延吋。圖5-圖13展示多種形成電流的脈沖形式，相分離門限可經(jīng)由較高強(qiáng)度、較短延時脈沖或脈沖序列、或較短強(qiáng)度、較長延時脈沖或脈沖序列而超越，如果適合特定的實施。當(dāng)然，能夠施加其它脈沖格式與脈沖序列以達(dá)成造成設(shè)定速度調(diào)整的結(jié)果，經(jīng)由施加較大應(yīng)力電流或較長應(yīng)力時間以對單元施加誘發(fā)出改變行為所必須的能量，初始表現(xiàn)可被改變至高速表現(xiàn)，可施加梯級脈沖、常數(shù)強(qiáng)度脈沖、脈沖串等等以誘發(fā)出必須的改變，所施加的實際脈沖形狀與能量可以被經(jīng)驗地確定，與取決于相變材料、摻雜質(zhì)、以及單元配置、向往的效果等等。圖14-圖16說明包含具有主體化學(xué)計量數(shù)的相變材料本體與帶有經(jīng)修改化學(xué)計量數(shù)的作用區(qū)域的存儲單元，前述關(guān)于圖2與圖4的元件的材料可以在圖14-圖16的存儲單元實施，以及故這些材料的詳細(xì)描述將不再重復(fù)。圖14說明具有主體化學(xué)計量數(shù)并用于形成橋式型態(tài)存儲元件516的相變材料本體以及具有如前所述經(jīng)修改化學(xué)計量數(shù)的作用區(qū)域510的第二存儲單元500的剖面視圖。存儲單元500包括介電間隙物質(zhì)515其分隔第一與第二電極520、M0，存儲元件 516延伸跨越介電間隙物質(zhì)515以接觸第一與第二電極520、M0，借此定義出介于第一與第 ニ電極520、540之間的電極間電流路徑，其具有經(jīng)由介電間隙物質(zhì)515的寬度517所定義的路徑長度，操作吋，如電流經(jīng)過第一與第二電極520、540之間并通過存儲元件516，作用區(qū)域510比存儲元件516的剰余物質(zhì)更快加熱。圖15說明具有主體化學(xué)計量數(shù)并用于形成柱式型態(tài)存儲元件616的相變材料本體以及具有如前所述經(jīng)修改化學(xué)計量數(shù)的作用區(qū)域610的第三存儲單元600的剖面視圖。存儲單元600包括分別在頂部與底部622、6M接觸第一與第二電極620、640的柱式存儲元件616，存儲元件616具有在這個范例實際上，與第一和第二電極620、640的寬度相同的寬度617以定義出受介電材料(未示于圖中)所圍繞的多重柱，如在此所使用，用語 “實際上”意指容納制造公差，操作吋，如電流經(jīng)過第一與第二電極620、640之間并通過存儲元件616，作用區(qū)域610比存儲元件的剰余物質(zhì)613更快加熱。圖16說明具有主體化學(xué)計量數(shù)并用于形成孔隙型態(tài)存儲元件716的相變材料本體以及具有如前所述經(jīng)修改化學(xué)計量數(shù)的作用區(qū)域710的第四存儲單元700的剖面視圖。存儲單元700包括分別在頂部與底部接觸第一與第二電極720、740并受介電材料 (未示于圖中)所圍繞的孔隙型態(tài)存儲元件716，存儲元件具有比第一與第二電極的寬度更小的寬度，以及操作時如電流經(jīng)過第一與第二電極之間并通過存儲元件作用區(qū)域比存儲元件的剰余物質(zhì)更快加熱。如同即將被了解的，本發(fā)明并非受限于在此所描述的存儲單元結(jié)構(gòu)且通常包括存儲單元其包括具有主體化學(xué)計量數(shù)的相變材料本體以及具有經(jīng)由用于設(shè)定速度調(diào)整的形成電流所修改的作用區(qū)域。圖17說明具有預(yù)應(yīng)カ存儲元件940、942、944、946的四個存儲單元930、932、934、 936，其代表一個陣列的ー個小區(qū)。存儲單元930、932、934、936的每個存取晶體管的源極共同連接到終止于源極線終端電路955，如接地終端的源極線954，在另ー實施例存取裝置的源極線并不在鄰近單元之間共享，但是獨立地可控制的，源極線終端電路955可包括偏壓電路如電壓源與電流源， 以及用于施加偏壓配置的譯碼電路，除了接地，至源極線954，在若干實施例。多條字線包括字線956、958為平行的沿著第一方向延伸，字線956、958是與字線譯碼器814電性連通，存儲單元930與934的存取晶體管的柵極是連接至字線956，且存儲単元932與936的存取晶體管的柵極是連接至字線958。多條字線包括位線960、962為平行的沿著第二方向延伸并與位線譯碼器818電性連通，在所說明的實施例每個存儲元件是排列在所對應(yīng)存取裝置的漏極與所對應(yīng)位線之間，替代地，存儲元件可在所對應(yīng)存取裝置的源極側(cè)，控制電路與偏壓電路(參見圖18)是耦接至陣列，且提供如前所述用于施加用于設(shè)定速度調(diào)整的形成電流至存儲元件。圖18是包括存儲陣列812的集成電路810的簡化區(qū)塊示意圖，存儲陣列812為使用具有包含如在此所述的帶有富含介電材料網(wǎng)格、經(jīng)修改化學(xué)計量數(shù)的相變領(lǐng)域的作用區(qū)域的存儲單元而實施，具有讀取、設(shè)定與復(fù)位模式的字線譯碼器814為耦接至且與沿著存儲陣列812的列(row)排列的多條字線816電性連通，位線(欄)譯碼器818與沿著存儲陣列812的欄(column)排列的多條字線820電性連通以讀取、設(shè)定與復(fù)位在陣列812 中的相變存儲単元(未示于圖中)，地址是由總線822供應(yīng)至字線譯碼器與驅(qū)動器814與位線譯碼器818，區(qū)塊824的感應(yīng)電路(感應(yīng)放大器)與數(shù)據(jù)輸入結(jié)構(gòu)，包括用于讀取、設(shè)定與復(fù)位模式的電壓及/或電流源是通過數(shù)據(jù)總線擬6而耦接至位線譯碼器818，數(shù)據(jù)通過數(shù)據(jù)輸入線擬8從集成電路810上的輸入/輸出端ロ，或從集成電路810內(nèi)部或外部的其它數(shù)據(jù)源，供應(yīng)至區(qū)塊824中的數(shù)據(jù)輸入結(jié)構(gòu)。集成電路810中可包含其它電路830， 如通用目的處理器或特殊目的應(yīng)用電路，或者提供受到陣列812支持的單芯片系統(tǒng)功能性 (system-on-a-chip functionality)的模塊組合。數(shù)據(jù)通過數(shù)據(jù)輸出線832從區(qū)塊擬4中的感應(yīng)放大器供應(yīng)至集成電路810上的輸入/輸出端ロ，或至集成電路810內(nèi)部或外部的其它數(shù)據(jù)目的地。在這個范例中實施的控制器834，使用偏壓配置狀態(tài)機(jī)，控制應(yīng)用于包括讀取、編程、擦除、對字線與位線的擦除驗證與編程驗證電壓及/或電流的偏壓配置的偏壓電路電壓與電流源836，額外地，用于施加形成電流的偏壓配置是依如前所述而實施，在所說明的實施例中，在集成電路上提供ー個配置登錄器，配置登錄器835擁有指出在控制器834控制下的陣列812中的存儲單元組的預(yù)應(yīng)カ條件的控制數(shù)據(jù)，配置登錄器835可使用本領(lǐng)域中， 或在制造期間，典型的登錄器寫入操作而設(shè)定，以定義受預(yù)應(yīng)カ條件所約束的陣列中単元組，以及可使用在讀取與寫入操作期間，典型的登錄器寫入操作而設(shè)定，以為對應(yīng)的存儲單元組選擇適當(dāng)操作模式與速度，此外，配置登錄器835可存儲指出預(yù)應(yīng)カ操作狀態(tài)的標(biāo)識， 包括預(yù)備狀態(tài)而處于其中的對應(yīng)存儲單元組可使用于任務(wù)功能存儲操作?？刂破?34可使用本領(lǐng)域熟知的特殊目的邏輯電路而實施，在替代實施例中，控制器834包含通用目的處理器，其可以在相同集成電路上實施以執(zhí)行用于控制裝置的操作的計算機(jī)程序，又在其它實施例中，特殊目的邏輯電路與通用目的處理器的組合可利用于控制器834的實施。區(qū)塊836中的形成脈沖與偏壓電路電壓與電流源可使用具有電壓分配器與充電泵浦的電カ供應(yīng)輸入、電流源電路、脈沖電路、定時電路與如本領(lǐng)域的標(biāo)準(zhǔn)電壓與電流開關(guān)而實施。區(qū)塊836中具有偏壓電路電壓與電流源的控制器834提供用于施加形成電流至預(yù)應(yīng)カ目標(biāo)存儲單元以建立裝置的設(shè)定速度與其它操作特性的手段。操作時，陣列812中的每個存儲單元依賴對應(yīng)的存儲單元電阻而存儲數(shù)據(jù)，數(shù)據(jù)值可經(jīng)由例如，比較所選擇的存儲單元的位在線電流的于感應(yīng)電路(區(qū)塊824)的感應(yīng)放大器的適合參考電流，而確定，參考電流可如此建立以至于ー個預(yù)先確定的電流范圍對應(yīng)于邏輯“0”，以及ー不同電流范圍對應(yīng)于邏輯“1”。對陣列812的存儲單元的讀取或?qū)懭耄虼?，可?jīng)由施加適合電壓至多條字線其中一條以及耦接多條位線其中一條至電壓源而如此達(dá)成以至于電流流動通過所選擇的存儲單元，在圖17中展示經(jīng)由對位線960、字線956、與源極線％4施加足夠開啟存儲單元930 的存取晶體管與誘發(fā)在路徑980中的電流以從位線960流動至源極線954，或反之亦然，的電壓而建立通過所選擇的存儲單元(在這個范例中存儲單元930與對應(yīng)存儲元件940)的
14一條電流路徑980的范例，所施加電壓的電平與延時是取決于所執(zhí)行的操作，舉例，讀取操作或?qū)懭氩僮?。在存儲單元的?fù)位(或擦除)操作中，字線譯碼器814促進(jìn)提供具有適合電壓脈沖的字線以開啟存儲単元中的存取晶體管，位線譯碼器818促進(jìn)供應(yīng)電壓脈沖至適合振幅與延時的位線以誘發(fā)電流流動通過存儲元件，電流提升存儲單元作用區(qū)域內(nèi)的溫度高于相變材料的過渡溫度且也高于熔化溫度以將作用區(qū)域內(nèi)的相變材料置于液態(tài)，然后終止電流，例如經(jīng)由終止在位線與字線的電壓脈沖，導(dǎo)致一個相對快速的淬火時間當(dāng)作用區(qū)域冷卻至在作用區(qū)域的相變領(lǐng)域的高電阻普通非晶相以在存儲單元內(nèi)建立高電阻復(fù)位狀態(tài)，復(fù)位操作也能夠包含多于ー個以上的脈沖，例如使用ー對脈沖。在所選擇的存儲單元的設(shè)定(或編程)操作中，字線譯碼器814促進(jìn)提供具有適合電壓脈沖的字線以開啟存儲単元中的存取晶體管，位線譯碼器818促進(jìn)供應(yīng)電壓脈沖至適合振幅與延時的位線以誘發(fā)電流流動通過存儲元件，電流脈沖足夠提升作用區(qū)域內(nèi)的溫度高于過渡溫度且造成作用區(qū)域的相變領(lǐng)域從高電阻普通非晶條件過渡進(jìn)入低電阻普通結(jié)晶條件，這個過渡降低所有存儲元件的電阻并設(shè)定存儲單元至低電阻狀態(tài)。在存儲于存儲單元的數(shù)據(jù)值的讀取(或感應(yīng))操作中，字線譯碼器814促進(jìn)提供具有適合電壓脈沖的字線以開啟存儲単元中的存取晶體管，位線譯碼器818促進(jìn)供應(yīng)電壓至適合振幅與延時的位線以誘發(fā)電流流動通過存儲元件，其不會導(dǎo)致存儲元件經(jīng)歷在阻抗?fàn)顟B(tài)(resistive state)中的改變，在位在線且通過存儲単元的電流是取決于存儲單元的阻抗以及，因此關(guān)聯(lián)于數(shù)據(jù)狀態(tài)，故存儲單元的數(shù)據(jù)狀態(tài)可經(jīng)由偵測存儲単元的電阻是否對應(yīng)于高電阻狀態(tài)或低電阻狀態(tài)而確定，例如，經(jīng)由比較對應(yīng)位在線的電流的于感應(yīng)電路的感應(yīng)放大器的適合參考電流(區(qū)塊824)。在形成脈沖或預(yù)應(yīng)カ模式中，在控制器834中的控制電路與在區(qū)塊836中的偏壓電路被使能以執(zhí)行通過相變存儲單元陣列的循環(huán)，并施加形成電流以誘發(fā)設(shè)定速度修改的程序，控制電路能夠經(jīng)由使用在晶粒分離進(jìn)入個體芯片后在測試在線由制造設(shè)備的接觸探針?biāo)峁┑目刂菩盘柖诖硐到y(tǒng)中被使能，控制電路與偏壓電路能夠經(jīng)由使用在晶粒封裝后，使用在形成模式其相似于芯片測試模式中操作的輸入墊，的制造設(shè)備而在其它系統(tǒng)中被使能，此外，設(shè)備能夠經(jīng)如此配置以在同時施加形成電流至多重単元以至于能減少表現(xiàn)在圖4的流程的形成程序的總處理時間因此改進(jìn)產(chǎn)量。在此所描述的實施例中所使用的相變材料是由氧化硅與(^2S2T5所組成，也可以使用其它相變合金包括硫?qū)倩?，硫?qū)侔?，形成周期表VIA族的一部分的，氧(0)、硫(S)、硅 (S)與銻(Se)四元素中的任一，硫?qū)倩锇瑤в懈嚓栃栽鼗蛘呋牧驅(qū)俚幕衔铮?硫?qū)倩锖辖鸢瑤в衅渌牧先邕^渡材料的硫?qū)倩锏慕M合，硫?qū)倩锖辖鹜ǔ：幸换蛘吒鄟碜栽刂芷诒鞩VA族的元素，如鍺(Ge)與錫(Sn)，往往，硫?qū)倩锖辖鸢ㄒ换蛘吒嗟匿R(Sb)、鎵(( )、銅(In)與銀(Ag)的組合，許多相變基存儲材料已經(jīng)在技術(shù)文獻(xiàn)中描述，包括Ga/Sb、In/Sb, In/Se, Sb/Te、Ge/Te, Ge/Sb/Te、In/Sb/Te, Ga/Se/Te, Sn/Sb/ Te, In/Sb/Ge,Ag/In/Sb/Te,Ge/Sn/Sb/Te,Ge/Sb/Se/Te 與！"e/Ge/Sb/S 的合金，在 Ge/Sb/te 合金的家族，大范圍的合金合成物是可行的，此合成物的特征在于TeaGebSb1(lMa+b)，某研究者已經(jīng)描述最有用的合金如具有在沉積材料中Te的平均濃度良好地低于70%，典型地低于約60%以及通常在介于從低到如約23%升到約58%范圍之間的Te且最佳地約48%到58%的Te，Ge的濃度大于約5%以及平均在材料中介于從低約8%到約30%范圍之間，剩余的通常低于50%，最優(yōu)地，Ge的濃度介于從約8%到約40%范圍之間，在此合成物中的剩余主要組成元素為Sb，這些百分比是合計100%的組成元素原子的原子百分比(Ovshinsky 美國專利第5，687，112號第10-11欄)，由另ー研究者所評估的特定合金包括Ge2Sb2Te5, GeSboTe7l 與 GeSbJe7 (Noboru famada, "Potential of be-Sb-Te Phase-Change Optical Disks for High-Data-Rate Recording”，SPIE v. 3109，第 28-37 頁(1997))，更通常地，過渡金屬例如鉻(Cr)、鐵(Fe),Il (Ni)、鈮(Nb)、鉛(Pd)、鉬(Pt)與其混合物或者合金可與 Ge/Sb/Te組合以形成具有可編程阻抗特質(zhì)的相變合金，在Ovshinsky‘ 112第10_13欄中提供了有用的存儲材料的具體范例，在此并入以供參考。在若干實施例中是將硫?qū)倩锱c其它相變材料摻雜入雜質(zhì)以使用摻雜后的硫?qū)倩飦硇薷膶?dǎo)電性、過渡溫度、熔化溫度、與存儲元件的其它特質(zhì)，使用作為摻雜硫?qū)倩锏拇硇噪s質(zhì)包括氮、硅、氧、氧化硅、氮化硅、 銅、銀、金、鋁、氧化鋁、鉭、氧化鉭、氮化鉭、鈦與氧化鈦，參見，舉例美國專利第6，800，504 號與美國專利申請公開本第U. S. 2005/0029502號。代表性硫?qū)倩锊牧蠒兄黧w化學(xué)計量數(shù)其特征在于如下GexSbyTez，其中 χ y ζ = 2 2 5，其它合成物可以使用χ :0 5、y :0 5、ζ :0 10，也可以使用帶有如N-、Si-、Ti-或其它摻雜的元素，的GeSbTe，這些材料能在ImTorr IOOmTorr的壓力下經(jīng)由以Ar、N2及/或He等等的反應(yīng)氣體與硫?qū)倩锏腜VD濺射或者磁控濺射而形成， 沉積通常是在室溫下進(jìn)行，具有1 5深寬比的準(zhǔn)直儀(collimator)可以用來改進(jìn)填充表現(xiàn)，為了改進(jìn)填充表現(xiàn)，也可以使用數(shù)十伏特至數(shù)千伏特的直流(DC)偏壓，此外，可以同時使用DC偏壓與準(zhǔn)直儀的組合，有時需要在真空或者在N2環(huán)境中的沉積后退火處理以改進(jìn)硫?qū)倩锊牧系慕Y(jié)晶狀態(tài)，退火溫度典型地介于從100°C至400°C范圍之間并帶有少于30 分鐘的退火時間。硫?qū)倩锊牧系暮穸热Q于單元結(jié)構(gòu)的設(shè)計，通常，帶有高于8nm厚度的硫?qū)倩锊牧蠒绱司哂邢嘧儾牧咸匦砸灾敛牧铣尸F(xiàn)至少兩個穩(wěn)定的電阻狀態(tài)，雖然較薄的層適合用在若干實施例中。對于使用GST或相似硫?qū)倩锒鴮嵤┑拇鎯卧?，適合用于在所說明的實施例中實施電極的材料包括氮化鈦(TiN)、氮化鉭(TaN)、鎢(W)與摻雜硅(Si)，替代地，電極是氮化鋁鈦(TiAlN)或者氮化鋁鉭(TaAlN)，或者包含，進(jìn)ー步例如，選自由鈦(Ti)、鎢(W)、錳 (Mo)、鋁(Al)、鉭(Ta)、銅(Cu)、鉬(Pt)、銥(Ir)、鑭(La)、鎳(Ni)、與釕(Ru)與其組合所組成群組之ー或者更多元素。在単元操作之前的電流應(yīng)カ效果已針對使用經(jīng)摻雜Ge2Sb2Te5(經(jīng)摻雜GST)材料的相變存儲器(PCM)陣列經(jīng)過評估，以及已經(jīng)過展示以提供改進(jìn)寫入表現(xiàn)的方法，在應(yīng)カ 加壓后經(jīng)摻雜的GST展示出更快的設(shè)定速度，其有益于增加寫入帶寬，應(yīng)カ加壓后單元的物理分析建議較快速度來自GST分離與摻雜質(zhì)，分離并不永恒出現(xiàn)且可經(jīng)由再產(chǎn)生復(fù)位脈沖而移除，其在電流振幅之中為較大，在此描述的單元寫入策略達(dá)成較好的保持性以及高 ちノ、帝寬。為了改進(jìn)帶寬，我們評估對經(jīng)摻雜的GST材料施加不同電流應(yīng)力加壓后的設(shè)定表現(xiàn)，使用在測試中的存儲單元具有圖3展示的結(jié)構(gòu)，在長/大的電流應(yīng)力加壓后PCM單元展示出設(shè)定速度的顯著改迸，使用如圖3所展示的經(jīng)配置的存儲單元，經(jīng)由施加具有三個形狀的梯級下降脈沖形式的預(yù)應(yīng)カ電流來實施測試，在第一個測試，施加具有6微秒 (microseconds)總延時的六階下降脈沖，以及在第二個測試，施加具有27微秒總延時的六階下降脈沖，以及在第三個測試，施加具有192微秒總延時的六階下降脈沖。這三個測試的結(jié)果展示在圖19中，其中軌跡2001展示出192微秒預(yù)應(yīng)カ在位計數(shù)(bit counts)對應(yīng)不同刻度數(shù)時的設(shè)定電阻的繪圖，軌跡2002展示出27微秒預(yù)應(yīng)カ的繪圖以及軌跡2003展示出6微秒預(yù)應(yīng)カ的繪圖，隨著較長電流應(yīng)カ時間與較大應(yīng)カ加壓電流，単元達(dá)成較低設(shè)定電阻，然后經(jīng)電流應(yīng)力加壓的單元經(jīng)由設(shè)定速度測試與復(fù)位過渡門限電壓Vt測量而被研究，對于接收16階/192us電流應(yīng)力加壓的單元，結(jié)晶時間減少至 200-300ns，這可以與相同結(jié)構(gòu)的原生単元其在正常設(shè)定操作后需要約1微秒來結(jié)晶的設(shè)定時間相比，同吋，在16階/192us應(yīng)カ加壓后的單元給出最低Vt約 1. 5V，這是因為在不同電流應(yīng)力加壓后所有單元以相同復(fù)位電流進(jìn)行復(fù)位，一給定復(fù)位電流產(chǎn)生較小體積的分離GST，當(dāng)単元在設(shè)定狀態(tài)具有較低動態(tài)電阻。使用掃描透射式電子顯微鏡(STEM)與電子能量損失譜(EELS)分析在電流應(yīng)力加壓后單元，結(jié)果展示出在電流應(yīng)力加壓后摻雜后GST具有分離的GST與摻雜質(zhì)材料，分離后，以此證實結(jié)晶時間是經(jīng)由分離后GST的表現(xiàn)所主導(dǎo)，其具有比未分離者，摻雜GST，更短的結(jié)晶時間，且故更好的寫入帶寬。據(jù)觀察因此相變存儲器的設(shè)定速度在是在大范圍以エ藝，包括存儲單元結(jié)構(gòu)、挑選用在存儲單元內(nèi)的相變材料，所確定，結(jié)果，用于經(jīng)制造相變存儲裝置的初始條件的設(shè)定速度可能比需要用在高速任務(wù)功能的存儲器更慢。預(yù)應(yīng)カ程序可被施加以改變裝置中目標(biāo)存儲単元的設(shè)定速度，如前所述，據(jù)觀察使用預(yù)應(yīng)カ操作，設(shè)定操作速度可從ー個微秒的等級減少到少于300納秒，或者更快。對于需要好的保持性(就像閃存常用的)的存儲任務(wù)功能，則電性應(yīng)カ不需要施加，對于存儲功能需要高速，就像動態(tài)隨機(jī)存取存儲器(RAM)常用的，以及電性預(yù)應(yīng)カ會被施加以建立高速寫入操作。圖20說明可以使用就像關(guān)于圖18所描述的集成電路上控制器執(zhí)行的預(yù)應(yīng)カ操作，操作在初始狀態(tài)O009)開始，接著，選擇被所選擇任務(wù)功能設(shè)為目標(biāo)的單元組(2010)， 施加具有如其脈沖高度、脈沖寬度與其它脈沖形狀特性所建立的所選擇電力標(biāo)準(zhǔn)的預(yù)設(shè)定脈沖至目標(biāo)單元(2011)，在預(yù)設(shè)定脈沖后，施加復(fù)位脈沖(2012)，接著，對目標(biāo)単元或単元執(zhí)行使用目標(biāo)設(shè)定脈沖寬度的設(shè)定操作(2013)，這個設(shè)定脈沖寬度是經(jīng)由讀取配置登錄器或其它根據(jù)為目標(biāo)存儲単元的設(shè)定所選擇的操作速度所確定，在使用目標(biāo)設(shè)定脈沖寬度執(zhí)行設(shè)定操作之后，如此執(zhí)行驗證步驟，以至于經(jīng)由讀取單元的內(nèi)容確定其是否成功地被設(shè)定，由于驗證步驟，算法確定目標(biāo)單元是否通過驗證操作(2014)，如果目標(biāo)単元沒有通過， 則算法確定是否超過最大重試計數(shù)(2015)，如果超過重試計數(shù)，則程序失敗(2016)，如果未超過最大重試計數(shù)，則程序繼續(xù)在步驟2011施加接續(xù)預(yù)應(yīng)力脈沖，選擇性地，預(yù)設(shè)定脈沖定時，可以在返回步驟2011所執(zhí)行重試操作前調(diào)整波形或者電流標(biāo)準(zhǔn)。如果在步驟2014，目標(biāo)單元或單元是確定已通過，則算法確定裝置上的所有目標(biāo)單元是否已經(jīng)成功地進(jìn)行(2018)，如果有更多単元要處理，則程序返回步驟2010以選擇額外的目標(biāo)單元，如果所有単元已經(jīng)成功地進(jìn)行，則設(shè)定配置登錄器以指出已經(jīng)配置用于所選擇存儲單元目標(biāo)設(shè)定的操作速度特性的目標(biāo)單元(2019)，在成功地寫入配置登錄器后，存儲單元的設(shè)定是準(zhǔn)備就緒在任務(wù)功能中操作O020)。如圖21所說明，初始狀態(tài)存儲陣列ぬ00其特征在于具有未受應(yīng)カ條件其中的存儲單元其特征在于長效保持特性，例如，圖20的預(yù)應(yīng)カ操作可施加至陣列的某一區(qū)段，這導(dǎo)致陣列中的兩個操作區(qū)O030A與2030B)其可分別地在高速任務(wù)功能與長效保持任務(wù)功能中操作，這兩個操作區(qū)可經(jīng)由在陣列的地址空間中具有不同地址區(qū)塊而被區(qū)別，這兩個操作區(qū)可以是相同大小，或更典型地是不同大小，只要適合特定技術(shù)的實施。圖22說明在単一集成電路上的陣列或多重陣列可使用算法如關(guān)于圖20所描述的而受多重應(yīng)カ條件約束的范例，因此，例如以及排除限制，在多個存儲単元之中有四種應(yīng)カ 條件區(qū)由圖22中所示的區(qū)塊所代表，區(qū)2040A可如此預(yù)加應(yīng)カ以至于其操作在應(yīng)カ條件3 之中；區(qū)2040B可如此預(yù)加應(yīng)カ以至于其操作在應(yīng)カ條件4之中；區(qū)2040C可如此預(yù)加應(yīng)力以至于其操作在應(yīng)カ條件2之中；以及區(qū)2040D可如此預(yù)加應(yīng)カ以至于其操作在應(yīng)カ條件1之中，替代地，區(qū)塊包含各自的第一與第二組存儲単元，其中第一組是排列在襯底上一第一位置處的第一陣列中；以及第ニ組存儲單元是排列在襯底上一第二位置處的第二陣列中并且與該第一陣列分隔，相對于具有如此布置以至于在単一實體陣列中此兩組包含不同地址空間。在ー范例中，區(qū)2040A的設(shè)定速度可經(jīng)配置用于高速，例如小于50納秒，與復(fù)位速度可小于50納秒，與較短保持性，制作適合通常由DRAM所實施的若干應(yīng)用陣列，區(qū)2040A 的操作窗可包括設(shè)定狀態(tài)的漲歐姆(Ohm)最大電阻以及復(fù)位狀態(tài)的50K歐姆最小電阻，例如，區(qū)2040B可經(jīng)配置用于長效保持，與大于300納秒的設(shè)定速度以及大于50納秒的復(fù)位速度，制作適合非易失性存儲器應(yīng)用的陣列，區(qū)2040B的操作窗可包括設(shè)定狀態(tài)的50K歐姆最大電阻以及復(fù)位狀態(tài)的5M歐姆最小電阻，其它區(qū)(區(qū)2040C與2040D)可經(jīng)配置用于其它操作特性，如此，可在単一裝置上，以及甚至是在單ー陣列中實施高速與好的保持性。雖然本發(fā)明經(jīng)由參照以上詳述的優(yōu)選實施例與范例而公開，據(jù)了解這些范例意在說明而非限制的意圖，因此，本領(lǐng)域的普通技術(shù)人員可在不違背本發(fā)明精神的前提下對上述實施例進(jìn)行修改及變化，但是都不會脫離如權(quán)利要求所欲要求保護(hù)的范圍。
權(quán)利要求
1.ー種集成電路，其特征在干，包含在一村底上的多個存儲単元包含一可編程阻抗存儲材料；以及ー控制器經(jīng)配置以施加偏壓操作至這些存儲單元中的目標(biāo)存儲単元，與其中對該目標(biāo)存儲單元的該偏壓操作造成該目標(biāo)存儲單元具有所選擇的操作特性，以及根據(jù)該所選擇的操作特性以施加一寫入程序至該目標(biāo)存儲單元。
2.根據(jù)權(quán)利要求1所述的集成電路，其特征在干，該偏壓操作包括ー迭代預(yù)應(yīng)カ操作其包括施加一預(yù)應(yīng)カ電流脈沖至目標(biāo)存儲単元，在施加該預(yù)應(yīng)力電流脈沖至ー特定存儲單元后，確定該特定存儲單元的設(shè)定速度是否達(dá)到一目標(biāo)速度，與如果否，則施加另ー預(yù)應(yīng)カ 電流脈沖至該特定存儲單元。
3.根據(jù)權(quán)利要求1所述的集成電路，其特征在干，該偏壓操作包括當(dāng)執(zhí)行該施加另ー 預(yù)應(yīng)カ電流脈沖步驟吋，使用具有超過在一前次迭代中所使用脈沖長度與脈沖高度其中至少之ー的一改變值的一預(yù)應(yīng)カ電流脈沖。
4.根據(jù)權(quán)利要求1所述的集成電路，其特征在干，這些存儲單元包括排列在一陣列中的第一與第二組存儲単元，該第一組存儲単元在該陣列中的一第一位置處，該第二組存儲単元在該陣列中的一第二位置處，以及其中該偏壓電路是可控制的以施加不同偏壓操作至該第一與第二組存儲単元，與以施加不同寫入程序至該第一與第二組存儲単元。
5.根據(jù)權(quán)利要求1所述的集成電路，其特征在干，在該第一組存儲単元中的該可編程阻抗存儲材料包含具有一基礎(chǔ)化學(xué)計量數(shù)的一所選擇的介電摻雜硫?qū)倩铮约霸谠摰诙M存儲単元中的該可編程阻抗存儲材料包含該所選擇的介電摻雜硫?qū)倩铩?br> 6.ー種包含在一村底上的多個存儲単元的集成電路，其特征在干，這些存儲單元包含包含一可編程阻抗存儲材料的一第一組存儲単元；包含經(jīng)由ー電性預(yù)應(yīng)カ操作修改的該可編程阻抗存儲材料的一第二組存儲単元，該第一與第二組存儲単元具有不同設(shè)定速度；以及一偏壓電路經(jīng)調(diào)試以施加設(shè)定操作至多個存儲単元中的目標(biāo)存儲単元，與其中對在該第二組中的目標(biāo)存儲単元的該設(shè)定操作包括具有比對在該第一組中的該目標(biāo)存儲單元的該設(shè)定操作更短延時的ー設(shè)定脈沖。
7.根據(jù)權(quán)利要求6所述的集成電路，其特征在干，所施加至該第二組存儲単元的該設(shè)定操作包括施加ー較低能量設(shè)定脈沖，以及所施加至該第一組存儲単元的該設(shè)定操作包括施加一較高能量設(shè)定脈沖。
8.根據(jù)權(quán)利要求6所述的集成電路，其特征在于，該第一與第二組存儲單元是排列在 ー陣列中，該第一組存儲単元在該陣列中的一第一位置處，該第二組存儲単元在該陣列中的一第二位置處。
9.根據(jù)權(quán)利要求6所述的集成電路，其特征在干，這些存儲單元還包含一第三組存儲単元，該第三組存儲單元經(jīng)由一不同于施加至該第二組存儲単元的該電性預(yù)應(yīng)カ的電性預(yù)應(yīng)カ所修改。
10.根據(jù)權(quán)利要求6所述的集成電路，其特征在干，該電性預(yù)應(yīng)カ操作包括ー迭代預(yù)應(yīng)力操作其包括施加一預(yù)應(yīng)カ電流脈沖至該第二組存儲単元中的存儲單元，在施加該預(yù)應(yīng)力電流脈沖至ー特定存儲單元后，確定該特定存儲單元的設(shè)定速度是否達(dá)到一目標(biāo)速度，與如果否，則施加另ー預(yù)應(yīng)カ電流脈沖至該特定存儲單元。
全文摘要
本發(fā)明提出一種存儲裝置。該裝置包括可編程阻抗存儲單元，包括電性預(yù)應(yīng)力目標(biāo)存儲單元，該預(yù)應(yīng)力目標(biāo)存儲單元具有一較低電壓過渡門限、一較短延時設(shè)定間隔與一較長復(fù)位狀態(tài)保持特性的其中之一，偏壓電路是包括在裝置上并經(jīng)配置以控制該預(yù)應(yīng)力操作，且以施加能夠因應(yīng)該預(yù)應(yīng)力存儲單元而修改的讀取、設(shè)定以及復(fù)位操作。
文檔編號H01L45/00GK102592664SQ20111016282
公開日2012年7月18日 申請日期2011年6月10日 優(yōu)先權(quán)日2011年1月5日
發(fā)明者吳昭誼, 施彥豪, 李明修 申請人:旺宏電子股份有限公司